DE4237001C2 - Integrierte Halbleiterschaltungsvorrichtung - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine integrierte Halb­ leiterschaltungsvorrichtung.

Eine integrierte Halbleiterschaltungsvorrichtung wie eine Halblei­ terspeichervorrichtung oder ein Mikrocomputer umfaßt verschiedene Logikschaltung. Diese Logikschaltungen weisen verschiedene Be­ triebsspannungen und verschiedene logische Amplitudenwerte auf. Aus diesem Grund werden Inverter mit einem weiten Betriebsbereich als Inverter an der Eingangsstufe benötigt.

Die Fig. 5 ist ein Blockschaltbild mit einem Eingabebereich eines dynamischen Speichers mit wahlfreiem Zugriff (nachfolgend als DRAM bezeichnet) zum Verdeutlichen des Erfindungshintergrundes. Wie in Fig. 5 gezeigt, umfaßt der Eingabebereich des DRAM externe An­ schlüsse ext. , ext. , ext. ext. Add, ext. , Din und Vcc sowie eine Mehrzahl von Eingabepufferschaltungen 100.

Ein Zeilenadreßpulssignal wird über die externen Anschlüsse ext. eingegeben.

Ein Spaltenadreßpulssignal wird über den externen Anschluß ext. eingegeben.

Ein Schreibsteuersignal wird über den externen Anschluß ext. eingegeben.

Zeilen und Spaltenadreßsignale zum Auswählen einer Zeile und einer Spalte des nicht gezeigten Speicherzellenfeldes werden über den externen Anschluß ext. Add. eingegeben.

Externe Daten werden über den externen Anschluß Din eingegeben.

Die Eingabepufferschaltungen 100 sind mit entsprechenden externen Anschlüssen verbunden und konvertieren die externen Signale in interne Signale int. RAS, int. CAS, int. W, int. Add, int. R, so­ wie int. Din.

Während des Betriebs erkennt die Eingabepufferschaltung 100 ein über den externen Anschluß eingegebenes externes Signal und gibt ein internes Signal aus, dessen Logikwert von der Versorgungsspan­ nung Vcc und dem Erdpotential begrenzt ist. Auf diese Weise werden die internen Signale so angepaßt, daß sie einen hinreichenden Pe­ gel zum Treiben oder Steuern des Zeilendecoders, Spaltendecoders, der Schreib-/Lesesteuerschaltung (nicht gezeigt) des DRAM besit­ zen, zum Aktivieren einer Zugriffsoperation auf den DRAM. Um die oben erwähnten Pegel der internen Signale zu erreichen, wird all­ gemein ein CMOS-Inverter wie der in Fig. 6 gezeigte benutzt.

Die Fig. 6 ist ein schematisches Schaltbild mit einer intergrier­ ten Halbleiterschaltungsvorrichtung mit einem herkömmlichen CMOS- Inverter, ohne den Operationsbereich zu berücksichtigen.

Wie in Fig. 6 gezeigt, umfaßt die integrierte Halbleiterschal­ tungsvorrichtung P-Kanal Transistoren 1a und 4a sowie N-Kanal Transistoren 1b und 4b. Der P-Kanal Transistor 1a und der N-Kanal Transistor 1b sind komplementär zum Bilden eines CMOS-Inverters verbunden. Genauer gesagt sind die Gate-Elektroden gemeinsam mit einem Eingabeknoten N1 zum Empfangen eines Eingabesignals verbun­ den, und die Drain-Elektroden sind gemeinsam mit einem Ausgabekno­ ten N2 verbunden. Die Source-Elektrode des P-Kanal Transistors 1a ist mit der Versorgungsspannung Vcc verbunden, und die Source- Elektrode des N-Kanal Transistors 1b ist mit dem Erdpotential ver­ bunden. Der P-Kanal Transistor 4a und der N-Kanal Transistor 4b sind ebenfalls komplementär wie im Fall des P-Kanal Transistors 1a und des N-Kanal Transistors 1b verbunden. Die Gate-Elektroden des P-Kanal Transistors 4a und des N-Kanal Transistors 4b sind gemein­ sam mit einem Eingabeknoten N3 verbunden, und die Drain-Elektroden sind mit einem Ausgabeknoten N4 verbunden. Der Ausgabeknoten N4 ist mit einer Last einer nachfolgenden Stufe verbunden.

Wenn während des Betriebs ein Eingabesignal sich auf "H" (hohem) Pegel befindet, schaltet der P-Kanal Transistor 1a aus, der N-Ka­ nal Transistor 1b schaltet ein, und ein Ausgabesignal mit "L" (niedrigem) Pegel wird vom Ausgabeknoten N2 bereitgestellt. Als Reaktion darauf schaltet P-Kanal Transistor 4a der nächsten Stufe ein und der N-Kanal Transistor 4b schaltet aus. Folglich wird ein Ausgabesignal von "H"-Pegel vom Ausgabeknoten N4 bereitgestellt. Wenn andererseits das Eingabesignal sich auf "L"-Pegel befindet, schaltet der P-Kanal Transistor 1a ein, der N-Kanal Transistor 1b schaltet aus und ein Ausgabesignal mit "H"-Pegel wird vom Ausgabe­ knoten N2 bereitgestellt. Als Reaktion schaltet der P-Kanal Tran­ sistor 4a der nächsten Stufe aus und der N-Kanal Transistor 4b schaltet ein. Daher wird ein Ausgabesignal mit "L"-Pegel vom Aus­ gabeknoten N4 bereitgestellt.

Bei der oben beschriebenen Schaltoperation wird der minimale Span­ nungswert (nachfolgend als V_IHmin), der die Bestimmung des Eingabe­ signals "H"-Pegel gestattet, in Abhängigkeit vom Verhältnis der Größen des P-Kanal Transistors 1a und des N-Kanal Transistors 1b bestimmt, die den CMOS-Inverter der Eingangsstufe bilden. Daher hängt V_IHmin allgemein von der Versorgungsspannung ab. Als Ergebnis wird V_IHmin umso höher, je höher die Versorgungsspannung ist, und desto geringer wird der Abstand. Es ist als Vorgabe bestimmt, daß integrierte Halbleiterschaltungen normalerweise im Bereich von +/- 10% einer vorgegebenen Spannung Vcc = 5 V arbeiten. Der maximale Spannungswert (nachfolgend als V_ILmax bezeichnet) zum Gestatten des Bestimmens des Eingabesignals als "L" hängt entsprechend von der Versorgungsspannung Vcc ab. Daher wird, je tiefer die Versorgungs­ spannung ist, desto kleiner V_ILmax, und desto kleiner wird der Ab­ stand.

Wie oben beschrieben weist die herkömmliche integrierte Halblei­ terschaltungsvorrichtung das Problem auf, daß die Abstände von V_IHmin und V_ILmax kleiner werden, in Abhängigkeit von einer Änderung der Versorgungsspannung.

Wenn das Verhältnis der Größen des P-Kanal Transistors 1a und des N-Kanal Transistors 1b, die den CMOS-Inverter bilden, so geändert wird, daß der Abstand V_IHmin vergrößert wird, wird gleichzeitig der Abstand V_ILmax kleiner. Andererseits, wenn der Abstand V_ILmax ver­ größert wird, wird der Abstand V_IHmin geringer.

Daher kann der Operationsbereich nicht hinreichend verbessert wer­ den, indem einfach das Verhältnis der Größen des P-Kanal Transi­ stors und des N-Kanal Transistors, die den CMOS-Inverter bilden, geändert wird.

Wenn der Operationsbereich klein ist und das Eingabesignal Rau­ schen enthält, wird eine Bestimmung, ob das Eingabesignal auf ho­ hem oder niedrigem Pegel steht, verzögert, was zu möglichen Fehl­ funktionen in einer Halbleiterspeichervorrichtung oder einer inte­ grierten digitalen Halbleiterschaltung wie einen Mikrocomputer führen kann.

Aus der DE 40 04 381 A1 ist eine integrierte Halbleiterschaltungsvorrichtung mit einem CMOS-Inverter bekannt, der in Reihe verbunden ein erstes und ein zweites Feldeffekt (N1, P1) verschiedenen Leitungstyps aufweist, mit einem dritten Feldeffektelement (N2) desselben Leitungstyps wie das erste Feldelement (N1) parallel mit dem ersten Feldeffektelement verbunden.

Aufgabe der Erfindung ist es, bei einer integrierten Halbleiter­ schaltungsvorrichtung eine Änderung der Werte V_IHmin und V_ILmax un­ abhängig von der Änderung der Versorgungsspannung zu vermeiden und den Operationsbereich dieser Werte zu vergrößern. Dieses soll durch einen einfachen Schaltungsaufbau realisiert werden.

Die Aufgabe wird durch die integrierte Halbleiterschaltungsvorrichtung nach dem Patentanspruch 1 sowie den Eingabebereich für eine DRAM-Vorrichtung nach dem Anspruch 11 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen beschrieben.

Zusammengefaßt umfaßt eine integrierte Halbleiterschaltungsvor­ richtung entsprechend einer Ausführungsform einen CMOS-Inverter mit einer Reihenschaltung aus ersten und zweiten Feldeffektelemen­ ten verschiedenen Leitungstyps, ein drittes Feldeffektelement so­ wie ein Steuerelement.

Das dritte Feldeffektelement weist denselben Leitungstyp auf wie der erste Feldeffekttransistor und ist parallel mit dem ersten Feldeffekttransistor verbunden.

Das Steuerelement erzeugt eine durch Absenken erzeugte Spannung und legte die abgesenkte Spannung an das dritte Feldeffektelement an, zum Steuern dessen Leitungsfähigkeit.

Während des Betriebs wird, je höher die Versorgungsspannung wird, desto höher die vom Steuerelement erzeugte Spannung, und die Stromtreiberfähigkeit des dritten Feldeffektelements wird vergrö­ ßert. Folglich fließt Strom leichter in dem ersten und dritten Feldeffektelement, die parallel geschaltet sind, verglichen mit dem zweiten Feldeffektelement. Als Ergebnis wird der Wert V_IHmin niedriger, und eine Abhängigkeit von der Spannung V_IHmin wird un­ terdrückt, so daß der Operationsbereich vergrößert wird.

Wenn andererseits die Versorgungsspannung absinkt, wird die vom Steuerelement erzeugte Spannung niedriger, und die Stromtreiberfä­ higkeit des dritten Feldeffektelements wird vermindert. Folglich fließt, verglichen mit dem Fall der ansteigenden Versorgungsspan­ nung, Strom leichter im zweiten Feldeffektelement verglichen mit dem ersten und dritten Feldeffektelement, die zueinander parallel geschaltet sind. Folglich steigt der Wert V_ILmax an, die Abhängig­ keit von der Spannung V_ILmax wird unterdrückt und der Operations­ bereich vergrößert.

Durch einen einfachen Aufbau mit einem Feldeffektelement, das par­ allel zu einem der Feldeffektelemente geschaltet wird, die einen CMOS-Inverter bilden, und wobei das parallel verbundene Feld­ effektelement durch eine Spannung gesteuert wird, die durch das Absenken der Versorgungsspannung um einen vorgegebenen Betrag er­ zeugt wird, kann die Abhängigkeit von den Spannungswerten V_IHmin sowie V_ILmax unterdrückt werden und die Betriebsbereiche können vergrößert werden.

Es folgt die Beschreibung von Ausführungsbeispielen anhand der Figuren.

Von den Figuren zeigen

Fig. 1 ein Schemadiagramm mit einem Ausführungsbeispiel;

Fig. 2 eine Grafik mit der Abhängigkeit von V_ILmax und V_IHmin der in den Fig. 1 und 4 gezeigten inte­ grierten Halbleiterschaltungsvorrichtung von der Versorgungsspannung;

Fig. 3 ein Schemadiagramm mit einer weiteren Ausführungs­ form;

Fig. 4 ein Schemadiagramm mit einer weiteren Ausführungs­ form;

Fig. 5 ein Blockschaltbild mit dem Aufbau eines Eingabebe­ reichs eines DRAM zum Verdeutlichen des Erfindungs­ hintergrunds; und

Fig. 6 ein Schemadiagramm einer herkömmlichen integrierten Halbleiterschaltungsvorrichtung.

Die Fig. 1 ist ein Schaltbild mit einer Ausführungsform der vor­ liegenden Erfindung. Wie in Fig. 1 gezeigt, unterscheidet sich die integrierte Halbleiterschaltungsvorrichtung von der in Fig. 4 gezeigten dadurch, daß ein N-Kanal Transistor 2b parallel zu einem N-Kanal Transistor 1b vorgesehen ist, und daß eine Mehrzahl von N- Kanal Transistoren 3b in Reihe verbunden zwischen der Gate-Elek­ trode des N-Kanal Transistors 2b und der Versorgungsspannung Vcc vorgesehen ist. Eine Mehrzahl von N-Kanal Transistoren 3b bildet eine Spannungsabsenkungsschaltung 3. Mit Ausnahme dieser Merkmale entspricht die Vorrichtung der aus Fig. 6, und daher wird eine diesbezügliche Beschreibung nicht wiederholt.

Jeder der Mehrzahl von N-Kanal Transistoren 3b ist mit Gate- und Drain-Elektrode verbunden, so daß eine Diode gebildet wird. Die Drain-Elektrode des N-Kanal Transistors 3b der ersten Stufe ist mit der Versorgungsspannung Vcc verbunden, und dessen Source-Elek­ trode ist mit der Drain-Elektrode des N-Kanal Transistors 3b der nachfolgenden Stufe verbunden. Der N-Kanal Transistor 3b der letz­ ten Stufe ist mit seiner Source-Elektrode mit der Gate-Elektrode des N-Kanal Transistors 2b verbunden. Auf diese Weise wird durch Vorsehen einer Kaskadenverbindung eine Mehrzahl von Dioden durch die Mehrzahl von N-Kanal Transistoren 3b eine Spannung Vcc-X·Vth erzeugt, durch Absenken der Versorgungsspannung Vcc auf ein ge­ wünschtes Potential. Bei diesem Ausdruck steht das Bezugszeichen x für die Anzahl von N-Kanal Transistoren 3b und Vth steht für die Schwellspannung eines N-Kanal Transistors 3b.

Der Zusammenhang zwischen Vcc-X·Vth und dem N-Kanal Transistor 2b wird nachfolgend im Detail beschrieben. Die Anzahl von Stufen X des N-Kanal Transistors 3b wird so gewählt, daß Vcc-X·Vth≧Vth (2b), wenn sich die Versorgungsspannung Vcc an den unteren Grenzen (4,5 V) des zulässigen Schwankungsbereichs befindet, als Beispiel. Hier steht Vth (2b) für die Schwellspannung des N-Kanal Transi­ stors 2b. Durch Wählen der Anzahl von Stufen X auf diese Weise kann die Stromtreibungsfähigkeit des N-Kanal Transistors 2b ent­ sprechend mit der Fluktuation der Versorgungsspannung gesteuert werden, da der N-Kanal Transistor 2b im wesentlichen im aktiven Zustand gehalten werden kann.

Die Verhältnisse der Abmessungen der Kanalbreiten der Transistoren 1a, 1b und 2b werden zu 4:2:1 gesetzt.

Der Betrieb der in Fig. 1 gezeigten integrierten Halbleiterschal­ tungsvorrichtung wird nachfolgend beschrieben. Durch die jeweils als Diode verbundene Mehrzahl von N-Kanal Transistoren 3b wird eine Spannung erzeugt, die sich durch Subtraktion der Schwellspan­ nung X·Vth von der Versorgungsspannung Vcc ergibt. Die erzeugte Spannung wird an die Gate-Elektrode des N-Kanal Transistors 2b angelegt. Diese Spannung steigt an, wenn die Versorgungsspannung Vcc ansteigt, und sie wird geringer, wenn die Versorgungsspannung Vcc abfällt. Wenn eine hohe Spannung an die Gate-Elektrode des N- Kanal Transistors 2b angelegt wird, wird die Stromtreibungsfähig­ keit des N-Kanal Transistors 2b erhöht. Daher steigt, verglichen mit dem herkömmlichen Beispiel mit dem alleine benutzten N-Kanal Transistor 1a, der Betrag des Stroms an, der in Richtung des N- Kanals des CMOS-Inverters fließt. Daher wird der Wert V_IHmin gerin­ ger, was zu einem weiteren Bereich führt. Wenn andererseits eine abgesenkte Spannung an die Gate-Elektrode des N-Kanal Transistors 2b angelegt wird, wird die Stromtreibungsfähigkeit des N-Kanal Transistors 2b vermindert. Folglich weist P-Kanal Transistor 1a eine höhere Stromversorgungsfähigkeit als der N-Kanal Transistor 2b aus. Als Ergebnis steigt der Wert von V_ILmax an, was zu einem erweiterten Bereich führt.

Die Fig. 2 ist eine Grafik mit der Abhängigkeit des Werts V_ILmax und V_IHmin von der Versorgungsspannung der integrierten Halbleiter­ schaltungsvorrichtungen aus den Fig. 1 und 5. In Fig. 2 gibt die durchgezogene Linie die Werte V_ILmax sowie V_IHmin der herkömm­ lichen Art (Fig. 6) an, und die gestrichelten Linien bezeichnen die Werte V_ILmax und V_IHmin der vorliegenden Erfindung. Auf der Ab­ szisse ist die Versorgungsspannung Vcc aufgetragen, während auf der Ordinate die Werte V_ILmax und V_IHmin dargestellt werden. Wie aus den Fig. 2 und 3 hervorgeht, ist bei der vorliegenden Erfindung die Neigung kleiner, was die Tatsache verdeutlicht, daß die Abhän­ gigkeit der Werte V_ILmax und V_IHmin von der Versorgungsspannung ge­ ringer ist. Die Versorgungsspannung Vcc wird in den Bereich 4,5- 5,5 V gesetzt, was durch die Vorgabe bestimmt ist, daß DRAMs und dergleichen mit einer Spannung in diesem Bereich arbeiten können.

Die Fig. 3 zeigt ein weiteres Beispiel des CMOS-Inverters. Der in Fig. 3 gezeigte CMOS-Inverter unterscheidet sich vom CMOS-Inver­ ter nach Fig. 1 dadurch, daß ein P-Kanal Transistor 5a zwischen der Source-Elektrode des P-Kanal Transistors 1a und dem Spannungs­ versorgungsanschluß Vcc vorgesehen ist, und daß die Gate-Elektrode des P-Kanal Transistors 5a mit dem Erdpotential verbunden ist.

Beim Betrieb wird die Versorgungsspannung Vcc an die Source-Elek­ trode des P-Kanal Transistors 1a über den P-Kanal Transistor 5a angelegt.

Durch Anwenden des in den Fig. 1, 3 und 4 gezeigten CMOS-Inver­ ters an die Eingabepufferschaltung des in Fig. 5 gezeigten DRAM kann der Operationsbereich verglichen mit der herkömmlichen Tech­ nik vergrößert werden. Daher kann, selbst wenn die Versorgungs­ spannung Vcc fluktuiert und das Eingabesignal Rauschen enthält, der normale Operationsbereich des DRAM erweitert werden.

Obwohl die Versorgungsspannung durch eine Mehrzahl von N-Kanal Transistoren bei der in Fig. 1 gezeigten Ausführungsform vermin­ dert wird, können Widerstände anstelle der Mehrzahl von N-Kanal Transistoren benutzt werden. Eine Ausführungsform mit einem Widerstand ist in Fig. 4 gezeigt.

Claims (11)

1. Integrierte Halbleiterschaltungsvorrichtung mit einem CMOS- Inverter, der in Reihe verbunden ein erstes und ein zweites Feld­ effektelement (1b, 1a) verschiedenen Leitungstyps aufweist, mit einem dritten Feldeffektelement (2b), desselben Leitungstyps wie das erste Feldeffektelement (1b), parallel mit dem ersten Feldef­ fektelement (1b) verbunden, und einer Steuervorrichtung (3) zum Erzeugen einer Spannung durch Ab­ senken einer Versorgungsspannung (Vcc) um ein vorgegebenes Poten­ tial, und zum Anlegen der abgesenkten Versorgungsspannung an das dritte Feldeffektelement zum Steuern dessen Leitfähigkeit.

2. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die durch Absenken der Versorgungsspannung um ein gewähltes vor­ bestimmtes Potential erzeugte Spannung das dritte Feldeffektele­ ment (2b) in einen aktivierten Zustand versetzt.

3. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das dritte Feldeffektelement (2b) zwei Kanalanschlüsse und einen Steueranschluß aufweist, wobei der Steueranschluß die von der Steuervorrichtung (3) erzeugte Spannung empfängt.

4. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuervorrichtung (3) eine Spannungsabsenkungsvorrichtung (3b) aufweist, die zwischen einem Spannungsversorgungsanschluß (Vcc) und dem Steueranschluß des dritten Feldeffektelements (2b) verbun­ den ist.

5. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Spannungsabsenkungsvorrichtung (3b) ein Feldeffektelement (3b) aufweist, dessen Steueranschluß und einem Kanalanschluß gemeinsam verbunden ist, und dessen anderer Kanalanschluß mit einem Kanal­ anschluß eines benachbarten der Feldeffektelemente verbunden ist.

6. Integrierte Halbleiterschaltungsvorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Spannungsabsenkungsvorrichtung eine Widerstandsvorrichtung (3R) aufweist.

7. Integrierte Halbleiterschaltungsvorrichtung nach einem der Ansprüche 1 bis 6, gekennzeichnet durch, eine Versorgungsvorrichtung (5a) zum Anlegen der Versorgungsspan­ nung an das dritte Feldeffektelement (2b).

8. Integrierte Halbleiterschaltungsvorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß Gate-Elektroden des ersten und des zweiten Feldeffektelements (1b, 1a) gemeinsam zum Empfangen eines Eingabesignals ver­ bunden sind, und ein Knoten zwischen der Parallelkombination und dem zweiten Feldeffektelement (1a) ein invertiertes Ausgabesignal be­ reitstellt.

9. Integrierte Halbleiterschaltungsvorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Steuervorrichtung (3) eine Mehrzahl von in Reihe verbundenen Feldeffektelementen (3b) des zweiten Leitungstyps aufweist.

10. Integrierte Halbleiterschaltungsvorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß das erste Feldeffektelement (1a) ein P-Typ MOS-Transistor ist, und das zweite und das dritte Feldeffektelement (1b, 2b) N-Typ MOS-Transisto­ ren sind.

11. Eingabebereich für eine DRAM-Vorrichtung mit
einer Zustandssteuersignalempfangsvorrichtung (100) zum Empfangen eines Signals zum Steuern eines Speicherzustands,
einer Adreßsignalempfangsvorrichtung (100) zum Empfangen eines extern erzeugten Adreßsignals,
einer Schreibsteuersignalempfangsvorrichtung (100) zum Empfangen eines Schreibsteuersignals,
einer Lesesteuersignalsempfangsvorrichtung (100) zum Empfangen, eines Lesesteuersignals, und einer Eingabedatenempfangsvorrichtung (100) zum Empfangen eines Eingabedatums, wobei
mindestens eine aus der Zustandssteuersignalempfangsvorrichtung (100), der Adreßsignalempfangsvorrichtung (100), der Schreibsteu­ ersignalempfangsvorrichtung (100) und der Lesesteuersignalsemp­ fangsvorrichtung (100) einen CMOS-Inverter mit ersten und zweiten Feldeffektelementen einander entgegengesetzten Leitungstypen auf­ weist,
wobei der Eingabebereich ein drittes Feldeffektelement aufweist, vom selben Leitungstyp wie das erste Feldeffektelement und parallel zum ersten Feldeffektele­ ment verbunden, und
eine Steuervorrichtung aufweist, die eine Spannung erzeugt, durch Absenken der Versorgungsspannung um ein vorbestimmtes Potential, zum Steuern der Stromversorgungsfähigkeit des dritten Feldeffekt­ elements mit Hilfe der erzeugten Spannung.