KR910005609B1 - 복수전압 ic용 입력신호 로직 판별회로 - Google Patents

복수전압 ic용 입력신호 로직 판별회로 Download PDF

Info

Publication number
KR910005609B1
KR910005609B1 KR1019880009009A KR880009009A KR910005609B1 KR 910005609 B1 KR910005609 B1 KR 910005609B1 KR 1019880009009 A KR1019880009009 A KR 1019880009009A KR 880009009 A KR880009009 A KR 880009009A KR 910005609 B1 KR910005609 B1 KR 910005609B1
Authority
KR
South Korea
Prior art keywords
voltage
mos transistor
signal
output
controlled
Prior art date
Application number
KR1019880009009A
Other languages
English (en)
Other versions
KR900002561A (ko
Inventor
김병윤
박용보
Original Assignee
삼성전자 주식회사
강진구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 강진구 filed Critical 삼성전자 주식회사
Priority to KR1019880009009A priority Critical patent/KR910005609B1/ko
Priority to JP1093304A priority patent/JPH0777347B2/ja
Priority to US07/342,923 priority patent/US4929853A/en
Publication of KR900002561A publication Critical patent/KR900002561A/ko
Application granted granted Critical
Publication of KR910005609B1 publication Critical patent/KR910005609B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

내용 없음.

Description

복수전압 IC용 입력신호 로직 판별신호
제1도는 종래의 회로도.
제2도는 본 발명의 회로도.
제3도는 본 발명의 특성 곡선도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 칩내부 회로도 20 : 전압 판별부
30 : 기준 전압부 40 : 신호 전압부
50 : β비 조절부 TN : N 모스 트랜지스터
TP : P 모스 트랜지스터
본 발명은 복수의 동작전압이 인가되는 반도체 IC 회로에서 어떠한 인가전압에서도 정확한 입력신호의 판독이 가능하게 되는 복수전압 IC 용 입력신호 로직 판별회로에 관한 것이다.
최근 반도체기술이 급성장하여 그 기술영역은 가공선 폭이 1㎛미만의 공정이 요구되는 서브마이크론(submicron)까지 확장되고 있다. 이러한 서브마이크론 급소자의 안전한 동작을 보장하기 위해서는 기존의 5V 표준전압보다 강하게 3.3V 전압을 사용하는 것이 바람직하며, 또한 이를 새로운 표준전압으로 인정하려는 움직임이 일어나고 있다.
따라서 근래에와서는 단일칩 뿐만아니라 시스템에서도 복수전원으로 사용가능하면서 회로동작에는 영항이 없는 IC를 개발하려는데 노력이 경주되고 있다.
이에따른 종래의 복수전압 공급방식 IC의 입력신호 로직 판별회로를 제1도에서 도시하고 있다.
여기에서는 TTL 레벨의 외부입력신호(V1)가 P·N 모스 트랜지스터(TP1,TN1)로 된 전단 인버터와 P·N 모스 트랜지스터로된 후단 인버터를 통하여 칩 내부회로(10)에 입력로직신호가 전달되게 연결된다.
인에이블신호(EN1)에 따라 제어되는 P 모스 트랜지스터(TP3)는 공급전압(VCC)을 상기 인버터의 P 모스 트랜지스터(TP1)에 제공이 되게 연결된다.
또한 상기 인에이블신호(EN1)에 따라 제어되는 N 모스 트랜지스터(TN2)는 전단인버터와 후단인버터 사이의 전하를 디스차이지하게 연결된다.
상기 P 모스 트랜지스터(TP1)에는 P 모스 트랜지스터(TP2)가 병렬로 연결되며 이때 P 모스 트랜지스터들(TP1,TP2)의 게이트간에는 제작시의 옵션에 의한 스위치(SW)가 연결된다.
이와같은 종래의 복수전압 공급방식의 입력신호 로직 판별회로의 동작을 설명하면 다음과 같다.
예를들어 공급전압(VCC)이 5V일 경우에는 IC 제작시 스위치(SW)를 단자(B)로 전환시켜 P 모스 트랜지스터(TP2)가 오프되게 한다. 따라서 인에이블신호(EN1)가 들어오면 외부입력신호(V1)는 P·N 모스트랜지스터(TP1,TN1)의 입력단 β비(βTN1/βTP1)에 따라 칩 내부회로(10)에 로직신호를 제공하게 된다.
한편 공급전압(VCC)이 3.3V일 경우에는 IC 제작시 스위치(SW)를 단자(A)로 전환시켜 P 모스 트랜지스터(TP1, TP2)의 게이트를 공통으로 되게 한다.
이에따라 입력단의 β비는 다음과 같이 된다.
Figure kpo00001
이때 TP3〉〉TP1, TP3〉〉TP2이다. 따라서 입력단의 β비가 증가되므로 공급전압 변동에 따른 외부입력신호(V1)로직 변환시의 에러를 최소화하게 된다. 그러나 이와같은 종래의 복수전압 스위칭 방식은 사용전압에 따라 사용자기 IC를 선별적으로 사용해야 하는 불편과 이러한 옵션을 기계적으로 처리하는 제작공정상의 어려움이 뒤따르게 된다.
본 발명은 이와같은 점을 감안하여서 된 것으로, 본 발명의 목적은 임의의 제작 옵션에 따르지 않고서도 두 개 이상의 전원전압중에서 어떠한 전압이 IC 에 인가되드라도 정확하게 입력신호의 로직을 판독할 수 있게되는 복수전압 IC용 입력신호 G로직 판별회로에 있는 것이다.
본 발명의 다른 목적은 복수전압용 IC의 제작시 사용자 옵션을 위한 마스크 공정이 생략됨에따라 공정이 단순화되고 원가 절감효과를 얻을수 있게되는 복수전압 IC용 입력신호 로직 판별회로에 있는 것이다.
본 발명의 특징은 입력신호의 로직 판별회로의 P·N 모스 트랜지스터로 구성된 전단 인버터에는 각각 전압 판별부의 출력과 인에이블신호로 제어되는 각각의 P 모스 트랜지스터들로 구성되는 β비 조절부를 통하여 공급전압이 인가되게 연결되고, 상기 전압판별부는 P·N 모스 트랜지스터로 된 기준전압부의 출력으로 제어되는 두 개의 P 모스 트랜지스터가 각각 저항분배비로 신호전압을 발생시키는 신호전압부의 출력으로 제어되는 N 모스 트랜지스터와 상기 N 모스 트랜지스터에 대해 역동작하게 구성되는 또다른 N 모스 트랜지스터에 직렬로 연결되고, 이들의 출력을 공통으로하여, 인에이블신호로 제어되는 N 모스 트랜지스터를 연결하여 구성되는 복수전압 IC용 입력신호 로직 판별회로에 있는 것이다.
이하 첨부한 본 발명의 일실시예에 따라 본 발명을 상세히 설명하면 다음과 같다.
제2도에서 도시하고 있는 바와같이 TTL 레벨의 외부입력신호(V1)가 입력되는 P·N 모스 트랜지스터(TP13,TN11)로 구성된 전단인버터에는 전압판별부(20)의 출력전압(Vd)과 인에이블신호(EN1)로 각각 제어되는 2개의 P 모스 트랜지스터(TP12,TP13)로 β비 조절부(50)가 연결 구성되고, P·N 모스 트랜지스터(TP14,TN13)로 구성되어 N 모스 트랜지스터(TN13)의 게이트로 입력되는 인에이블신호(EN2N 모스 트랜지스터에에 따라 출력이 발생되는 기준전압부(30)의 출력과 저항(R)의 저항비(R1: Rb)로써 공급전압에 대한 신호전압(Vx)이 발생되는 신호전압부(40)의 출력이 전압판별부(20)로 입력되게 연결 구성되고, 상기 전압 판별부(20)는 상기 기준전압부(30)의 출력으로 제어되는 각각의 P 모스 트랜지스터(TP15,TN16)를 상기 신호전압부(40)의 출력으로 제어되는 N 모스 트랜지스터(TN14)와 상기 N 모스 트랜지스터(TN14)에 대해 역동작되게 연결구성된 N 모스 트랜지스터(TN15)에 각각 직렬로 연결되고 상기 N 모스 트랜지스터(TN15,TN14)의 각 소오스측 출력은 이들을 공통으로하여 인에이블신호(EN2)로 제어되는 N 모스 트랜지스터(TN16)로 인가되게 연결 구성된다.
이와같은 본 발명의 작용 및 효과를 설명하면 다음과 같다.
본 발명의 일실시에 도시한 제2도는 외부입력신호(V1)를 받아들여＂1＂ 또는 ＂0＂의 논리를 판정하여 칩내부회로(10)에 입력신호의 로직을 전달하는 기능을 수행하는 회로이다.
여기에서 논리값의 결정은P 모스 트랜지스터(TP11-TN13) N 모스 트랜지스터(TN11)의 β비 및 공급전압(VCC)에 의해 이루어지며, 외부입력신호(V1)가 전단인버터의 출력신호(V0)와 같을때 트립레벨전압(Vtrip)은 다음과 같이 구해진다.
Figure kpo00002
(β=βn/βp, K는 상수이다.)
윗식에서 트립레벨전압(Vtrip)을 일정하게 유지하기 위해서는 공급전압(VCC)이 증가할수록 β를 높여주고 공급전압(VCC)이 감소할수록 β를 낮추어 주어야 한다.
위와 같은 기능을 제2도의 예시회로에 따라 설명하면 저항(R)의 분배비에 의해 설정되는 신호전압(Vx)은 조항(RT, RB)의 비에 따른 공급 전압 (VCC)으로 결정된다.
즉
Figure kpo00003
로 된다.
한편 인에이블신호(EN2)신호에 의한 기준전압부(30)에서 ＂0＂레벨출력이 전압판별부(20)의 P 모스 트랜지스터(TP15,TN16)의 게이트에 인가되고, 상기 신호전압부(40)의 출력전압(Vx)이 N 모스 트랜지스터(TN14)의 문턱전압(VTN14)보다 작은 경우는 상기 N 모스 트랜지스터(TN14)는 오프되므로 이와 역동작하는 N 모스 트랜지스터(TN15)는 온 된다.
따라서 상기 전압판별부(20)의 ＂0＂레벨 출력전압(Vd)이 β비 조절비(50)의 P 모스 트랜지스터(TP12)를 온시키게 되므로, 이때의 β비는 다음과 같이 구해진다.
Figure kpo00004
여기에서,
Figure kpo00005
이고
Wn: n 타입 트랜지스터의 채널폭,
Wp: p 타입 트랜지스터의 채널폭,
Ln: n 타입 트랜지스터의 채널길이,
Lp: p 타입 트랜지스터의 채널길이이다.
한편 상기 신호전압부(40)의 출력전압(Vx)이 N 모스 트랜지스터(TN14)의 문턱전압(VTN14)보다 클경우에는 상기 N 모스 트랜지스터(TN14)가 온 된다. 이에 따라서 상기 N 모스 트랜지스터(TN14)에 대해 역동작하는 N 모스 트랜지스터(TN15)가 오프되므로 상기 전압판별부(20)의 출력레벨은 ＂1＂레벨로 된다. 따라서 β비 조절부(20)의 P 모스 트랜지스터(TP12)가 오프되므로 이때의 β비는 다음과 같이 구해지게 된다.
Figure kpo00006
VX
Figure kpo00007
VTN14로 되는 전압을 Vb라고 할때 VCC〈Vb인 경우 Vd=＂0＂레벨이므로 βON=β11+β12가 되고, VCC〉Vb인 경우 Vd=＂1＂레벨이므로 βOFF=β12가 된다.
따라서 전압판별부(20)의 출력전압으로 되는 Vb를 기준으로 입력단에서는 복수개의 β비를 가지게 된다. 이를 제3도에 설명하고 있다.
이상에서 설명한 바와같은 본 발명은 전압판별부를 추가하는 것에 따라 2개 이상의 복수전압이 공급되는 어떠한 IC 입력신호 로직 판별회로도로 구성할 수 있게되며, 또한 전단 인버터의 N 모스 트랜지스터측β비를 조절하여 로직을 판별하는 회로로 구성하는 것도 가능하게 된다.
또한 본 발명에 따라 복수전압이 공급되는 IC를 제작할 경우 사용자 옵션을 위한 별도의 마스크작업이 불필요하게 됨에 따라 공정의 단순화가 이루어지게 되고 이에따라 원가절감의 효과도 기대할 수 있게 되는 것이다.
본 발명은 단지 IC의 입력신호 로직 판별회로에 적용된 것을 예로든 것으로 여기에 한정되는 것은 아니다.

Claims (3)

  1. 복수전압이 공급되는 IC에 있어서, 외부입력신호(V1)가 입력되는 전단 인버터의 P 모스 트랜지스터(TP11)측에 인에이블(EN1)신호로 제어되는 P 모스 트랜지스터(TP13)와 전압판별부(20)의 출력으로 제어되는 P 모스 트랜지스터(TP12)가 병렬로 연결된 β비 조절부(50)가 구성되고, 상기 전압판별부(20)는 저항비(Rt, Rb)에 따른 공급전압을 신호전압으로하는 신호전압부(40)와 기준전압부(30)의 출력전압이 비교출력되게 연결되는 것을 특징으로하는 복수전압 IC용 입력신호 로직 판별회로.
  2. 제1항에 있어서, 전압판별부(20)는 기준전압부(30)의 출력으로 제어되는 각각의 P 모스 트랜지스터(TP15, TP16N) 모스 트랜지스터를 신호전압부(40)의 출력으로 제어되는 N 모스 트랜지스터(TN14)와 상기 N 모스 트랜지스터(TN14)에 역동작되는 N모스 트랜지스터(TN14)와 상기 N모스 트랜지스터(TN14)에 역동작되는 N 모스 트랜지스터(TN15)에 각각 직렬로 연결되고, 상기 N 모스 트랜지스터(TN14, TN15)의 출력을 공통으로하여 인에이블(EN2)신호로 제어되는 N 모스 트랜지스터(TN16)로 인가되게 연결되며, 상기 P·N 모스 트랜지스터(TP16, TN15)의 사이에서 판별전압 출력을 내게 연결 구성되는 것을 특징으로하는 복수전압 IC용 입력신호 로직 판별회로.
  3. 제1항에 있어서, β비 조절부(50)가 전단 인버터의 N 모스 트랜지스터(TN11)측에 연결되는 것을 특징으로 하는 복수전압 IC용 입력신호 로직 판별회로.
KR1019880009009A 1988-07-19 1988-07-19 복수전압 ic용 입력신호 로직 판별회로 KR910005609B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019880009009A KR910005609B1 (ko) 1988-07-19 1988-07-19 복수전압 ic용 입력신호 로직 판별회로
JP1093304A JPH0777347B2 (ja) 1988-07-19 1989-04-14 Ｃｍｏｓ装置の入力変換回路
US07/342,923 US4929853A (en) 1988-07-19 1989-04-25 Input translating circuit for CMOS device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880009009A KR910005609B1 (ko) 1988-07-19 1988-07-19 복수전압 ic용 입력신호 로직 판별회로

Publications (2)

Publication Number Publication Date
KR900002561A KR900002561A (ko) 1990-02-28
KR910005609B1 true KR910005609B1 (ko) 1991-07-31

Family

ID=19276207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880009009A KR910005609B1 (ko) 1988-07-19 1988-07-19 복수전압 ic용 입력신호 로직 판별회로

Country Status (3)

Country Link
US (1) US4929853A (ko)
JP (1) JPH0777347B2 (ko)
KR (1) KR910005609B1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4988897A (en) * 1989-05-27 1991-01-29 Samsung Electronics, Co., Ltd. TTL to CMOS input buffer circuit
US5023480A (en) * 1990-01-04 1991-06-11 Digital Equipment Corporation Push-pull cascode logic
US5113097A (en) * 1990-01-25 1992-05-12 David Sarnoff Research Center, Inc. CMOS level shifter circuit
US5151620A (en) * 1991-03-25 1992-09-29 Industrial Technology Research Institute CMOS input buffer with low power consumption
US5214315A (en) * 1991-04-23 1993-05-25 Cornell Research Foundation, Inc. Nanosecond RF switch driver
KR930008661B1 (ko) * 1991-05-24 1993-09-11 삼성전자 주식회사 반도체메모리장치의 데이타입력버퍼
US5172016A (en) * 1991-06-28 1992-12-15 Digital Equipment Corporation Five-volt tolerant differential receiver
US5229666A (en) * 1991-10-16 1993-07-20 National Semiconductor Corporation Single-ended complementary MOSFET sense amplifier
US5223751A (en) * 1991-10-29 1993-06-29 Vlsi Technology, Inc. Logic level shifter for 3 volt cmos to 5 volt cmos or ttl
JP2769653B2 (ja) * 1991-11-06 1998-06-25 三菱電機株式会社 反転回路
US5252862A (en) * 1992-04-30 1993-10-12 Motorola, Inc. BICMOS logic gate
US5304872A (en) * 1992-08-10 1994-04-19 Intel Corporation TTL/CMOS input buffer operable with three volt and five volt power supplies
JPH06209252A (ja) * 1992-09-29 1994-07-26 Siemens Ag Ｃｍｏｓ入力段
US5341045A (en) * 1992-11-06 1994-08-23 Intel Corporation Programmable input buffer
US5438280A (en) * 1992-12-01 1995-08-01 Nec Corporation Input circuit receiving input signal of TTL level
JPH06224734A (ja) * 1992-12-01 1994-08-12 Nec Corp 入力回路
US5378943A (en) * 1993-04-20 1995-01-03 International Business Machines Corporation Low power interface circuit
KR0130037B1 (ko) * 1993-12-18 1998-04-06 김광호 동작전압의 변동에 대응 가능한 반도체집적회로의 입력버퍼회로
US5532617A (en) * 1994-03-25 1996-07-02 Philips Electronics North America Corporation CMOS input with temperature and VCC compensated threshold
EP0700599B1 (en) * 1994-03-25 1998-07-01 Koninklijke Philips Electronics N.V. Cmos input with v cc? compensated dynamic threshold
US5483179A (en) * 1994-04-20 1996-01-09 International Business Machines Corporation Data output drivers with pull-up devices
US5589783A (en) * 1994-07-29 1996-12-31 Sgs-Thomson Microelectronics, Inc. Variable input threshold adjustment
US5554942A (en) * 1995-03-13 1996-09-10 Motorola Inc. Integrated circuit memory having a power supply independent input buffer
US5578941A (en) * 1995-08-23 1996-11-26 Micron Technology, Inc. Voltage compensating CMOS input buffer circuit
US5627785A (en) * 1996-03-15 1997-05-06 Micron Technology, Inc. Memory device with a sense amplifier
US6058058A (en) * 1997-08-22 2000-05-02 Micron Technology, Inc. Memory device with a sense amplifier
JPH09321603A (ja) * 1996-05-28 1997-12-12 Oki Electric Ind Co Ltd 多電源半導体集積回路
EP0928068A1 (en) * 1997-12-31 1999-07-07 STMicroelectronics S.r.l. Low consumption TTL-CMOS input buffer stage
US6150843A (en) * 1998-01-29 2000-11-21 Vlsi Technology, Inc. Five volt tolerant I/O buffer
KR100298444B1 (ko) * 1998-08-26 2001-08-07 김영환 입력 버퍼 회로
US6946901B2 (en) * 2001-05-22 2005-09-20 The Regents Of The University Of California Low-power high-performance integrated circuit and related methods
CN1774768A (zh) * 2002-03-27 2006-05-17 加利福尼亚大学董事会 低功率高性能存储电路及相关方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58215134A (ja) * 1982-06-08 1983-12-14 Mitsubishi Electric Corp インバ−タ回路

Also Published As

Publication number Publication date
JPH0777347B2 (ja) 1995-08-16
JPH02153623A (ja) 1990-06-13
US4929853A (en) 1990-05-29
KR900002561A (ko) 1990-02-28

Similar Documents

Publication Publication Date Title
KR910005609B1 (ko) 복수전압 ic용 입력신호 로직 판별회로
US4472647A (en) Circuit for interfacing with both TTL and CMOS voltage levels
US6229353B1 (en) Source-coupled logic with reference controlled inputs
US7046067B2 (en) Thin-oxide devices for high voltage I/O drivers
EP0082567A2 (en) TTL to CMOS input buffer
US4577124A (en) CMOS Logic circuit
US4659944A (en) High voltage detection circuit
KR100336236B1 (ko) 반도체집적회로장치
KR910006696B1 (ko) 출력 인터페이스회로
KR900000993B1 (ko) 개선된 출력특성을 갖는 비교기 회로
EP0194134A2 (en) Semiconductor integrated circuit device
US5847581A (en) Low power CMOS precision input receiver with integrated reference
US4703201A (en) CMOS Schmitt trigger
KR100197998B1 (ko) 반도체 장치의 저소비 전력 입력 버퍼
KR100308208B1 (ko) 반도체집적회로장치의입력회로
WO2007109452A9 (en) High speed voltage translator circuit
US6624678B1 (en) Schmitt trigger device with disable
US4477735A (en) Fast MOS driver stage for digital signals
JPH088481B2 (ja) Ｃｍｏｓ入力バッファ回路
US5434521A (en) Integrated comparator circuit
US5361006A (en) Electrical circuitry with threshold control
US4406956A (en) FET Circuit for converting TTL to FET logic levels
JP2542457B2 (ja) Ｔｔｌ／ｃｍｏｓレベル変換器
KR0132782B1 (ko) 푸시-풀 출력회로
JP2002527975A (ja) マルチプレクサ回路およびアナログデジタル変換器

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 17

EXPY Expiration of term