DE4336907A1 - Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung - Google Patents

Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung

Info

Publication number
DE4336907A1
DE4336907A1 DE4336907A DE4336907A DE4336907A1 DE 4336907 A1 DE4336907 A1 DE 4336907A1 DE 4336907 A DE4336907 A DE 4336907A DE 4336907 A DE4336907 A DE 4336907A DE 4336907 A1 DE4336907 A1 DE 4336907A1
Authority
DE
Germany
Prior art keywords
potential
clock signal
channel mos
mos transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE4336907A
Other languages
English (en)
Inventor
Shinji Kawai
Masaki Tsukude
Yoshito Nakaoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4336907A1 publication Critical patent/DE4336907A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G11C5/146—Substrate bias generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Logic Circuits (AREA)

Description

Die Erfindung betrifft eine Substratpotential- Erzeugungsschaltung nach dem Oberbegriff des Anspruches 1, 2, 3, 6, 7, 9, 10, 11, 12, 13 oder 14 und eine Halbleitervorrichtung nach dem Oberbegriff des Anspruches 15 oder 17. Die Erfindung betrifft insbesondere eine Schaltung, die ein negatives Substratpotential an ein p-Halbleitersubstrat anlegt, sowie eine Halbleitervorrichtung, die diese Schaltung aufweist.
Fig. 10 zeigt ein schematisches Schaltbild eines Beispiels für eine Substratpotential-Erzeugungsschaltung, die in einem dynamischen Direktzugriffsspeicher (DRAM) und ähnlichen Vorrichtungen benutzt wird. Wie in Fig. 10 dargestellt ist, weist die Substratpotential-Erzeugungsschaltung eine Oszillatorschaltung 30 und eine Ladungspumpschaltung 40 auf.
Die Oszillatorschaltung 30 weist eine ungerade Anzahl von Invertern 31 auf, die in Reihe geschaltet sind. Der Ausgangsanschluß des letzten Inverters 31 ist mit dem Eingangsanschluß des ersten Inverters 31 verbunden. Die jeweiligen Inverter 31 sind mit einem Versorgungsknoten 10, dem eine Versorgungsspannung Vcc zugeführt wird, und einem Massepotentialknoten 20, dessen Potential gleich dem Massepotential ist, verbunden. Die Oszillatorschaltung 30 wird dadurch von einem Ringoszillator gebildet, um ein Taktsignal ϕcp zu liefern.
Die Ladungspumpschaltung 40 weist einen Inverter 41, Kondensatoren 42 und 43 sowie p-Kanal MOS-Transistoren 45, 46 und 47 auf. Die Inverter 41 empfangen das Taktsignal ϕcp von der Oszillatorschaltung 30, um ein invertiertes Signal /ϕcp des Taktsignals ϕcp abzugeben. Die erste Elektrode des Kondensators 42 empfängt das invertierte Signal /ϕcp, und die zweite Elektrode ist mit einem ersten Knoten 50 verbunden. Die erste Elektrode des Kondensators 43 empfängt das Taktsignal ϕcp, und die zweite Elektrode ist mit einem zweiten Knoten 44 verbunden.
Der p-Kanal MOS-Transistor 45 ist zwischen den zweiten Knoten 44 und den Massepotentialknoten 20 geschaltet, seine Gate-Elektrode ist mit dem Massepotentialknoten 20 verbunden. Der p-Kanal MOS- Transistor 46 ist zwischen den ersten Knoten 50 und den Massepotentialknoten 20 geschaltet, seine Gate-Elektrode ist mit dem zweiten Knoten 44 verbunden. Der p-Kanal MOS-Transistor 47 ist zwischen den ersten Knoten 50 und das p-Halbleitersubstrat geschaltet, seine Gate-Elektrode ist mit dem ersten Knoten 50 verbunden. Genauer gesagt ist der p-Kanal MOS-Transistor 47 als Diode geschaltet, um eine Leitfähigkeit zwischen dem ersten Knoten 50 und dem Halbleitersubstrat zu ermöglichen, wenn das Potential N1 des ersten Knotens 50 um den Absolutwert Vth der Schwellenspannung oder mehr niedriger als das Substratpotential VBB des Halbleitersubstrats ist.
Die Ladungspumpschaltung 40 empfängt auf diese Weise das Taktsignal ϕcp von der Oszillatorschaltung 30, um dem ersten Knoten 50 ein vorbestimmtes negatives Potential zuzuführen, wodurch negative Ladungen im Halbleitersubstrat abgezogen werden.
Fig. 11 zeigt den Querschnitt eines Teils des Halbleitersubstrats im Bereich der Hauptoberfläche, in dem eine solche Substratpotential-Erzeugungsschaltung gebildet ist. Wie in Fig. 11 dargestellt ist, weist die Substratpotential- Erzeugungsschaltung ein p-Halbleitersubstrat 50, eine N-Wanne 51, eine P-Wanne 52, einen Elementisolierbereich 53, eine Source/Drain 54, eine Backgate-Elektrode 55 und eine Gate- Elektrode 56 auf.
Die N-Wanne 51 wird durch Implantieren eines Donators, wie z. B. Phosphor, im p-Halbleitersubstrat 50 gebildet. Die P-Wanne wird durch Implantieren eines Akzeptors, wie z. B. Bor, im p- Halbleitersubstrat 50 gebildet. Der aus einem dicken Oxidfilm bestehende Elementisolierbereich 53 isoliert benachbarte Elemente. Die Source/Drain 54 wird durch Implantieren eines Akzeptors, wie z. B. Bor, in der N-Wanne 51 gebildet. Die Backgate-Elektrode 55 zum Anlegen eines Backgate-Potentials an die N-Wanne 51 wird durch Implantieren eines Donators, wie z. B. Arsen, in der N-Wanne 51 gebildet.
Unter Bezugnahme auf Fig. 12 wird nun der Betrieb der Substratpotential-Erzeugungsschaltung beschrieben.
Wie in Fig. 12(a) dargestellt ist, liefert die Oszillatorschaltung 30 ein Taktsignal ϕcp, das sich periodisch zwischen einem H-Pegel (Versorgungspotential Vcc) und einem L- Pegel (Massepotential GND) ändert. Es wird angenommen, daß das Substratpotential VBB zum Zeitpunkt t0, wenn das Taktsignal ϕcp vom L-Pegel zum H-Pegel ansteigt, ungefähr gleich dem Massepotential ist.
Wenn das Taktsignal ϕcp zum Zeitpunkt t0 vom L-Pegel zum H-Pegel ansteigt, steigt durch kapazitive Kopplung des Kondensators 43, der das Taktsignal ϕcp empfängt, auch das Potential N2 des zweiten Knotens 44 an, wie in Fig. 12(d) dargestellt ist. Wenn das Potential N2 des zweiten Knotens 44 den Absolutwert Vth1 der Schwellenspannung des p-Kanal MOS-Transistors 45 übersteigt, wird jedoch der p-Kanal MOS-Transistor 45 leitend. Entsprechend werden der zweite Knoten 44 und der Massepotentialknoten 20 verbunden, so daß das Potential N2 des zweiten Knotens 44 gleich dem Absolutwert Vth1 der Schwellenspannung des p-Kanal MOS- Transistors 45 ist. Somit wird der p-Kanal MOS-Transistor 46, dessen Gate-Elektrode das Potential N2 des zweiten Knotens 44 empfängt, nicht-leitend.
Wie in Fig. 12(b) gezeigt ist, empfängt der Inverter 41 das Taktsignal ϕcp von der Oszillatorschaltung 30, um ein invertiertes Signal /ϕcp abzugeben. Wenn das invertierte Signal /ϕcp zum Zeitpunkt t0 vom H-Pegel zum L-Pegel absinkt, fällt das Potential N1 des ersten Knotens 50 durch die kapazitive Kopplung des Kondensators 42, der das invertierte Signal /ϕcp empfängt, auf ein negatives Potential -k1Vcc, wie in Fig. 12(c) dargestellt ist. Hier stellt k1 die Kopplungskonstante zwischen dem Kondensator 42 und dem ersten Knoten 50 dar.
Wenn das Potential N1 des ersten Knotens 50 den Pegel -k1Vcc erreicht hat, wird der p-Kanal MOS-Transistor 47 leitend und ermöglicht eine Verbindung zwischen dem ersten Knoten 50 und dem Halbleitersubstrat, so daß Ladungen vom Halbleitersubstrat zum ersten Knoten 50 fließen. Das Substratpotential VBB des Halbleitersubstrats fällt ausgehend vom Massepotential GND nur leicht ab, wie in Fig. 12(e) dargestellt ist, weil die Kapazität des Substrats groß ist. Das Potential N1 des ersten Knotens steigt ausgehend vom Pegel -k1Vcc im Vergleich mit dem Potential VBB erheblich an, wie in Fig. 12(c) gezeigt ist, weil die Kapazität des Knotens 50 gering ist. Wenn das Potential N1 des ersten Knotens 50 um den Absolutwert Vth2 der Schwellenspannung des p-Kanal MOS-Transistors 47 niedriger als das Substratpotential VBB ist, wird der p-Kanal MOS-Transistor 47 gesperrt.
Wie in Fig. 12(a) dargestellt ist, fällt das Taktsignal ϕcp von der Oszillatorschaltung 30 zum Zeitpunkt t1 vom H-Pegel auf den L-Pegel ab, und das Potential N2 des zweiten Knotens 44 beginnt aufgrund der kapazitiven Kopplung des Kondensators 43, der das Taktsignal ϕcp empfängt, ausgehend vom Potential Vth1 abzufallen, wie in Fig. 12(d) gezeigt ist. Dadurch wird der p- Kanal MOS-Transistor 45 gesperrt. Das Potential N2 des zweiten Knotens 44 erreicht den Pegel (-kVcc+Vth1), so daß der p-Kanal MOS-Transistor 46, dessen Gate das Potential N2 des zweiten Knotens 44 empfängt, leitend wird. Wenn der p-Kanal MOS- Transistor 46 durchschaltet, werden der erste Knoten 50 und der Massepotentialknoten 20 verbunden, so daß das Potential N1 des ersten Knotens 50 das Massepotential GND erreicht, wie in Fig. 12(c) dargestellt ist, und der p-Kanal MOS-Transistor 47 gesperrt bleibt.
Wie in Fig. 12(b) gezeigt ist, steigt zum Zeitpunkt t1 das vom Inverter 41 ausgegebene invertierte Signal /ϕcp vom L-Pegel auf den H-Pegel an. Das Potential N1 des ersten Knotens 50 steigt nicht durch kapazitive Kopplung des Kondensators 42 an, weil der p-Kanal MOS-Transistor 46 leitend ist. Dadurch ergibt sich eine Verbindung zwischen dem ersten Knoten 50 und dem Massepotentialknoten 20.
Wie in Fig. 12(a) dargestellt ist, steigt das Taktsignal ϕcp zum Zeitpunkt t2 erneut vom L-Pegel auf den H-Pegel an, und das Potential N2 des zweiten Knotens 44 steigt aufgrund der kapazitiven Kopplung des Kondensators 43, der das Taktsignal ϕcp empfängt, ausgehend vom Potential (-k2Vcc+Vth1) an, wie in Fig. 12(d) gezeigt ist. Wenn das Potential N2 des zweiten Knotens 44 jedoch den Absolutwert Vth1 der Schwellenspannung des p-Kanal MOS-Transistors 45 übersteigt, wird der p-Kanal MOS- Transistor 45 leitend und ermöglicht eine Verbindung zwischen dem zweiten Knoten 44 und dem Massepotentialknoten 20. Entsprechend ist das Potential N2 des zweiten Knotens 44 gleich dem Absolutwert Vth1 der Schwellenspannung des p-Kanal MOS- Transistors 45, so daß der p-Kanal MOS-Transistor 46, dessen Gate das Potential N2 des zweiten Knotens 44 empfängt, gesperrt wird.
Wie in Fig. 12(b) dargestellt ist, fällt das invertierte Taktsignal /ϕcp zum Zeitpunkt t2 vom H-Pegel auf den L-Pegel ab, und das Potential N1 des ersten Knotens 50 sinkt aufgrund der kapazitiven Kopplung des Kondensators 42, der das invertierte Taktsignal /ϕcp empfängt, auf das negative Potential -k1Vcc ab, wie in Fig. 12(c) gezeigt ist. Dadurch wird der p-Kanal MOS- Transistor 47 leitend. Das ermöglicht eine Verbindung zwischen dem ersten Knoten 50 und dem Halbleitersubstrat, wodurch Ladungen vom Halbleitersubstrat zum ersten Knoten 50 fließen. Das Substratpotential VBB sinkt ausgehend vom Potential zu diesem Zeitpunkt geringfügig ab, wie in Fig. 12(e) dargestellt ist, weil das Substrat eine hohe Kapazität aufweist. Das Potential N1 des ersten Knotens 50 steigt erheblich an, wie in Fig. 12(c) gezeigt ist, weil die Kapazität des Knotens gering ist, und wenn das Potential N1 ein Potential erreicht, das um den Absolutwert Vth2 der Schwellenspannung des p-Kanal MOS- Transistors 47 niedriger als das Substratpotential VBB ist, wird der p-Kanal MOS-Transistors 47 gesperrt.
Wie oben beschrieben worden ist, fällt das Substratpotential VBB des Halbleitersubstrats mit jedem Anstieg des Taktsignals ϕcp von der Oszillatorschaltung 30 vom L-Pegel auf den H-Pegel ab und erreicht schließlich den Pegel (-k1Vcc+Vth2).
Der Absolutwert Vth2 der Schwellenspannung des p-Kanal MOS- Transistors 47 ist jedoch z. B. gleich 1,7 V, wenn seine Gate- Breite 0,5 µm beträgt und man einen Backgate-Effekt in Betracht zieht. Weil der Absolutwert Vth2 der Schwellenspannung des p- Kanal MOS-Transistors 47 einen hohen Wert über 1 V erreicht, ergibt sich das Problem einer ungenügenden Absenkung des Substratpotentials VBB.
Allgemein ist der als Substratpotential VBB erforderliche Wert nicht als einzelner fester Wert festgelegt, sondern schwankt in Abhängigkeit von der Art der Vorrichtung. Entsprechend ist eine Substratpotential-Erzeugungsschaltung wünschenswert, die eine breite Auswahl von Substratpotentialen VBB erzeugen kann.
Wenn das Versorgungspotential Vcc niedrig ist, z. B. gleich 3 V, beträgt genauer gesagt das Substratpotentialen VBB nicht mehr als -1,6 V (= -3,3 V+1,7 V), wenn man für die Kopplungskonstante k2 ungefähr den Wert "1" annimmt. Wenn -1,5 V als Substratpotentialen VBB erforderlich ist, erreicht das Substratpotential (-1,5 V) nahezu das Substratpotentialen VBB (-1,6 V), das durch eine bekannte Substratpotential- Erzeugungsschaltung erhalten wird, und geht damit an die Grenze von deren Möglichkeiten. Entsprechend kann es bei einem Subschwellenspannungs-Leckstrom sogar schwierig sein, das Potential von -1,6 V sicherzustellen. In der Substratpotential- Erzeugungsschaltung können die Auswirkungen des Absolutwerts Vth2 der Schwellenspannung des p-Kanal MOS-Transistors 47 nicht ignoriert werden, wenn das Versorgungspotential Vcc sinkt.
Um das Substratpotential VBB niedriger zu machen, könnte der H- Pegel des Taktsignals ϕcp über das Versorgungspotential Vcc angehoben werden. In diesem Fall werden jedoch eine Potentialdifferenz {(1+k2)Vcc-Vth1} zwischen die Gate- Elektrode 56 des p-Kanal MOS-Transistors 46 und die N-Wanne 51 sowie eine Potentialdifferenz {(1+k1)Vcc-Vth2} zwischen die Source-Elektrode 54 des p-Kanal MOS-Transistors 47, die mit dem Halbleitersubstrat 50 verbunden ist, und die N-Wanne 51 angelegt. Das hat nachteilige Auswirkungen auf die Zuverlässigkeit des jeweiligen Elements.
Aufgabe der Erfindung ist es, eine Substratpotential- Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel für ein Halbleitersubstrat zu schaffen. Ferner soll der Spannungsabfall durch einen p-Kanal MOS- Transistor in einem Schaltelement verhindert werden, wodurch das Substratpotential auf einen Pegel von -k1Vcc vermindert wird, der ungefähr gleich einem Potential umgekehrter Polarität zu demjenigen ist, das der Substratpotential-Erzeugungsschaltung zugeführt wird. Außerdem soll eine Halbleitervorrichtung mit einer Substratpotential-Erzeugungsschaltung, die ein niedrigeres Substratpotential auf einem Halbleitersubstrat erzeugen kann, gebildet werden. Aufgabe der Erfindung ist außerdem, eine Halbleitervorrichtung mit einer Substratpotential- Erzeugungsschaltung zu schaffen, die ein vorbestimmtes Substratpotential erzeugen kann.
Die Aufgabe wird gelöst durch die in Anspruch 1, 2, 3, 6, 7, 9, 10, 11, 12, 13, 14, 15 oder 17 gekennzeichnete Vorrichtung. Die erfindungsgemäße Substratpotential-Erzeugungsschaltung zum Anlegen eines Potentials an ein Halbleitersubstrat nach einem Aspekt der vorliegenden Erfindung weist eine erste Ladungspumpschaltung und eine Steuerschaltung auf. Die erste Ladungspumpschaltung weist ein Schaltelement auf, dessen erster Leitungsanschluß mit dem Halbleitersubstrat verbunden ist. Die Steuerschaltung steuert das Schaltelement so, daß es für eine vorbestimmte Zeitspanne durchgeschaltet wird, wodurch ein Potential, das am zweiten Leitungsanschluß erzeugt wird, unverändert an den ersten Leitungsanschluß angelegt wird.
Die Substratpotential-Erzeugungsschaltung zum Anlegen eines Potentials an ein Halbleitersubstrat nach einem weiteren Aspekt der vorliegenden Erfindung weist eine erste Ladungspumpschaltung und eine zweite Ladungspumpschaltung auf. Die erste Ladungspumpschaltung, die ein Schaltelement aufweist, dessen erster Leitungsanschluß mit dem Halbleitersubstrat verbunden ist, legt ein vorbestimmtes Potential an den zweiten Leitungsanschluß des Schaltelements an. Die zweite Ladungspumpschaltung schaltet das Schaltelement während der gesamten Zeitspanne oder einem Teil davon durch, während der das vorbestimmte Potential dem zweiten Leitungsanschluß des Schaltelements zugeführt wird, um dadurch eine leitende Verbindung zwischen den Leitungsanschlüssen zu ermöglichen.
Die Substratpotential-Erzeugungsschaltung nach einem weiteren Aspekt der vorliegenden Erfindung weist eine erste Ladungspumpschaltung und eine Steuerschaltung auf. Die erste Ladungspumpschaltung weist einen p-Kanal MOS-Transistor, dessen Source-Elektrode mit dem Halbleitersubstrat verbunden ist, und eine Schaltung zum Anlegen eines ersten negativen Potentials an die Drain-Elektrode des p-Kanal MOS-Transistors auf. Die Steuerschaltung legt ein zweites negatives Potential, das niedriger als das erste negative Potential ist, für eine vorbestimmte Zeitspanne an die Gate-Elektrode des p-Kanal MOS- Transistors an.
In der erfindungsgemäßen Substratpotential-Erzeugungsschaltung weist die Steuerschaltung eine zweite Ladungspumpschaltung auf, die ein negatives Potential, das mindestens um den Absolutwert der Schwellenspannung des p-Kanal MOS-Transistors niedriger als das erste negative Potential ist, an die Gate-Elektrode des p- Kanal MOS-Transistors während der gesamten Zeitspanne oder einem Teil davon an, während der das erste negative Potential der Drain-Elektrode des p-Kanal MOS-Transistors zugeführt wird, um dadurch den p-Kanal MOS-Transistor durchzuschalten und dadurch eine leitende Verbindung zwischen der Source-Elektrode und der Drain-Elektrode zu ermöglichen.
In der erfindungsgemäßen Substratpotential-Erzeugungsschaltung weist die zweite Ladungspumpschaltung eine erste Subladungspumpschaltung und eine zweite Subladungspumpschaltung auf. Die erste Subladungspumpschaltung legt ein drittes negatives Potential an die Gate-Elektrode des p-Kanal MOS- Transistors an. Die zweite Subladungspumpschaltung führt der Gate-Elektrode des p-Kanal MOS-Transistors das zweite negative Potential zu, das um den Absolutwert der Schwellenspannung des p-Kanal MOS-Transistors niedriger als das dritte negative Potential, das an die Gate-Elektrode des p-Kanal MOS-Transistors angelegt wird, und als das erste negative Potential, das an die Drain-Elektrode des p-Kanal MOS-Transistors angelegt wird, ist.
Die Substratpotential-Erzeugungsschaltung zum Anlegen eines Potentials an ein Halbleitersubstrat nach einem weiteren Aspekt der vorliegenden Erfindung weist eine erste Ladungspumpschaltung und eine zweite Ladungspumpschaltung auf. Die erste Ladungspumpschaltung weist ein Schaltelement auf, dessen erster Leitungsanschluß mit dem Halbleitersubstrat verbunden ist, und das durchgeschaltet wird, wenn das Potential des zweiten Leitungsanschlusses um eine vorbestimmte Spannung gegenüber dem Potential des Halbleitersubstrats verschoben ist. Die erste Ladungspumpschaltung legt ein erstes Potential an den zweiten Leitungsanschluß des Schaltelements an. Die erste Ladungspumpschaltung verschiebt das erste Potential, das an den zweiten Leitungsanschluß des Schaltelements angelegt wird, wodurch sie dem zweiten Leitungsanschluß des Schaltelements ein zweites Potential zuführt, das gegenüber dem Potential, das an das Halbleitersubstrat angelegt werden soll, um mindestens die Schwellenspannung des Schaltelements verschoben ist.
Die Substratpotential-Erzeugungsschaltung nach einem weiteren Aspekt der vorliegenden Erfindung weist eine erste Ladungspumpschaltung und eine zweite Ladungspumpschaltung auf. Die erste Ladungspumpschaltung weist einen p-Kanal MOS- Transistor auf, dessen Drain-Elektrode und Gate-Elektrode miteinander verbunden sind, und dessen Source-Elektrode mit dem Halbleitersubstrat verbunden ist. Die zweite Ladungspumpschaltung legt ein erstes negatives Potential an die Drain-Elektrode und die Gate-Elektrode des p-Kanal MOS- Transistors an. Die erste Ladungspumpschaltung weist ferner eine Schaltung zum Anlegen eines zweiten negativen Potentials an die Drain-Elektrode und die Gate-Elektrode des p-Kanal MOS- Transistors auf, das um mindestens die Schwellenspannung des p- Kanal MOS-Transistors niedriger als das erste negative Potential, das der Drain-Elektrode und der Gate-Elektrode des p- Kanal MOS-Transistors zugeführt wird, und niedriger als das Potential, das an das Halbleitersubstrat angelegt werden soll, ist.
Die Halbleitervorrichtung nach einem weiteren Aspekt der vorliegenden Erfindung weist eine interne Schaltung und eine Substratpotential-Erzeugungsschaltung auf. Die interne Schaltung weist einen n-Kanal MOS-Transistor auf, der auf einem Halbleitersubstrat gebildet ist. Die Substratpotential- Erzeugungsschaltung ist auf dem Halbleitersubstrat gebildet und weist einen Ausgabeknoten und eine Ausgabeschaltung auf. Der Ausgabeknoten ist über eine Leitung mit dem Halbleitersubstrat verbunden. Die Ausgabeschaltung reagiert auf ein Versorgungspotential, um dem Ausgabeknoten ein negatives Potential zuzuführen, dessen Absolutwert gleich dem des Versorgungspotentials ist.
Die erfindungsgemäße Halbleitervorrichtung weist ferner eine Klemmschaltung auf, die auf dem Halbleitersubstrat gebildet ist, um zu verhindern, daß das Potential des Halbleitersubstrats auf ein vorbestimmtes Potential oder darunter fällt.
Wenn in der erfindungsgemäßen Substratpotential- Erzeugungsschaltung ein erstes Potential an die Drain-Elektrode des p-Kanal MOS-Transistors angelegt wird, wird entsprechend ein zweites Potential seiner Gate-Elektrode zugeführt, so daß der p- Kanal MOS-Transistor durchschaltet. Dadurch kann das Potential des Halbleitersubstrats, das mit der Source-Elektrode verbunden ist, auf das erste Potential vermindert werden. Das ermöglicht eine breite Wahl des Substratpotentials und eine schnelle Einstellung des Substratpotentials auf ein gefordertes Potential, solange das geforderte Potential nicht an die Grenzen der Möglichkeiten der Substratpotential-Erzeugungsschaltung herangeht. Selbst für den Fall eines niedrigen Versorgungspotentials kann ferner ein ausreichend niedriges Substratpotential erzielt werden.
In der erfindungsgemäßen Substratpotential-Erzeugungsschaltung wird das dritte Potential vermindert, nachdem es einmal an die Gate-Elektrode des p-Kanal MOS-Transistors angelegt worden ist, so daß ein Potential mit umgekehrter Polarität zum Versorgungspotential auf einfache Weise durch Zuführen von nur einem einzelnen Versorgungspotential erhalten werden kann.
In der erfindungsgemäßen Substratpotential-Erzeugungsschaltung wird das erste Potential vermindert, nachdem es an die Drain- Elektrode des als Diode geschalteten p-Kanal MOS-Transistors angelegt worden ist, dessen Source-Elektrode mit dem Halbleitersubstrat verbunden ist. Dadurch wird das zweite Potential ausgegeben, so daß der p-Kanal MOS-Transistor durchgeschaltet wird, wodurch ein ausreichend niedriges Substratpotential erhalten wird.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:
Fig. 1 ein schematisches Schaltbild der Gesamtstruktur einer Substratpotential-Erzeugungsschaltung nach einer ersten Ausführungsform der Erfindung;
Fig. 2 ein schematisches Schaltbild der Änderungsschaltung für den Taktsignalverlauf in der Substratpotential- Erzeugungsschaltung nach Fig. 1;
Fig. 3 ein Signaldiagramm des Betriebs der Substratpotential- Erzeugungsschaltung von Fig. 1;
Fig. 4 ein schematisches Schaltbild der Gesamtstruktur einer Substratpotential-Erzeugungsschaltung nach einer zweiten Ausführungsform der Erfindung;
Fig. 5 ein Signaldiagramm des Betriebs der Substratpotential- Erzeugungsschaltung von Fig. 4;
Fig. 6 ein schematisches Schaltbild der Gesamtstruktur einer Substratpotential-Erzeugungsschaltung nach einer dritten Ausführungsform der Erfindung;
Fig. 7 ein schematisches Schaltbild der Änderungsschaltung für den Taktsignalverlauf in der Substratpotential- Erzeugungsschaltung nach Fig. 6;
Fig. 8 ein Signaldiagramm des Betriebs der Substratpotential- Erzeugungsschaltung von Fig. 6;
Fig. 9 ein Blockschaltbild der Gesamtstruktur eines DRAM nach einer vierten Ausführungsform der Erfindung;
Fig. 10 ein schematisches Schaltbild der Gesamtstruktur einer Substratpotential-Erzeugungsschaltung;
Fig. 11 einen Teilquerschnitt durch das Halbleitersubstrat, auf dem die Substratpotential-Erzeugungsschaltung von Fig. 10 gebildet ist; und
Fig. 12 ein Signaldiagramm des Betriebs der Substratpotential- Erzeugungsschaltung von Fig. 10.
[Erste Ausführungsform]
Fig. 1 zeigt ein schematisches Schaltbild der Gesamtstruktur einer Substratpotential-Erzeugungsschaltung nach einer ersten Ausführungsform der Erfindung.
Wie in Fig. 1 dargestellt ist, weist die Substratpotential- Erzeugungsschaltung eine Taktsignal-Erzeugungsschaltung 130, eine erste Ladungspumpschaltung 143 und eine zweite Ladungspumpschaltung 140 auf.
Die Taktsignal-Erzeugungsschaltung 130 weist eine Oszillatorschaltung 131, die von einem Ringoszillator gebildet wird und ein erstes Taktsignal ϕ1 ausgibt, sowie eine Änderungsschaltung 132 für den Taktsignalverlauf, die das erste Taktsignal ϕ1 empfängt, um ein zweites Taktsignal ϕ2, ein drittes Taktsignal ϕ3 und ein viertes Taktsignal ϕ4 auszugeben, auf. Die Taktsignal-Erzeugungsschaltung 130 ist mit einem Spannungsversorgungsknoten 110, dem ein Versorgungspotential Vcc zugeführt wird, und einem Massepotentialknoten 120 auf dem Massepotential verbunden. Die Taktsignal-Erzeugungsschaltung 130 gibt damit die vier Taktsignale ϕ1, ϕ2, ϕ3 und ϕ4 aus.
Die Oszillatorschaltung 131 weist eine ungerade Anzahl von Invertern 131a auf, die in Reihe geschaltet sind, wobei der Ausgangsanschluß des letzten Inverters 131a mit dem Eingangsanschluß des ersten Inverters 131a verbunden ist.
Die Änderungsschaltung 132 für den Taktsignalverlauf weist, wie in Fig. 2 dargestellt ist, einen Inverter 132a, eine Verzögerungsschaltung 132b, ein NAND-Gatter 132c, einen Inverter 132d, einen Inverter 132e, ein NAND-Gatter 132f und einen Inverter 132g auf.
Der Inverter 132a empfängt das erste Taktsignal ϕ1 von der Oszillatorschaltung 131, um das zweite Taktsignal ϕ2 auszugeben, das das invertierte Signal des Signals ϕ1 darstellt. Die Verzögerungsschaltung 132b mit einer geraden Anzahl von in Reihe geschalteten Invertern empfängt das zweite Taktsignal ϕ2 vom Inverter 132a, um es zu verzögern und das verzögerte Signale Dϕ2 auszugeben. Die NAND-Schaltung 132c empfängt das verzögerte Signale Dϕ2 von der Verzögerungsschaltung 132b und das zweite Taktsignal ϕ2 vom Inverter 132a. Der Inverter 132d empfängt das Ausgangssignal vom NAND-Gatter 132c, um das dritte Taktsignal ϕ3 auszugeben. Der Inverter 132e empfängt das dritte Taktsignal ϕ3 vom Inverter 132d, um ein invertiertes Signal davon auszugeben. Das NAND-Gatter 132f empfängt das Ausgangssignal vom Inverter 132e und das zweite Taktsignal ϕ2 vom Inverter 132a. Der Inverter 132g empfängt das Ausgangssignal vom NAND-Gatter 132f, um das vierte Taktsignal ϕ4 auszugeben.
Die zweite Ladungspumpschaltung 140 weist eine erste Subladungspumpschaltung 141 und eine zweite Subladungspumpschaltung 142 auf.
Die erste Subladungspumpschaltung 141 weist einen Inverter 141a, einen Kondensator 141c, einen Kondensator 141e, einen p-Kanal MOS-Transistor 141f, einen p-Kanal MOS-Transistor 141g und einen p-Kanal MOS-Transistor 141h auf.
Der Inverter 141a empfängt das vierte Taktsignal ϕ4 von der Taktsignal-Erzeugungsschaltung 130. Die erste Elektrode des Kondensators 141c empfängt das Ausgangssignal vom Inverter 141a und die zweite Elektrode ist mit einem dritten Knoten 141b verbunden. Die erste Elektrode des Kondensators 141e empfängt das vierte Taktsignal ϕ4 und die zweite Elektrode ist mit einem vierten Knoten 141d verbunden. Der p-Kanal MOS-Transistor 141f ist zwischen den vierten Knoten 141d und den Massepotentialknoten 120 geschaltet, seine Gate-Elektrode ist mit dem Massepotentialknoten 120 verbunden. Der p-Kanal MOS- Transistor 141g ist zwischen den dritten Knoten 141b und den Massepotentialknoten 120 geschaltet, seine Gate-Elektrode ist mit dem vierten Knoten 141d verbunden. Der p-Kanal MOS- Transistor 141h ist zwischen den dritten Knoten 141b und einen zweiten Ausgabeknoten 160 geschaltet, seine Gate-Elektrode ist mit dem dritten Knoten 141b verbunden.
Die erste Subladungspumpschaltung 141 empfängt somit das vierte Taktsignal ϕ4 von der Taktsignal-Erzeugungsschaltung 130 und vermindert das Potential N2 des zweiten Knotens 160, wodurch ein bestimmtes Potential (drittes Potential) ausgegeben wird.
Die zweite Subladungspumpschaltung 142 weist einen Inverter 142a, einen Kondensator 142b, einen Kondensator 142d, einen p- Kanal MOS-Transistor 142e und einen p-Kanal MOS-Transistor 142f auf.
Der Inverter 142a empfängt das dritte Taktsignal ϕ3 von der Taktsignal-Erzeugungsschaltung 130. Die erste Elektrode des Kondensators 142b empfängt das Ausgangssignal vom Inverter 142a und die zweite Elektrode ist mit dem zweiten Knoten 160 verbunden. Die erste Elektrode des Kondensators 142d empfängt das zweite Taktsignal ϕ2 von der Taktsignal-Erzeugungsschaltung 130, und die zweite Elektrode ist mit einem fünften Knoten 142c verbunden. Der p-Kanal MOS-Transistor 142e ist zwischen den fünften Knoten 142c und den Massepotentialknoten 120 geschaltet, seine Gate-Elektrode ist mit dem Massepotentialknoten 120 verbunden. Der p-Kanal MOS-Transistor 142f ist zwischen den zweiten Knoten 160 und den Massepotentialknoten 120 geschaltet, seine Gate-Elektrode ist mit dem fünften Knoten 142c verbunden.
Die zweite Subladungspumpschaltung 142 empfängt somit das zweite und dritte Taktsignal ϕ2 und ϕ3 von der Taktsignal- Erzeugungsschaltung 130 und vermindert das Potential N2 des zweiten Knotens 160 auf einen Pegel, der niedriger als das von der ersten Subladungspumpschaltung ausgegebene Potential (dritte Potential) ist, wodurch ein bestimmtes Potential (zweites Potential) ausgegeben wird.
Die erste Ladungspumpschaltung 143 weist einen Inverter 143a, einen Kondensator 143b, einen Inverter 143c, einen Kondensator 143e, einen p-Kanal MOS-Transistor 143f und p-Kanal MOS- Transistoren 143g und 143h auf.
Der Inverter 143a empfängt das dritte Taktsignal ϕ3 von der Taktsignal-Erzeugungsschaltung 130. Die erste Elektrode des Kondensators 143b empfängt das Ausgangssignal vom Inverter 143a und die zweite Elektrode ist mit einem ersten Knoten 143j verbunden. Der Inverter 143c empfängt das erste Taktsignal ϕ1 von der Taktsignal-Erzeugungsschaltung 130. Die erste Elektrode des Kondensators 143e empfängt das Ausgangssignal vom Inverter 143c und die zweite Elektrode ist mit einem sechsten Knoten 143d verbunden.
Der p-Kanal MOS-Transistor 143f ist zwischen den sechsten Knoten 143d und den Massepotentialknoten 120 geschaltet, seine Gate- Elektrode ist mit dem Massepotentialknoten 120 verbunden. Der p- Kanal MOS-Transistor 143g ist zwischen den ersten Knoten 143j und den Massepotentialknoten 120 geschaltet, seine Gate- Elektrode ist mit dem sechsten Knoten 143d verbunden. Der p- Kanal MOS-Transistor 143h ist zwischen den ersten Knoten 143j und das Halbleitersubstrat geschaltet, seine Gate-Elektrode ist mit dem zweiten Knoten 160 verbunden.
Die erste Ladungspumpschaltung 143 empfängt somit das erste und dritte Taktsignal ϕ1 und ϕ3 von der Taktsignal- Erzeugungsschaltung 130, um das Potential N1 des ersten Knotens 143j zu vermindern.
Unter Bezugnahme auf das Signaldiagramm von Fig. 3 wird nun der Betrieb der Substratpotential-Erzeugungsschaltung im Detail beschrieben.
Wie in Fig. 3(a) gezeigt ist, gibt die in der Taktsignal- Erzeugungsschaltung 130 gebildete Oszillatorschaltung 131 zuerst das erste Taktsignal ϕ1 aus. Der Inverter 132a in der Änderungsschaltung 132 empfängt das erste Taktsignal ϕ1, um ein zweites Taktsignal ϕ2 auszugeben, das das invertierte Signal des Signals ϕ1 ist, wie in Fig. 3(b) dargestellt wird. Die Verzögerungsschaltung 132b empfängt das zweite Taktsignal ϕ2, um es zu verzögern und das verzögerte Signal Dϕ2 auszugeben, wie in Fig. 3(c) dargestellt ist. Das NAND-Gatter 132c empfängt das zweite Taktsignal ϕ2 sowie das verzögerte Signal Dϕ2 und gibt ein Signal mit L-Pegel nur dann aus, wenn beide Signale den H- Pegel aufweisen. Wie in Fig. 3(d) gezeigt ist, invertiert der Inverter 132d das Ausgangssignal vom NAND-Gatter 132c, um das dritte Taktsignal ϕ3 abzugeben.
Der Inverter 132e gibt das invertierte Signal des dritten Taktsignals ϕ3 aus. Das NAND-Gatter 132f empfängt das invertierte Signal vom Inverter 132e und das zweite Taktsignal ϕ2 und gibt ein Signal mit L-Pegel nur dann aus, wenn beide Signale den H-Pegel aufweisen. Wie in Fig. 3(e) gezeigt ist, invertiert der Inverter 132g das Ausgangssignal vom NAND-Gatter 132f, um das vierte Taktsignal ϕ4 abzugeben.
Zum Zeitpunkt t10, wenn das erste Taktsignal ϕ1 vom H-Pegel auf den L-Pegel abfällt, wird angenommen, daß das Substratpotential VBB gleich dem Massepotential ist, wie in Fig. 3(m) dargestellt ist.
Wenn das erste Taktsignal ϕ1 zum Zeitpunkt t10 vom H-Pegel auf den L-Pegel abfällt, wie in Fig. 3(a) gezeigt ist, steigt das zweite Taktsignal ϕ2 vom L-Pegel auf den H-Pegel an, wie in Fig. 3(b) dargestellt ist. Das dritte Taktsignal ϕ3 wird auf einem L- Pegel gehalten, wie in Fig. 3(d) gezeigt ist, und das vierte Taktsignal ϕ4 steigt vom L-Pegel auf den H-Pegel an, wie in Fig. 3(e) dargestellt ist.
Wenn das erste Taktsignal ϕ1, das zum Zeitpunkt t10 vom H-Pegel auf den L-Pegel abfällt, an den Inverter 143c angelegt wird, wird vom Inverter das invertierte Signal dem Kondensator 143e zugeführt. Entsprechend steigt das Potential N6 des sechsten Knoten 143d durch kapazitive Kopplung des Kondensators 143e an, wie in Fig. 3(k) dargestellt ist. Wenn das Potential N6 den Absolutwert Vth1 der Schwellenspannung des p-Kanal MOS- Transistors 143f übersteigt, der zwischen den sechsten Knoten 143d, und den Massepotentialknoten 120 geschaltet ist, wird der p-Kanal MOS-Transistors 143f leitend. Das erlaubt eine leitende Verbindung zwischen dem sechsten Knoten 143d und den Massepotentialknoten 120, wodurch-das Potential N6 des sechsten Knotens 143d gleich dem Absolutwert Vth1 der Schwellenspannung des p-Kanal MOS-Transistors 143f ist, so daß der p-Kanal MOS- Transistor 143g, dessen Gate das Potential N6 empfängt, gesperrt wird.
Das vom L-Pegel auf den H-Pegel ansteigende zweite Taktsignal ϕ2 wird zum Zeitpunkt t10 dem Kondensator 142d in der zweiten Subladungspumpschaltung 142 zugeführt. Wie in Fig. 3(j) gezeigt ist, steigt das Potential N5 des fünften Knotens 142c durch kapazitive Kopplung des Kondensator 142d an.
Wenn das Potential N5 den Absolutwert Vth2 der Schwellenspannung des p-Kanal MOS-Transistors 142e übersteigt, der zwischen den fünften Knoten 142c und den Massepotentialknoten 120 geschaltet ist, wird der p-Kanal MOS-Transistors 142e leitend. Das erlaubt eine leitende Verbindung zwischen dem fünften Knoten 142c und den Massepotentialknoten 120, wodurch das Potential N5 des fünften Knotens 142c gleich dem Absolutwert Vth2 der Schwellenspannung des p-Kanal MOS-Transistors 142e ist, so daß der p-Kanal MOS-Transistor 142f, dessen Gate das Potential N5 empfängt, gesperrt wird.
Zum Zeitpunkt t10 wird das vom L-Pegel auf den H-Pegel ansteigende vierte Taktsignal ϕ4 dem Kondensator 141e in der ersten Gate-Potential-Erzeugungsschaltung 141 zugeführt. Wie in Fig. 3(i) gezeigt ist, steigt das Potential N4 des vierten Knotens 141d durch kapazitive Kopplung des Kondensator 141e an. Wenn das Potential N4 den Absolutwert Vth3 der Schwellenspannung des p-Kanal MOS-Transistors 141f übersteigt, der zwischen den vierten Knoten 141d und den Massepotentialknoten 120 geschaltet ist, wird der p-Kanal MOS-Transistors 141f leitend. Das erlaubt eine leitende Verbindung zwischen dem vierten Knoten 141d und dem Massepotentialknoten 120, wodurch das Potential N4 des vierten Knotens 141d gleich dem Absolutwert Vth3 der Schwellenspannung des p-Kanal MOS-Transistors 141f ist, so daß der p-Kanal MOS-Transistor 141g, dessen Gate das Potential N4 empfängt, gesperrt wird.
Das vierte Taktsignal ϕ4 wird dem Inverter 141a zugeführt, um das invertierte Signal an den Kondensator 141c anzulegen. Das Potential N3 des dritten Knotens 141b fällt durch kapazitive Kopplung des Kondensators 141c auf -k1Vcc ab, wie in Fig. 3(h) dargestellt ist, wodurch der p-Kanal MOS-Transistor 141h leitend wird. Das erlaubt eine leitende Verbindung zwischen dem zweiten Knoten 160 und dem dritten Knoten 141b, wodurch das Potential N2 des zweiten Knotens 160 abfällt, wie in Fig. 3(g) gezeigt ist. Wenn das Potential N2 ein Potential erreicht, das um den Absolutwert Vth4 der Schwellenspannung des p-Kanal MOS- Transistors 141h höher als das Potential -k1Vcc des dritten Knotens 141b, d. h. gleich dem Potential -k1Vcc+Vth4 (dem dritten Potential) ist, so wird der p-Kanal MOS-Transistor 141h gesperrt. Weil der Absolutwert Vth5 der Schwellenspannung des p- Kanal MOS-Transistors 143h, dessen Gate das Potential N2 des zweiten Knotens 160 empfängt, größer als der Absolutwert |-k1Vcc+Vth4| des dritten Potentials ist, befindet sich der p-Kanal MOS-Transistor 143h im gesperrten Zustand.
Anschließend steigt zum Zeitpunkt t11 das dritte Taktsignal ϕ3 von der Taktsignal-Erzeugungsschaltung 130 vom L-Pegel auf den H-Pegel an, wie in Fig. 3(d) dargestellt ist, und das vierte Taktsignal ϕ4 fällt vom H-Pegel auf den L-Pegel ab, wie in Fig. 3(d) gezeigt ist. Das invertierte Signal des dritten Taktsignals ϕ3 wird vom Inverter 143a an den Kondensator 143e angelegt. Daher fällt das Potential N1 der ersten Knotens 143j durch kapazitive Kopplung des Kondensators 143b auf -k2Vcc (erstes Potential) ab, wie in Fig. 3(d) dargestellt ist.
Das invertierte Signal des dritten Taktsignals ϕ3 wird vom Inverter 142a in der zweiten Subladungspumpschaltung 142 an den Kondensator 142b angelegt. Das Potential N2 des zweiten Knotens 160 fällt durch kapazitive Kopplung des Kondensators 142b von -k1Vcc+Vth4 (dem dritten Potential) auf Vcc+Vth4 (dem zweiten Potential) ab, wie in Fig. 3(g) gezeigt ist. Weil das Potential N2 unter das Potential (-k2Vcc-Vth5) absinkt, das durch Subtrahieren des Absolutwerts Vth5 der Schwellenspannung des p- Kanal MOS-Transistors 143h vom ersten Potential -k2Vcc erhalten wird, wird der p-Kanal MOS-Transistors 143h leitend. Genauer gesagt wird der Absolutwert Vth5 der Schwellenspannung des p- Kanal MOS-Transistors 143h so eingestellt, daß er die folgende Bedingung erfüllt.
Vth5 < (k1-k2+k3) Vcc-Vth4.
Das erlaubt eine leitende Verbindung zwischen dem Halbleitersubstrat und dem ersten Knoten 143j, wodurch Ladungen vom Halbleitersubstrat zum ersten Knoten 143j fließen. Das Substratpotential VBB des Halbleitersubstrats fällt wegen der hohen Kapazität des Substrats geringfügig ab, wie in Fig. 3(m) dargestellt ist, während das Potential N1 des ersten Knotens 143j aufgrund der kleinen Kapazität des Knotens im Vergleich zum Abfall von VBB erheblich ansteigt, wie in Fig. 3(f) gezeigt ist. Folglich nehmen das Substratpotential VBB und das Potential N1 des ersten Knotens 143j einen identischen Wert an.
Wenn zum Zeitpunkt t11 das vierte Taktsignal ϕ4, das vom H-Pegel auf den L-Pegel abfällt, dem Kondensator 141e in der ersten Subladungspumpschaltung 141 zugeführt wird, fällt das Potential N4 des vierten Knotens 141d durch kapazitive Kopplung des Kondensators 141e auf (-k4Vcc+Vth3) ab, wie in Fig. 3(d) gezeigt ist. Damit wird der p-Kanal MOS-Transistor 141f gesperrt und der p-Kanal MOS-Transistor 141g, dessen Gate das Potential N4 empfängt, wird leitend. Das erlaubt eine leitende Verbindung zwischen dem Massepotentialknoten 120 und dem dritten Knoten 141b, wodurch das Potential N3 des dritten Knotens 141b das Massepotential annimmt, wie in Fig. 3(h) dargestellt ist.
Wenn anschließend zum Zeitpunkt t12 das erste Taktsignal ϕ1 von der Taktsignal-Erzeugungsschaltung 130 vom L-Pegel auf den H- Pegel ansteigt, wie in Fig. 3(a) dargestellt ist, fällt das zweite Taktsignal ϕ2 vom H-Pegel auf den L-Pegel ab, wie in Fig. 3(b) gezeigt ist, das dritte Taktsignal ϕ3 fällt vom H-Pegel auf den L-Pegel ab, wie in Fig. 3(d) dargestellt ist, und das vierte Taktsignal ϕ4 wird auf dem L-Pegel gehalten, wie in Fig. 3(b) gezeigt ist.
Zum Zeitpunkt t12 wird das vom H-Pegel auf den L-Pegel abfallende zweite Taktsignal ϕ3 an den Kondensator 142d in der zweiten Subladungspumpschaltung 142 angelegt, und das Potential N5 des fünften Knotens 142c fällt durch kapazitive Kopplung des Kondensators 142d von Vth2 auf (-k5Vcc+Vth2 ab, wie in Fig. 3(j) gezeigt ist. Damit wird der p-Kanal MOS-Transistor 142e gesperrt, und der p-Kanal MOS-Transistor 142f, dessen Gate das Potential N5 empfängt, wird leitend. Das erlaubt eine leitende Verbindung zwischen dem Massepotentialknoten 120 und dem zweiten Knoten 160, wodurch das Potential N2 des zweiten Knotens 160 das Massepotential annimmt, wie in Fig. 3(g) dargestellt ist. Der p- Kanal MOS-Transistor 143h, dessen Gate das Potential N2 empfängt, wird gesperrt.
Wenn zum Zeitpunkt t12 das erste vom L-Pegel auf den H-Pegel ansteigende Taktsignal ϕ1 an den Inverter 143c in der ersten Ladungspumpschaltung 143 angelegt wird, wird das invertieret Signal dem Kondensator 143e zugeführt. Das Potential N6 des sechsten Knotens 143d fällt durch kapazitive Kopplung des Kondensators 143e von Vth1 auf (-k6Vcc+Vth1) ab, wie in Fig. 3(k) gezeigt ist. Somit sperrt der p-Kanal MOS-Transistor 143f, und der p-Kanal MOS-Transistor 143g, dessen Gate das Potential N6 empfängt, wird leitend. Das erlaubt eine leitende Verbindung zwischen dem Massepotentialknoten 120 und dem ersten Knoten 143j wodurch das Potential N1 des ersten Knotens 143j das Massepotential annimmt, wie in Fig. 3(f) dargestellt ist.
Zum Zeitpunkt t13 fällt das erste Taktsignal ϕ1 von der Taktsignal-Erzeugungsschaltung 130 erneut vom H-Pegel auf den L- Pegel ab. Nach dem Zeitpunkt t13 wird der oben beschriebene Vorgang zwischen den Zeitpunkten t10 und t13 wiederholt. Wie in Fig. 3(m) dargestellt ist, fällt folglich das Substratpotential VBB allmählich ab und erreicht schließlich zum Zeitpunkt t14 den Pegel -k2Vcc.
Wie aus der oben angeführten detaillierten Beschreibung ersichtlich ist, wird in der Substratpotential- Erzeugungsschaltung nach der ersten Ausführungsform das Potential N2 der Gate-Elektrode des p-Kanal MOS-Transistors 143h, der zwischen das Halbleitersubstrat und den ersten Knoten 143j geschaltet ist, zum Zeitpunkt, wenn das Potential N1 des ersten Knotens 143j gesenkt wird, um den Absolutwert Vth5 der Schwellenspannung des p-Kanal MOS-Transistors 143h niedriger als das Potential -k2Vcc gemacht. Dadurch kann das Substratpotential VBB auf -k2Vcc gesenkt werden.
Darüber hinaus wird eine Potentialdifferenz {(1+k1+k3)Vcc-Vth4)} an den pn-Übergang zwischen der Source-Elektrode des p- Kanal MOS-Transistors 141h, der mit dem zweiten Knoten 160 verbunden ist, und der N-Wanne angelegt. Eine Potentialdifferenz (1+k2)Vcc wird an den pn-Übergang zwischen der Source-Elektrode des p-Kanal MOS-Transistors 143h, der mit dem Halbleitersubstrat verbunden ist, und der N-Wanne angelegt. Genauer gesagt wird eine Potentialdifferenz angelegt, die größer ist als die Potentialdifferenz, die bei der in Fig. 10 dargestellten Substratpotential-Erzeugungsschaltung an den pn-Übergang zwischen der Source-Elektrode des p-Kanal MOS-Transistors 47, der mit dem Halbleitersubstrat verbunden ist, und der N-Wanne angelegt wird.
In der Substratpotential-Erzeugungsschaltung nach der ersten Ausführungsform kann daher das Substratpotential VBB um den Absolutwert Vth5 der Schwellenspannung des p-Kanal MOS- Transistors 143h niedriger als das gemacht werden, das mit der bekannten Schaltung erreicht wird. Selbst wenn der Substratpotential-Erzeugungsschaltung nach der ersten Ausführungsform ein niedrigeres Versorgungspotential Vcc zugeführt wird, kann man entsprechend dasselbe Substratpotential VBB wie das Substratpotential im Fall der bekannten Substratpotential-Erzeugungsschaltung erreichen, und die an den pn-Übergang angelegte Potentialdifferenz kann vermindert werden.
Es wird z. B. ein Fall betrachtet, in dem ein Substratpotential VBB von ungefähr -3 V erzielt werden soll, wobei die Kopplungskonstante k ungefähr gleich 1 und die Schwellenspannung des MOS-Transistors bei einer Gate-Breite von 0,5 um gleich 1,7 V ist. Weil das Substratpotential VBB entsprechend dem in Fig. 10 gezeigten Fall auf (-kVcc+Vth2) fällt, ermöglicht ein Versorgungspotential Vcc von 5 V ein Substratpotential VBB von -3,3 V. Entsprechend der ersten Ausführungsform erlaubt ein Versorgungspotential Vcc von 3,3 V andererseits ein Substratpotential VBB von -3,3 V.
Entsprechend wird im bekannten Fall die Potentialdifferenz {(1+k)Vcc-Vth2}, die dem pn-Übergang zugeführt wird, gleich 8,3 V {=(1+1)*5-1,7}, wohingegen nach der ersten Ausführungsform die Potentialdifferenz {(1+k1+k3)Vcc-Vth4} gleich 8,2 V {=(1+1+1)*3,3-1,7} und die andere Potentialdifferenz (1+k2)Vcc gleich 6,6 V {=(1+1)*3,3} sind. Die an den pn-Übergang angelegte Potentialdifferenz kann damit im Vergleich zum bekannten Fall vermindert werden.
Wenn ein Substratpotential VBB von -1,5 V erforderlich ist, ermöglicht das Versorgungspotential Vcc von 3,3 V im bekannten Fall ein Substratpotential VBB von -1,6 V, wohingegen das Versorgungspotential Vcc von 3,3 V im Fall der ersten Ausführungsform ein Substratpotential VBB von -3,3 V erlaubt. Weil die bekannte Schaltung nahezu an ihrer Grenze arbeitet, dauert es entsprechend eine lange Zeit, bis das Substratposensial VBB von -1,5 V erreicht ist. Weil andererseits die Subtratpotential-Erzeugungsschaltung nach der ersten Ausführungsform eine ausreichend Stärke aufweist, um das Substratposensial VBB (-1,5 V) zu erreichen, kann das Substratpotential VBB von -1,5 V schnell durch Unterbrechen des Schaltungsbetriebs mit einem Detektor oder einem anderen Mittel erreicht werden.
Wenn man annimmt, daß die Kopplungsstärke k allgemein ungefähr gleich 1 ist, wird das Potential N1 der Drain-Elektrode des p- Kanal MOS-Transistors 143h auf -Vcc vermindert. In diesem Zustand ist das Potential N2 von -Vcc-Vth5 für die Gate- Elektrode erforderlich, um den p-Kanal MOS-Transistor 143h durchzuschalten. Üblicherweise kann ein Potential, das niedriger als das Potential der umgekehrten Polarität -Vcc der Versorgungsspannung Vcc nicht durch eine einzelne Ladungspumpschaltung erzielt werden.
Aus den oben beschriebenen Gründen weist nach der ersten Ausführungsform die zweite Ladungspumpschaltung zwei Ladungspumpschaltungen 141 und 142 auf. Diese Struktur ermöglicht in zwei Stufen ein Potential N2 für die der Gate- Elektrode des p-Kanal MOS-Transistors 143h von nicht mehr als -Vcc-Vth5. Genauer gesagt kann die Erfindung nach der ersten Ausführungsform durch das einfache Zuführen einer einzigen Versorgungsspannung implementiert werden.
[Zweite Ausführungsform]
In der Substratpotential-Erzeugungsschaltung nach der ersten Ausführungsform ist das Potential N1 des ersten Knotens 143j gleich dem Massepotential, und das Potential N2 des zweiten Knotens 160 liegt zwischen den Zeitpunkten t10 und t11 auf (-k1Vcc+Vth4). Wenn der Absolutwert Vth5 der Schwellenspannung des p-Kanal MOS-Transistors 143h im Schaltelement 170 auf einen kleinen Wert eingestellt ist, befindet sich der p-Kanal MOS- Transistor 143h im leitenden Zustand, so daß Ladungen des ersten Knotens 143j zurück zum Halbleitersubstrat fließen, wodurch die Effizienz zum Abziehen von Ladungen sinkt. Daher ist es notwendig, den Absolutwert Vth5 der Schwellenspannung so auf einen hohen Wert einzustellen, daß der p-Kanal MOS-Transistor 143h nicht durchschaltet, wenn das Potential N2 gleich (-k1Vcc+Vth4) ist.
Fig. 4 zeigt ein schematisches Schaltbild der Gesamtstruktur einer Substratpotential-Erzeugungsschaltung nach einer zweiten Ausführungsform der vorliegenden Erfindung. Wie in Fig. 4 dargestellt ist, weist die Substratpotential-Erzeugungsschaltung eine Taktsignal-Erzeugungsschaltung 130, eine erste Ladungspumpschaltung 243 und eine zweite Ladungspumpschaltung 140 auf.
Die zweite Ladungspumpschaltung 140 weist wie bei der ersten Ausführungsform eine erste Subladungspumpschaltung 141 und eine zweite Subladungspumpschaltung 142 auf. Die erste Subladungspumpschaltung 141 empfängt ein erstes Taktsignal ϕ1 und ein zweites Taktsignal ϕ2 von der Taktsignal- Erzeugungsschaltung 130, um das Potential N1 des ersten Knotens 143j zu senken. In Fig. 4 betreffen die mit denselben Bezugszeichen versehenen Teile wie in Fig. 1 dieselben oder entsprechende Abschnitte. Der Unterschied zwischen der zweiten und ersten Ausführungsform liegt darin, daß das zweite Taktsignal ϕ2 anstelle des dritten Taktsignals ϕ3 dem Inverter 143a in der ersten Ladungspumpschaltung 243 zugeführt wird.
Unter Bezugnahme auf das Signaldiagramm in Fig. 5 wird nun der Betrieb der Substratpotential-Erzeugungsschaltung nach der zweiten Ausführungsform beschrieben.
Wie bei der ersten Ausführungsform werden von der Taktsignal- Erzeugungsschaltung 130 erste bis vierte Taktsignale ϕ1-ϕ4 ausgegeben, wie in den Fig. 5(a), 5(b), 5(d) und 5(e) dargestellt ist.
Der Unterschied des Betriebs der zweiten Ausführungsform gegenüber der ersten Ausführungsform besteht darin, daß das zum Zeitpunkt t10 vom L-Pegel auf den H-Pegel ansteigende zweite Taktsignal ϕ2 dem Inverter 143a in der ersten Ladungspumpschaltung 243 zugeführt wird, und das dazu invertierte Signal an den Kondensator 143b angelegt wird. Das vermindert das Potential N1 des ersten Knotens 143j durch kapazitive Kopplung des Kondensators 143b auf -k1Vcc (das erste Potential), wie in Fig. 5(f) gezeigt ist. Weil das Potential N2 des zweiten Knotens auf -k1Vcc+Vth4 (drittes Potential) abfällt, schaltet der p-Kanal MOS-Transistor 143h, dessen Gate das Potential N2 empfängt, durch. Das ermöglicht eine leitende Verbindung zwischen dem Halbleitersubstrat und dem ersten Knoten 143j, wodurch Ladungen vom Halbleitersubstrat zum ersten Knoten 143j fließen. Das Substratpotential VBB des Halbleitersubstrats fällt wegen der großen Substratkapazität geringfügig ab, wie in Fig. 5(m) dargestellt ist. Das Potential des ersten Knotens 143j steigt aufgrund der geringen Kapazität des Knotens erheblich an, wie in Fig. 5(f) gezeigt ist. Folglich erreichen das Substratpotential VBB und das Potential N1 des ersten Knotens 143j einen identischen Pegel.
Wenn anschließend das zum Zeitpunkt t11 vom L-Pegel auf den H- Pegel ansteigende dritte Taktsignal ϕ3 dem Inverter 142a in der zweiten Ladungspumpschaltung 142 zugeführt wird, wird das dazu invertierte Signal an den Kondensator 142b angelegt. Das vermindert das Potential N2 des zweiten Knotens 160 durch kapazitive Kopplung des Kondensators 142b von -k1Vcc+Vth4 (drittes Potential) auf -(k1+k3)Vcc+Vth4 (zweites Potential), wie in Fig. 5(g) gezeigt ist.
In der Substratpotential-Erzeugungsschaltung nach der zweiten Ausführungsform wird der Rückfluß von Ladungen vom Halbleitersubstrat zum ersten Knoten 143j verhindert, wodurch das Substratpotential VBB durch ein effektives Abziehen der Ladungen aus dem Halbleitersubstrat schnell auf -k1Vcc reduziert werden kann.
Wie oben beschrieben worden ist, kann entsprechend der zweiten Ausführungsform ein Substratpotential VBB mit einem niedrigeren Pegel als bei der ersten Ausführungsform erzielt werden. Das ermöglicht eine breitere Wahl des Substratpotentials VBB. Solange das geforderte Substratpotential nicht an die Grenze der Möglichkeiten der Substratpotential-Erzeugungsschaltung geht, kann das Substratpotential VBB außerdem schnell das geforderte Potential erreichen. Auch im Fall eines niedrigen Versorgungspotentials kann trotzdem ein Substratpotential VBB mit demselben Pegel wie bei einer bekannten Substratpotential- Erzeugungsschaltung erreicht werden. Darüber hinaus kann die vorliegende Erfindung wie bei der ersten Ausführungsform durch das einfache Zuführen einer einzigen Versorgungsspannung implementiert werden.
[Dritte Ausführungsform]
Fig. 6 zeigt ein schematisches Schaltbild der Gesamtstruktur einer Substratpotential-Erzeugungsschaltung nach einer dritten Ausführungsform der vorliegenden Erfindung.
Wie in Fig. 4 dargestellt ist, weist die Substratpotential- Erzeugungsschaltung eine Taktsignal-Erzeugungsschaltung 230, eine erste Ladungspumpschaltung 240 und eine zweite Ladungspumpschaltung 260 auf. Die Schaltungen 130, 240 und 260 sind mit einem Spannungsversorgungsknoten 210, dem ein Versorgungspotential Vcc zugeführt wird, und einem Massepotentialknoten 220 auf dem Massepotential verbunden.
Die Taktsignal-Erzeugungsschaltung 230 weist eine Oszillatorschaltung 231 sowie eine Änderungsschaltung 232 für den Taktsignalverlauf auf. Die Oszillatorschaltung 231, die einen Ringoszillator mit einer ungeraden Anzahl von Invertern 231a, die in Reihe geschaltet sind, darstellt, gibt ein erstes Taktsignal ϕ1 ab.
Wie in Fig. 7 gezeigt ist, weist die Änderungsschaltung 232 für den Taktsignalverlauf eine Verzögerungsschaltung 232a, ein NAND- Gatter 232b, ein NAND-Gatter 232c und einen Inverter 232d auf. Die Verzögerungsschaltung 232a mit einer geraden Anzahl von in Reihe geschalteten Invertern empfängt das erste Taktsignal ϕ1 von der Oszillatorschaltung 231, um es zu verzögern und das verzögerte Signale Dϕ1 auszugeben. Das NAND-Gatter 232b empfängt das verzögerte Signale Dϕ1 sowie das erste Taktsignal ϕ1 und gibt ein zweites Taktsignal ϕ2 mit L-Pegel nur dann aus, wenn die beiden Signale auf dem H-Pegel liegen. Das NAND-Gatter 232c empfängt das zweite Taktsignal ϕ2 vom NAND-Gatter 232b und das erste Taktsignal ϕ1 Der Inverter 232d empfängt das Ausgangssignal vom NAND-Gatter 232c, um ein drittes Taktsignal ϕ3 auszugeben, das durch Inversion des empfangenen Signals gebildet wird. Die Änderungsschaltung 232 für den Taktsignalverlauf empfängt damit das erste Taktsignal ϕ1 von der Oszillatorschaltung 231, um das zweite Taktsignal ϕ2 und das dritte Taktsignal ϕ3 auszugeben.
Die erste Ladungspumpschaltung 240 weist einen Kondensator 240a, einen Kondensator 240c, einen p-Kanal MOS-Transistor 240d, einen p-Kanal MOS-Transistor 240e und einen p-Kanal MOS-Transistor 240f auf.
Die erste Elektrode des Kondensators 240a empfängt ein sechstes Taktsignal ϕ6 und die zweite Elektrode ist mit einem ersten Knoten 240g verbunden. Die erste Elektrode des Kondensators 240c empfängt das erste Taktsignal ϕ1 und die zweite Elektrode ist mit einem siebten Knoten 240b verbunden. Der p-Kanal MOS- Transistor 240d ist zwischen den siebten Knoten 240n und den Massepotentialknoten 220 geschaltet, seine Gate-Elektrode ist mit dem Massepotentialknoten 220 verbunden. Der p-Kanal MOS- Transistor 240e ist zwischen den ersten Knoten 240g und den Massepotentialknoten 220 geschaltet, seine Gate-Elektrode ist mit dem siebten Knoten 240b verbunden.
Der p-Kanal MOS-Transistor 240f ist zwischen den ersten Knoten 240g und das Halbleitersubstrat geschaltet, seine Gate-Elektrode ist mit dem ersten Knoten 240g verbunden.
Die erste Ladungspumpschaltung 240 empfängt somit das erste Taktsignal ϕ1 sowie das zweite Taktsignal ϕ2 von der Taktsignal- Erzeugungsschaltung 230, und senkt das Potential N1 des ersten Knotens 240g von einem vorbestimmten Potential (erstes Potential), das von der zweiten Ladungspumpschaltung, die später beschrieben wird, zugeführt wird, auf ein anderes vorbestimmtes Potential (zweites Potential) ab, wenn das zweite Taktsignal ϕ2 vom H-Pegel auf den L-Pegel abfällt.
Die zweite Ladungspumpschaltung 260 weist einen Inverter 260a, einen Kondensator 260c, einen p-Kanal MOS-Transistor 260f, einen p-Kanal MOS-Transistor 260g und einen p-Kanal MOS-Transistor 260h auf.
Der Inverter 260a empfängt ein drittes Taktsignal ϕ3, um das hierzu invertierte Signal auszugeben. Die erste Elektrode des Kondensators 260c empfängt das invertierte Signal vom Inverter 260a und die zweite Elektrode ist mit einem achten Knoten 260b verbunden. Die erste Elektrode des Kondensators 260e empfängt das dritte Taktsignal ϕ3 und die zweite Elektrode ist mit einem neunten Knoten 260d verbunden.
Der p-Kanal MOS-Transistor 260f ist zwischen den neunten Knoten 260d und den Massepotentialknoten 220 geschaltet, seine Gate- Elektrode ist mit dem Massepotentialknoten 220 verbunden. Der p- Kanal MOS-Transistor 260g ist zwischen den achten Knoten 260b und den Massepotentialknoten 220 geschaltet, seine Gate- Elektrode ist mit dem neunten Knoten 260d verbunden. Der p-Kanal MOS-Transistor 260h ist zwischen den achten Knoten 260b und den ersten Knoten 240g geschaltet, seine Gate-Elektrode ist mit dem achten Knoten 260b verbunden.
Die zweite Ladungspumpschaltung 260 empfängt somit das dritte Taktsignal ϕ3 von der Taktsignal-Erzeugungsschaltung 230 und senkt das Potential N1 des ersten Knotens 240g auf das vorbestimmte Potential (erstes Potential) ab, wenn das dritte Taktsignal ϕ3 vom L-Pegel auf den H-Pegel ansteigt.
Unter Bezugnahme auf das Signaldiagramm von Fig. 8 wird nun der Betrieb der Substratpotential-Erzeugungsschaltung nach der dritten Ausführungsform im Detail beschrieben.
Wie in Fig. 8(a) gezeigt ist, erzeugt die in der Taktsignal- Erzeugungsschaltung 230 gebildete Oszillatorschaltung 231 das erste Taktsignal ϕ1, um es der Verzögerungsschaltung 232a in der Änderungsschaltung 232 zuzuführen. Anschließend verzögert die Verzögerungsschaltung 232a das erste Taktsignal ϕ1, um das verzögerte Signal Dϕ1 auszugeben, wie in Fig. 8(b) dargestellt ist. Das NAND-Gatter 232b empfängt das verzögerte Signal Dϕ1 sowie das erste Taktsignal ϕ1 und gibt das zweite Taktsignal ϕ2 mit L-Pegel nur dann aus, wenn beide Signale den H-Pegel aufweisen, wie in Fig. 8(c) dargestellt ist. Das NAND-Gatter 232c empfängt das zweite Taktsignal ϕ2 sowie das erste Taktsignal ϕ1 und gibt ein Signal mit L-Pegel nur dann aus, wenn beide Signale den H-Pegel aufweisen. Der Inverter 232d empfängt das Ausgangssignal vom NAND-Gatter 232c, um das dritte Taktsignal ϕ3 auszugeben, das durch Invertierung des angelegten Signals erhalten wird, wie in Fig. 8(d) gezeigt ist.
Zum Zeitpunkt t20, wenn das erste Taktsignal ϕ1 vom H-Pegel auf den L-Pegel abfällt, wie in Fig. 8(a) dargestellt ist, wird angenommen, daß das Substratpotential VBB gleich dem Massepotential ist, wie in Fig. 8(i) angegeben ist.
Wenn das erste Taktsignal ϕ1 zum Zeitpunkt t20 vom H-Pegel auf den L-Pegel abfällt, wie in Fig. 8(a) gezeigt ist, steigt das zweite Taktsignal ϕ2 vom L-Pegel auf den H-Pegel an, wie in Fig. 8(c) dargestellt ist. Das dritte Taktsignal ϕ3 wird auf einem L- Pegel gehalten, wie in Fig. 8(d) gezeigt ist.
Wenn das erste Taktsignal ϕ1, das zum Zeitpunkt t20 vom H-Pegel auf den L-Pegel abfällt, an den Kondensator 240c in der ersten Ladungspumpschaltung 240 angelegt wird, fällt das Potential N7 des siebten Knotens 240b vom Absolutwert Vth6 der Schwellenspannung des p-Kanal MOS-Transistors 240d, der zwischen den siebten Knoten 240b und das Massepotential 240 geschaltet ist, auf (-k1Vcc+Vth6) ab, wie in Fig. 8(f) dargestellt ist. Damit wird der p-Kanal MOS-Transistor 240d gesperrt und der p- Kanal MOS-Transistor 240e, dessen Gate das Potential N7 des siebten Knoten 240b empfängt, wird leitend. Das erlaubt eine leitende Verbindung zwischen dem Massepotentialknoten 120 und dem ersten Ausgabeknoten 250, wodurch das Potential N1 des ersten Ausgabeknotens 250 gleich dem Massepotential wird. Das sperrt den p-Kanal MOS-Transistor 240f.
Wenn das erste Taktsignal ϕ1 zum Zeitpunkt t21 vom L-Pegel zum H-Pegel ansteigt, wie in Fig. 8(a) gezeigt ist, wird das zweite Taktsignal ϕ2 anschließend auf dem H-Pegel gehalten, wie in Fig. 8(c) dargestellt ist, während das dritte Taktsignal ϕ3 vom L- Pegel zum H-Pegel ansteigt, wie in Fig. 8(d) gezeigt ist. Wenn das erste Taktsignal ϕ1 an den Kondensator 240c in der ersten Ladungspumpschaltung 240 angelegt wird, steigt das Potential N7 des siebten Knotens 240b durch kapazitive Kopplung des Kondensators 240c an, wie in Fig. 8(f) dargestellt ist.
Wenn das Potential N7 den Absolutwert Vth6 der Schwellenspannung des p-Kanal MOS-Transistors 240d übersteigt, der zwischen den siebten Knoten 240b und den Massepotentialknoten 220 geschaltet ist, wird der p-Kanal MOS-Transistors 240d leitend. Das erlaubt eine leitende Verbindung zwischen dem siebten Knoten 240b und dem Massepotentialknoten 220, wodurch das Potential N7 des siebten Knotens 240b den Absolutwert Vth6 der Schwellenspannung des p-Kanal MOS-Transistors 240d erreicht, so daß der p-Kanal MOS-Transistor 240e, dessen Gate das Potential N7 empfängt, gesperrt wird.
Wenn das dritte Taktsignal ϕ3 an den Kondensator 260e in der ersten Ladungspumpschaltung 260 angelegt wird, steigt gleichzeitig das Potential N9 des neunten Knotens 260d durch kapazitive Kopplung des Kondensators 260e an, wie in Fig. 8(h) dargestellt ist. Wenn das Potential N9 den Absolutwert Vth7 der Schwellenspannung des p-Kanal MOS-Transistors 260f übersteigt, der zwischen den neunten Knoten 260d und den Massepotentialknoten 220 geschaltet ist, wird der p-Kanal MOS- Transistors 260f leitend. Das erlaubt eine leitende Verbindung zwischen dem neunten Knoten 260d und dem Massepotentialknoten 220, wodurch das Potential N9 des siebten Knotens 260d den Absolutwert Vth7 der Schwellenspannung des p-Kanal MOS- Transistors 260f erreicht, so daß der p-Kanal MOS-Transistor 260g, dessen Gate das Potential N9 empfängt, gesperrt wird.
Wenn das invertierte Signal des dritten Taktsignals ϕ3 vom Inverter 260a an den Kondensator 260c angelegt wird, fällt das Potential N8 des achten Knotens 260 durch kapazitive Kopplung des Kondensators 260c auf -k2Vcc ab, wie in Fig. 8(g) gezeigt ist. Dadurch leitet der p-Kanal MOS-Transistor 260h. Das erlaubt eine leitende Verbindung zwischen dem ersten Knoten 240g und dem achten Knoten 260b, wodurch das Potential N1 des ersten Knotens 240g abfällt, wie in Fig. 8(e) dargestellt ist. Wenn das Potential N1 einen dritten Pegel (-k2Vcc+Vth8) erreicht, der um den Absolutwert Vth8 der Schwellenspannung des p-Kanal MOS- Transistors 260h höher als das Potential -k2Vcc ist, wird der p- Kanal MOS-Transistor 260h gesperrt und der p-Kanal MOS- Transistor 240f, dessen Gate das Potential N1 empfängt, wird leitend. Das erlaubt eine leitende Verbindung zwischen dem Halbleitersubstrat und dem ersten Knoten 240g, wodurch Ladungen vom Halbleitersubstrat zum ersten Knoten 240g wandern. Das Substratpotential VBB des Halbleitersubstrats fällt wegen der großen Substratkapazität geringfügig ab, wie in Fig. 8(i) dargestellt ist. Das Potential N1 des ersten Knotens 240g steigt aufgrund der geringen Kapazität des Knotens erheblich an, wie in Fig. 8(e) gezeigt ist. Wenn das Potential N1 ein Potential erreicht, das um den Absolutwert Vth9 der Schwellenspannung des p-Kanal MOS-Transistors 240f niedriger als das Substratpotential VBB ist, wird der p-Kanal MOS-Transistor 240f gesperrt.
Anschließend fällt zum Zeitpunkt t22 das von der Taktsignal- Erzeugungsschaltung 230 a 15117 00070 552 001000280000000200012000285911500600040 0002004336907 00004 14998usgegebene zweite Taktsignal ϕ2 vom H- Pegel auf den L-Pegel ab, wie in Fig. 8(c) dargestellt ist, und das dritte Taktsignal ϕ3 fällt vom H-Pegel auf den L-Pegel ab, wie in Fig. 8(d) gezeigt ist. Wenn das dritte Taktsignal ϕ3 an den Kondensator 260e in der ersten Ladungspumpschaltung 260 angelegt wird, fällt das Potential N9 des neunten Knotens 260d durch kapazitive Kopplung des Kondensators 260e von Vth7 auf (-k3Vcc+Vth7) ab, wie in Fig. 8(h) gezeigt ist. Somit sperrt der p-Kanal MOS-Transistor 260f, und der p-Kanal MOS-Transistor 260g, dessen Gate das Potential N9 empfängt, wird leitend. Das erlaubt eine leitende Verbindung zwischen dem Massepotentialknoten 220 und dem achten Knoten 260b, wodurch das Potential N8 des achten Knotens 260b das Massepotential annimmt, wie in Fig. 8(g) dargestellt ist.
Wenn zum Zeitpunkt t22 das zweite vom H-Pegel auf den L-Pegel abfallende Taktsignal ϕ2 an den Kondensator 240a in der ersten Ladungspumpschaltung 240 angelegt wird, fällt das Potential N1 des ersten Knotens 240g durch kapazitive Kopplung des Kondensators 240a auf -(k2+k4)Vcc+Vth8 (zweites Potential) ab, wie in Fig. 8(e) gezeigt ist. Somit schaltet der p-Kanal MOS- Transistor 240f durch. Das erlaubt eine leitende Verbindung zwischen dem Halbleitersubstrat und dem ersten Knoten 240g, wodurch Ladungen vom Halbleitersubstrat zum ersten Knoten 240g fließen. Das Substratpotential VBB des Halbleitersubstrats fällt wegen der großen Substratkapazität geringfügig ab, wie in Fig. 8(i) dargestellt ist. Das Potential N1 des ersten Knotens 240g steigt aufgrund der geringen Kapazität des Knotens erheblich an, wie in Fig. 8(e) gezeigt ist. Wenn das Potential N1 ein Potential erreicht, das um den Absolutwert Vth9 der Schwellenspannung des p-Kanal MOS-Transistors 240f niedriger als das Substratpotential VBB ist, wird der p-Kanal MOS-Transistor 240f gesperrt.
Anschließend fällt zum Zeitpunkt t23 das erste Taktsignal -1 erneut vom H-Pegel auf den L-Pegel ab, wie in Fig. 8(a) dargestellt ist. Nach dem Zeitpunkt t23 wird der Vorgang zwischen den Zeitpunkten t20 und t23 wiederholt. Somit fällt das Substratpotential VBB allmählich ab, wie in Fig. 8(i) gezeigt ist, und erreicht schließlich zum Zeitpunkt t24 den Pegel -(k2+k4)Vcc+Vth8+Vth9.
Wie aus der oben angeführten detaillierten Beschreibung ersichtlich ist, wird in der Substratpotential- Erzeugungsschaltung nach der dritten Ausführungsform das Potential N1 des ersten Knotens 240g von der zweiten Ladungspumpschaltung 260 auf das erste negative Potential (-k2Vcc+Vth8) gesenkt, während das zweite Taktsignal ϕ2, das an die erste Ladungspumpschaltung 240 angelegt wird, auf dem H- Pegel liegt. Wenn das Potential des zweiten Taktsignals ϕ2 vom H-Pegel auf den L-Pegel fällt, wird das Potential N1 des ersten Knotens 240g dann durch die erste Ladungspumpschaltung 240 weiter vom ersten negativen Potential (-k2Vcc+Vth8) auf das zweite negative Potential {-(k2+k4)Vcc+Vth8} gesenkt. Folglich kann man ein Substratpotential VBB von {-(k2+k4)Vcc+Vth8+Vth9} erhalten, das niedriger als das Potential ist, das erhalten wird, wenn das Potential N1 des ersten Knotens 240g direkt abfällt.
Eine Potentialdifferenz {(1+k2+k4)Vcc-Vth8} wird an den pn- Übergang zwischen der Source-Elektrode des p-Kanal MOS- Transistors 260h, der mit dem ersten Knoten 240g verbunden ist, und der N-Wanne angelegt. Eine Potentialdifferenz {(1+k2+k4)Vcc-Vth8-Vth9} wird an den pn-Übergang zwischen der Source- Elektrode des p-Kanal MOS-Transistors 240f, der mit dem Halbleitersubstrat verbunden ist, und der N-Wanne angelegt. Entsprechend wird eine Potentialdifferenz angelegt, die größer ist als die Potentialdifferenz {(1+k1)Vcc-Vth2}, die bei der in Fig. 10 dargestellten Substratpotential-Erzeugungsschaltung zwischen der Source-Elektrode des p-Kanal MOS-Transistors 47, der mit dem Halbleitersubstrat verbunden ist, und der N-Wanne angelegt wird.
In der Substratpotential-Erzeugungsschaltung nach der dritten Ausführungsform kann jedoch ein Substratpotential VBB erzielt werden, das um (-k2Vcc+Vth8) niedriger als das Substratpotential VBB ist, das mit der bekannten Schaltung erreicht wird, selbst wenn ein niedrigeres Versorgungspotential Vcc zugeführt wird. Dadurch kann man dasselbe Substratpotential VBB wie das Substratpotential im Fall der bekannten Substratpotential- Erzeugungsschaltung erreichen. Folglich wird die an den pn- Übergang angelegte Potentialdifferenz vermindert werden.
Es wird z. B. ein Fall betrachtet, in dem ein Substratpotential VBB von ungefähr -3 V erzielt werden soll, wobei die Kopplungskonstante k ungefähr gleich 1 und die Schwellenspannung des MOS-Transistors bei einer Gate-Breite von 0,5 um gleich 1,7 V ist. Das Substratpotential VBB fällt entsprechend der in Fig. 10 gezeigten bekannten Schaltung auf (-k1Vcc+Vth2), wodurch ein Versorgungspotential Vcc von 5 V ein Substratpotential VBB von -3,3 V ermöglicht. Dagegen fällt in der Substratpotential- Erzeugungsschaltung nach der dritten Ausführungsform das Substratpotential VBB auf {(-k2+k4)Vcc+Vth8+Vth9}, wodurch ein Versorgungspotential Vcc von 3,35 V ein Substratpotential VBB von -3,3 V erlaubt.
In der bekannten Schaltung ist die an den pn-Übergang angelegte Potentialdifferenz {(1+k1)Vcc-Vth2} gleich 8,3 V {=(1+1)ϕ5-1,7}, wohingegen nach der dritten Ausführungsform die Potentialdifferenz {(1+k2+k4)Vcc-Vth8} gleich 8,35 V {=(1+1+1)*3,35-1,7} und die andere Potentialdifferenz {(1+k2+k4)Vcc-Vth9-Vth9} gleich 6,65 V {=(1+1+1)*3,35-1,7-1,7} sind. Damit kann die an den pn-Übergang angelegte Potentialdifferenz gleich oder niedriger als die in der bekannten Schaltung zugeführte Potentialdifferenz sein.
Wie oben beschrieben worden ist, kann entsprechend der dritten Ausführungsform ein Substratpotential VBB mit einem niedrigeren Pegel als bei der ersten und zweiten Ausführungsform erzielt werden. Das ermöglicht eine breitere Wahl des Substratpotentials VBB. Solange das geforderte Substratpotential nicht an die Grenze der Möglichkeiten der Substratpotential- Erzeugungsschaltung geht, kann das Substratpotential VBB außerdem zügig das geforderte Potential erreichen. Auch im Fall eines niedrigen Versorgungspotentials kann trotzdem ein Substratpotential VBB mit demselben Pegel wie bei einer bekannten Substratpotential-Erzeugungsschaltung erreicht werden.
[Vierte Ausführungsform]
Fig. 9 zeigt ein Blockschaltbild der Gesamtstruktur eines dynamischen Direktzugriffsspeichers (DRAM) nach einer vierten Ausführungsform der Erfindung.
Wie in Fig. 9 dargestellt ist, weist das DRAM 280 eine Substratpotential-Erzeugungsschaltung 130, 140, 143 nach der ersten Ausführungsform, ein Speicherzellenfeld 282 und eine Klemmschaltung 286 auf. Die Substratpotential- Erzeugungsschaltung 130, 140, 143, das Speicherzellenfeld 282 und die Klemmschaltung 286 sind auf einem einzelnen Halbleitersubstrat gebildet.
Die Substratpotential-Erzeugungsschaltung 130, 140, 143 ist die in Fig. 1 gezeigte und weist einen Ausgabeknoten 143k, der über eine Leitung aus Aluminium, Polysilizium, Diffusionsschicht oder einem ähnlichen Material mit dem Halbleitersubstrat verbunden ist, und eine Schaltung, die vom Versorgungspotential Vcc abhängig ist, zum Anlegen eines negativen Potentials -k2Vcc an den Ausgabeknoten 143k, dessen Absolutwert ungefähr gleich dem des Versorgungspotentials ist, auf.
Das Speicherzellenfeld 282 weist eine Mehrzahl von Speicherzellen 284 auf, die in einer Matrix aus Zeilen und Spalten angeordnet sind. Eine Speicherzelle 284 weist einen n- Kanal MOS-Transistor 284a und einen Kondensator 284b auf.
Die Drain/Source-Elektrode des n-Kanal MOS-Transistors 284a ist mit einer ersten Elektrode des Kondensators 284b, die Source/Drain-Elektrode mit einer Bitleitung BL und die Gate- Elektrode mit einer Wortleitung WL verbunden. Der Kondensator 284b speichert einen 1-Bit-Wert und seiner zweiten Elektrode wird eine Zellenplattenspannung Vcp zugeführt.
Die Klemmschaltung 286 weist als Diode geschaltete n-Kanal MOS- Transistoren 286a, 286b und 286c auf. Die Transistoren 286a bis 186c sind zwischen den Ausgabeknoten 143k der Substratpotential- Erzeugungsschaltung 130, 140, 143 und einen Masseknoten in Reihe geschaltet. Folglich verhindert die Klemmschaltung 286, daß das Potential VBB des Halbleitersubstrats auf einen vorbestimmten Pegel oder darunter fällt.
Die Klemmschaltung 286 ist bei dieser Ausführungsform gebildet, obwohl sie aus folgenden Gründen nicht unbedingt erforderlich ist.
Als Beispiel wird ein Fall betrachtet, bei dem dem Halbleitersubstrat -1,5 V zugeführt werden, um die Schwellenspannung des n-Kanal MOS-Transistors 284a in der Speicherzelle 284 auf einen vorbestimmten Wert einzustellen. Unter der Annahme, daß das Versorgungspotential Vcc gleich 3,3 V ist und der Absolutwert der Schwellenspannung des p-Kanal MOS- Transistors 143ha in der Substratpotential-Erzeugungsschaltung 130, 140, 143 1,0 V beträgt, kann die erfindungsgemäße Substratpotential-Erzeugungsschaltung 130, 140, 143 ein Potential von -3,3 V erzeugen, während die bekannte Substratpotential-Erzeugungsschaltung nur -2,3 V erzeugen kann (=-3,3+1,0).
Die Klemmschaltung 286 verhindert, daß das Substratpotential VBB höher als -1,5 V ist, so daß dem Halbleitersubstrat -1,5 V zugeführt werden.
Unter der Annahme, daß das Versorgungspotential Vcc gleich 1,5 V beträgt, kann die erfindungsgemäße Substratpotential- Erzeugungsschaltung 130, 140, 143 ein Potential von -1,5 V erzeugen, während die bekannte Substratpotential- Erzeugungsschaltung nicht mehr als -0,5 V erzeugen kann (=-1,5+1,0). Entsprechend steigt der Subschwellenspannungs- Leckstrom wegen der geringen Schwellenspannung des n-Kanal MOS- Transistors 284a in der bekannten Substratpotential- Erzeugungsschaltung an, wohingegen im DRAM 280 nach der vorliegenden Erfindung ein solches Problem nicht auftritt.
Bei dieser Ausführungsform ist das DRAM 280 eine Halbleitervorrichtung. Das Speicherzellenfeld 282 stellt eine interne Schaltung dar. Die Klemmschaltung 286 kann eine beliebige Struktur aufweisen, solange sie verhindert, daß das Substratpotential VBB auf einen vorbestimmten Pegel oder darunter fällt.
Ferner kann die Substratpotential-Erzeugungsschaltung 130, 140, 243 nach der zweiten Ausführungsform oder die Substratpotential- Erzeugungsschaltung 230, 240, 260 nach der dritten Ausführungsform verwendet werden.
Wie oben beschrieben worden ist, kann ein negatives Potential mit einem Absolutwert, der gleich dem der Versorgungsspannung ist, an das Halbleitersubstrat angelegt werden, indem im DRAM eine Substratpotential-Erzeugungsschaltung nach der vorliegenden Erfindung gebildet wird.
[Andere Ausführungsformen]
Obwohl bei der ersten und zweiten Ausführungsform das Potential N1 des zweiten Ausgabeknotens 160 zwischen den Zeitpunkten t11 und t12 auf -(k1+k3)Vcc+Vth4 abfällt, ist es für das Durchschalten des p-Kanal MOS-Transistors 143h nur erforderlich, daß das Potential N2 um dem Absolutwert Vth5 der Schwellenspannung des p-Kanal MOS-Transistors 143h niedriger als -k1Vcc ist. Das Potential N2 kann durch die Bildung einer Klemmschaltung oder durch Einstellen der Kopplungseffizienz k auf oder unter (-k1Vcc-Vth5) vermindert werden.
Ferner wird in der oben angeführten Ausführungsform dem p- Halbleitersubstrat ein Referenzpotential zugeführt, während derselbe Effekt erzielt werden kann, wenn man ein Referenzpotential einer p-Wanne zuführt.
Obwohl in der ersten bis dritten Ausführungsform verschiedene Taktsignale beschrieben worden sind, ist die vorliegende Erfindung nicht auf diese Taktsignale beschränkt. Genauer gesagt kann in der ersten und zweiten Ausführungsform jedes Taktsignal verwendet werden, solange es das Potential N2 der Gate-Elektrode vermindern kann, um den p-Kanal MOS-Transistor 143h durchzuschalten, wenn das Potential N1 des ersten Knotens 143j vermindert wird. Ferner kann in der dritten Ausführungsform jedes Taktsignal verwendet werden, solange es das Potential N1 vermindern kann, um den p-Kanal MOS-Transistor 143h durchzuschalten, wenn das Potential N1 des ersten Knotens 240g reduziert wird.

Claims (17)

1. Substratpotential-Erzeugungsschaltung zum Anlegen eines Potentials an ein Halbleitersubstrat, gekennzeichnet durch
ein erstes Ladungspumpmittel (143; 243) mit einem Schaltmittel (143h), dessen erster Leitungsanschluß mit dem Halbleitersubstrat verbunden ist, und
ein Steuermittel (140) zum Steuern des Schaltmittels (143h) so, daß es für eine vorbestimmte Zeitspanne durchgeschaltet wird, um ein Potential, das am zweiten Leitungsanschluß (143j) erzeugt wird, unverändert an den ersten Leitungsanschluß anzulegen.
2. Substratpotential-Erzeugungsschaltung zum Anlegen eines Potentials an ein Halbleitersubstrat, gekennzeichnet durch
ein erstes Ladungspumpmittel (143; 243) mit einem Schaltmittel (143h), dessen erster Leitungsanschluß mit dem Halbleitersubstrat verbunden ist, und einem Anlegemittel (143a, 143b) zum Anlegen eines vorbestimmten Potentials an den zweiten Leitungsanschluß (143j) des Schaltmittels (143h), und
ein zweites Ladungspumpmittel (140) zum Durchschalten des Schaltmittels während der gesamten Zeitspanne (t11-t12) oder einem Teil davon, wenn das vorbestimmte Potential (-k2Vcc) dem zweiten Leitungsanschluß (143j) des Schaltmittels (143h) zugeführt wird, um eine leitende Verbindung zwischen den Leitungsanschlüssen zu ermöglichen.
3. Substratpotential-Erzeugungsschaltung zum Anlegen eines negativen Potentials an ein Halbleitersubstrat, gekennzeichnet durch
ein erstes Ladungspumpmittel (143; 243) mit einem p-Kanal MOS- Transistor (143h), dessen Source-Elektrode mit dem Halbleitersubstrat verbunden ist, und einem Anlegemittel (143a, 143b) zum Anlegen eines ersten negativen Potentials (-k2Vcc) an die Drain-Elektrode des p-Kanal MOS-Transistors (143h), und
ein Steuermittel (140) zum Anlegen eines zweiten negativen Potentials (-(k1+k3)Vcc+Vth4), das niedriger als das erste negative Potential (-k2Vcc) ist, während einer vorbestimmten Zeitspanne (t11-t12) an die Gate-Elektrode des p-Kanal MOS- Transistors (143h).
4. Substratpotential-Erzeugungsschaltung nach Anspruch 3, dadurch gekennzeichnet, daß das Steuermittel ein zweites Ladungspumpmittel (140) aufweist, zum Anlegen des zweiten negativen Potentials (-(k1+k3)Vcc+Vth4), das mindestens um den Absolutwert der Schwellenspannung des p-Kanal MOS-Transistors (143h) niedriger als das erste negative Potential (-k2Vcc) ist, an die Gate-Elektrode des p- Kanal MOS-Transistors (143h) während der gesamten Zeitspanne (t11-t12) oder einem Teil davon, wenn das erste negative Potential (-k2Vcc) der Drain-Elektrode (143j) des p-Kanal MOS- Transistors (143h) zugeführt wird, um den p-Kanal MOS-Transistor (143h) durchzuschalten und eine leitende Verbindung zwischen der Source-Elektrode und der Drain-Elektrode (143j) zu ermöglichen.
5. Substratpotential-Erzeugungsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß
das zweite Ladungspumpmittel (140) ein erstes Subladungspumpmittel (141) zum Anlegen eines dritten negativen Potentials (-k1Vcc+Vth4) an die Gate-Elektrode des p- Kanal MOS-Transistors (143h), und
ein zweites Subladungspumpmittel (142) zum Anlegen des zweiten negativen Potentials (-(k1+k3)Vcc+Vth4), das niedriger als das dritte negative Potential (-k1Vcc+Vth4) ist, das an die Gate- Elektrode des p-Kanal MOS-Transistors (143h) angelegt wird, und mindestens um den Absolutwert der Schwellenspannung des p-Kanal MOS-Transistors (143h) niedriger als das erste negative Potential (-k2Vcc) ist, das an die Drain-Elektrode (143j) des p- Kanal MOS-Transistors (143h) angelegt wird, aufweist.
6. Substratpotential-Erzeugungsschaltung zum Anlegen eines negativen Potentials an ein Substrat, gekennzeichnet durch
ein Ladungspumpmittel (143a, 143b, 143c, 143e, 143f, 143g), das von einem Taktsignal (ϕ1-ϕ3) abhängig ist, zum Ausgeben eines negativen Potentials (-k2Vcc) an seinen Ausgangsknoten (143j), einen p-Kanal MOS-Transistor (143h), der zwischen das Substrat und den Ausgangsknoten (143j) des Ladungspumpmittels (143a, 143b, 143c, 143e, 143f, 143g) geschaltet ist, und
ein Negativpotential-Erzeugungsmittel (140) zum Erzeugen eines negativen Potentials (-(k1+k3)Vcc+Vth4), das um die Schwellenspannung des p-Kanal MOS-Transistors (143h) niedriger als das negative Potential (-k2Vcc) ist, das an den Ausgangsknoten des Ladungspumpmittels (143a, 143b, 143c, 143e, 143f, 143g) angelegt wird, und zum Anlegen des erzeugten negativen Potentials (-(k1+k3)Vcc+Vth4) an die Gate-Elektrode des p-Kanal MOS-Transistors (143h).
7. Substratpotential-Erzeugungsschaltung mit einer Ladungspumpschaltung (143; 243) zum Erzeugen einer Substratspannung einer ersten Polarität auf einem Chip mit nur einer einzelnen Spannungsversorgungsquelle (110) umgekehrter Polarität, wobei die Ladungspumpschaltung (143; 243) einen Ausgabetransistor (143h) aufweist, der zwischen einen ersten Knoten (143j) der Ladungspumpschaltung (143; 243) und das Substrat geschaltet ist, wobei der Ausgabetransistor (143h) extrahierte Ladungen in einer Richtung zwischen dem ersten Knoten (143j) der Ladungspumpschaltung (143; 243) und dem Substrat überträgt, gekennzeichnet durch ein Schwellenspannungs-Gegenmittel zum Durchschalten des Ausgabetransistor (143h) und Eliminieren einer Schwellenspannung über diesen, wobei das Schwellenspannungs-Gegenmittel ein Schaltsteuermittel (140) aufweist zum Anlegen einer Spannung (-(k1+k3)Vcc+Vth4) an die Gate-Elektrode des Ausgabetransistors (143h), die ausreicht, um den Ausgabetransistor (143h) durchzuschalten, wodurch die Schwellenspannung über diesen eliminiert wird, und zum Anlegen eines Potentials (-k2Vcc), das gleich dem Potential (-k2Vcc) am ersten Knoten (143j) ist, an das Substrat.
8. Substratpotential-Erzeugungsschaltung nach Anspruch 7, dadurch gekennzeichnet, daß das Schaltsteuermittel (140) eine zweite Ladungspumpschaltung (141, 142) aufweist, die mit der Gate-Elektrode des Ausgabetransistors (143h) verbunden ist.
9. Substratpotential-Erzeugungsschaltung zum Anlegen eines negativen Potentials an ein Substrat, gekennzeichnet durch
ein Ringoszillatormittel (131) mit einer in Ringform verbundenen ungeraden Anzahl von Invertern (131a) zum Erzeugen eines ersten Taktsignals (ϕ1), das sich periodisch zwischen einem ersten und einem zweiten Logikpegel ändert,
ein Änderungsmittel (132) für die Taktsignalform, das vom ersten Taktsignal (ϕ1), abhängig ist, zum Erzeugen eines zweiten Taktsignals (ϕ2), das durch Inversion des ersten Taktsignals (ϕ1) erzeugt wird,
eines dritten Taktsignals (ϕ3), das sich eine vorbestimmte Zeitspanne nach dem Zeitpunkt (t10, t13) vom ersten zum zweiten Logikpegel ändert, zu dem das zweite Taktsignal (ϕ2) vom ersten zum zweiten Logikpegel wechselt, und das sich zum Zeitpunkt (t12) vom zweiten zum ersten Logikpegel ändert, zu dem das zweite Taktsignal (ϕ2) vom zweiten zum ersten Logikpegel wechselt, und
eines vierten Taktsignals (ϕ4), das sich zum Zeitpunkt (t10, t13) vom ersten zum zweiten Logikpegel ändert, zu dem das zweite Taktsignal (ϕ2) vom ersten zum zweiten Logikpegel wechselt, und das sich zum Zeitpunkt (t11, t14) vom zweiten zum ersten Logikpegel ändert, zu dem das dritte Taktsignal (ϕ3) vom ersten zum zweiten Logikpegel wechselt,
ein erstes Ladungspumpmittel (143) mit einem p-Kanal MOS-Transistor (143h), dessen Source-Elektrode mit dem Halbleitersubstrat verbunden ist, und
einem Anlegemittel (143a, 143b), das vom ersten und dritten Taktsignal (ϕ1, ϕ3) abhängig ist, zum Anlegen eines Massepotentials (GND) an die Drain-Elektrode des p-Kanal MOS- Transistors (143h) während der Zeitspanne, wenn das erste Taktsignal (ϕ1) auf dem zweiten Logikpegel liegt, und zum Anlegen eines ersten negativen Potentials (-k2Vcc) an die Drain- Elektrode des p-Kanal MOS-Transistors (143h) während der Zeitpunkte (t11, t14), zu denen das dritte Taktsignal (ϕ3) vom ersten zum zweiten Logikpegel wechselt,
einem zweiten Ladungspumpmittel (141), das vom vierten Taktsignal (ϕ4) abhängig ist, zum Anlegen eines dritten negativen Potentials (-k1Vcc+Vth4) an die Gate-Elektrode des p-Kanal MOS-Transistors (143h) während der Zeitspanne, wenn das vierte Taktsignal (ϕ4) auf dem zweiten Logikpegel liegt, und
einem dritten Ladungspumpmittel (12), das vom zweiten und dritten Taktsignal (ϕ2, ϕ3) abhängig ist, zum Anlegen des Massepotentials (GND) an die Gate-Elektrode des p-Kanal MOS- Transistors (143h) während der Zeitspanne, wenn das zweite Taktsignal (ϕ2) auf dem ersten Logikpegel liegt, und zum Anlegen eines zweiten negativen Potentials (-(k1+k3)Vcc+Vth4), das niedriger als das dritte negative Potential (-k1Vcc+Vth4) vom zweiten Ladungspumpmittel (141) und mindestens um den Absolutwert der Schwellenspannung des p-Kanal MOS-Transistors (143h) niedriger als das erste negative Potential vom ersten Ladungspumpmittel (143) ist, während der Zeitpunkte (t11, t14), wenn das dritte Taktsignal (ϕ3) vom ersten zum zweiten Logikpegel wechselt, an die Gate-Elektrode des p-Kanal MOS-Transistors (143h).
10. Substratpotential-Erzeugungsschaltung zum Anlegen eines negativen Potentials an ein Halbleitersubstrat, gekennzeichnet durch
ein Ringoszillatormittel (131) mit einer in Ringform verbundenen ungeraden Anzahl von Invertern (131a) zum Erzeugen eines ersten Taktsignals (ϕ1), das sich periodisch zwischen einem ersten und einem zweiten Logikpegel ändert,
ein Änderungsmittel (132) für die Taktsignalform, das vom ersten Taktsignal (ϕ1) abhängig ist,
zum Erzeugen eines zweiten Taktsignals (ϕ2), das durch Inversion des ersten Taktsignals (ϕ1) erzeugt wird,
eines dritten Taktsignals (ϕ3), das sich eine vorbestimmte Zeitspanne nach dem Zeitpunkt (t10, t13) vom ersten zum zweiten Logikpegel ändert, zu dem das zweite Taktsignal (ϕ2) vom ersten zum zweiten Logikpegel wechselt, und das sich zum Zeitpunkt (t12) vom zweiten zum ersten Logikpegel ändert, zu dem das zweite Taktsignal (ϕ2) vom zweiten zum ersten Logikpegel wechselt, und
eines vierten Taktsignals (ϕ4), das sich zum Zeitpunkt (t10, t13) vom ersten zum zweiten Logikpegel ändert, zu dem das zweite Taktsignal (ϕ2) vom ersten zum zweiten Logikpegel wechselt, und
das sich zum Zeitpunkt (t11, t14) vom zweiten zum ersten Logikpegel ändert, zu dem das dritte Taktsignal (ϕ3) vom ersten zum zweiten Logikpegel wechselt,
ein erstes Ladungspumpmittel (143) mit einem p-Kanal MOS-Transistor (143h), dessen Source-Elektrode mit dem Halbleitersubstrat verbunden ist, und
einem Anlegemittel (143a, 143b), das vom ersten und zweiten Taktsignal (ϕ1, ϕ2) abhängig ist, zum Anlegen eines Massepotentials (GND) an die Drain-Elektrode des p-Kanal MOS- Transistors während der Zeitspanne, wenn das erste Taktsignal (ϕ1) auf dem zweiten Logikpegel liegt, und zum Anlegen eines ersten negativen Potentials (-k2Vcc) an die Drain-Elektrode des p-Kanal MOS-Transistors (143h) während der Zeitpunkte (t11, t13), zu denen das zweite Taktsignal (ϕ2) vom ersten zum zweiten Logikpegel wechselt,
einem zweiten Ladungspumpmittel (141), das vom vierten Taktsignal (ϕ4) abhängig ist, zum Anlegen eines dritten negativen Potentials (-k1Vcc+Vth4) an die Gate-Elektrode des p- Kanal MOS-Transistors (143h) während der Zeitspanne, wenn das vierte Taktsignal (ϕ4) auf dem zweiten Logikpegel liegt, und
einem dritten Ladungspumpmittel (12), das vom zweiten und dritten Taktsignal (ϕ2, ϕ3) abhängig ist, zum Anlegen des Massepotentials (GND) an die Gate-Elektrode des p-Kanal MOS- Transistors (143h) während der Zeitspanne, wenn das zweite Taktsignal (ϕ2) auf dem ersten Logikpegel liegt, und zum Anlegen des zweiten negativen Potentials (-(k1+k3)Vcc+Vth4), das niedriger als das dritte negative Potential (-k1Vcc+Vth4) vom zweiten Ladungspumpmittel (141) und mindestens um den Absolutwert der Schwellenspannung des p-Kanal MOS-Transistors (143h) niedriger als das erste negative Potential vom ersten Ladungspumpmittel (143) ist, während der Zeitpunkte (t11, t14), wenn das dritte Taktsignal (ϕ3) vom ersten zum zweiten Logikpegel wechselt, an die Gate-Elektrode des p-Kanal MOS- Transistors (143h).
11. Substratpotential-Erzeugungsschaltung zum Anlegen eines Potentials an ein Halbleitersubstrat, gekennzeichnet durch ein erstes Ladungspumpmittel (240) mit einem Schaltmittel (240f), dessen erster Leitungsanschluß mit dem Halbleitersubstrat verbunden ist, und nur dann durchgeschaltet wird, wenn das Potential des zweiten Leitungsanschlusses gegenüber dem Potential des Halbleitersubstrats um eine vorbestimmte Spannung (Vth9) verschoben ist, und
ein zweites Ladungspumpmittel (260) zum Anlegen eines ersten Potentials (-k2Vcc+Vth8) an den zweiten Leitungsanschluß des Schaltmittels, wobei
das erste Ladungspumpmittel (240) ferner ein Anlegemittel (240a) zum Verschieben des ersten Potentials (-k2Vcc+Vth8), das dem zweiten Leitungsanschluß des Schaltmittels (240f) zugeführt wird, zum zweiten Leitungsanschluß des Schaltmittels (240f), um ein zweites Potential (-(k2+k4)Vcc+Vth8) auszugeben, das gegenüber dem Potential, das an das Halbleitersubstrat angelegt werden soll, um mindestens die Schwellenspannung (Vth9) des Schaltmittels (240f) verschoben ist.
12. Substratpotential-Erzeugungsschaltung zum Anlegen eines negativen Potentials an ein Halbleitersubstrat, gekennzeichnet durch
ein erstes Ladungspumpmittel (240) mit einem p-Kanal MOS- Transistor (240f), dessen Drain-Elektrode und Gate-Elektrode miteinander verbunden sind, und dessen Source-Elektrode mit dem Halbleitersubstrat verbunden ist, und
ein zweites Ladungspumpmittel (260) zum Anlegen eines ersten negativen Potentials (-k2Vcc+Vth8) an die Drain-Elektrode und Gate-Elektrode des p-Kanal MOS-Transistors (240f), wobei das erste Ladungspumpmittel (240) ferner ein Anlegemittel (240a) zum Anlegen eines zweiten Potentials (-(k2+k4)Vcc+Vth8) an die Drain-Elektrode und Gate-Elektrode des p-Kanal MOS-Transistors (240f), das niedriger als das erste Potential (-k2Vcc+Vth8) ist, das der Drain-Elektrode und der Gate-Elektrode des p-Kanal MOS- Transistors (240f) zugeführt wird, und das um mindestens den Absolutwert (Vth9) der Schwellenspannung des p-Kanal MOS- Transistors (240f) niedriger als das Potential ist, das an das Halbleitersubstrat angelegt werden soll.
13. Substratpotential-Erzeugungsschaltung zum Ausgeben eines Substratpotentials einer vorbestimmten Polarität an das Substrat einer Halbleiterschaltung, gekennzeichnet durch
ein erstes Ladungspumpmittel (240) zum Erzeugen einer Substratspannung der vorbestimmten Polarität,
wobei das erste Ladungspumpmittel (240) einen Ausgabetransistor (240h) aufweist, der zwischen einen ersten Knoten (240g) des ersten Ladungspumpmittels (240) und das Substrat geschaltet ist, wobei der Ausgabetransistor (240f) extrahierte Ladungen in einer Richtung zwischen dem ersten Knoten (240g) des ersten Ladungspumpmittels (240) und dem Substrat überträgt, und
ein zweites Ladungspumpmittel (260) zum Extrahieren zusätzlicher Ladungen, wobei das zweite Ladungspumpmittel (260) mit dem ersten Knoten (240g) des ersten Ladungspumpmittels (240) verbunden ist, um die Spannung am ersten Knoten (240g) in Richtung der vorbestimmten Polarität zu erhöhen.
14. Substratpotential-Erzeugungsschaltung zum Anlegen eines negativen Potentials an ein Halbleitersubstrat, gekennzeichnet durch
ein Ringoszillatormittel (231) mit einer in Ringform verbundenen ungeraden Anzahl von Invertern (231a) zum Erzeugen eines ersten Taktsignals (ϕ1), das sich periodisch zwischen einem ersten und einem zweiten Logikpegel ändert,
ein Änderungsmittel (232) für die Taktsignalform, das vom ersten Taktsignal (ϕ1) abhängig ist,
zum Erzeugen eines zweiten Taktsignals (ϕ2), das sich zum Zeitpunkt (t20, t23) vom ersten zum zweiten Logikpegel ändert, zu dem das erste Taktsignal (ϕ1) vom zweiten zum ersten Logikpegel wechselt, und
das sich eine vorbestimmte Zeitspanne nach dem Zeitpunkt (t21) vom zweiten zum ersten Logikpegel ändert, zu dem das erste Taktsignal (ϕ1) vom ersten zum zweiten Logikpegel wechselt, und eines dritten Taktsignals (ϕ3), das sich zum Zeitpunkt (t21) vom ersten zum zweiten Logikpegel ändert, zu dem das erste Taktsignal (ϕ1) vom ersten zum zweiten Logikpegel wechselt, und das sich zum Zeitpunkt (t22, t24) vom zweiten zum ersten Logikpegel ändert, zu dem das zweite Taktsignal (ϕ2) vom zweiten zum ersten Logikpegel wechselt,
ein erstes Ladungspumpmittel (240) mit einem p-Kanal MOS- Transistor (240f), dessen Drain-Elektrode und Gate-Elektrode miteinander verbunden sind und dessen Source-Elektrode mit dem Halbleitersubstrat verbunden ist, und
einem zweiten Ladungspumpmittel (260), das vom dritten Taktsignal (ϕ3) abhängig ist, zum Anlegen eines dritten negativen Potentials (-k2Vcc+Vth8) an die Drain-Elektrode und die Gate-Elektrode des p-Kanal MOS-Transistors zum Zeitpunkt, wenn das dritte Taktsignal (ϕ3) vom ersten zum zweiten Logikpegel wechselt,
wobei das erste Ladungspumpmittel (240) ferner ein Anlegemittel (240a) aufweist, das vom ersten und zweiten Taktsignal (ϕ1, ϕ2) abhängig ist, zum Anlegen eines Massepotentials (GND) an die Drain-Elektrode und die Gate-Elektrode des p-Kanal MOS- Transistors (240f) während der Zeitspanne, wenn das erste Taktsignal (ϕ1) auf dem ersten Logikpegel liegt, und zum Anlegen eines zweiten negativen Potentials (-(k2+k4)Vcc+Vth8), das niedriger als das erste Potential (-k2Vcc+Vth8) ist und mindestens um den Absolutwert (Vth9) der Schwellenspannung des p-Kanal MOS-Transistors (240f) niedriger als das negative Potential ist, das an das Halbleitersubstrat angelegt werden soll, an die Drain-Elektrode und die Gate-Elektrode des p-Kanal MOS-Transistors (240f) während des Zeitpunkts (t22, t24), zu dem das zweite Taktsignal (ϕ2) vom zweiten zum ersten Logikpegel wechselt.
15. Halbleitervorrichtung, gekennzeichnet durch
eine interne Schaltung mit einem n-Kanal MOS-Transistor, der auf einem Halbleitersubstrat gebildet ist, und
ein Substratpotential-Erzeugungsmittel, das auf dem Halbleitersubstrat gebildet ist, und
einen Ausgabeknoten, der über ein Leitungsmittel mit dem Halbleitersubstrat verbunden ist, und
ein Ausgabemittel, das von einem Versorgungspotential abhängig ist, zum Anlegen eines negativen Potentials, dessen Absolutwert gleich dem des Versorgungspotentials ist, an den Ausgabeknoten, aufweist.
16. Halbleitervorrichtung nach Anspruch 15, gekennzeichnet durch ein Klemmittel, das auf dem Halbleitersubstrat gebildet ist, um zu verhindern, daß das Potential des Halbleitersubstrats auf ein vorbestimmtes Potential oder darunter fällt.
17. Dynamischer Direktzugriffsspeicher (280),
gekennzeichnet durch
ein Speicherzellenfeld (282), das auf einem Halbleitersubstrat gebildet ist und
einen Kondensator (284b) zum Speichern von Daten, und einen n-Kanal MOS-Transistor (184a), dessen erster Leitungsanschluß mit der ersten Elektrode des Kondensators (284b), des zweiter Leitungsanschluß mit einer Bitleitung und dessen Gate mit einer Wortleitung (WL) verbunden ist, aufweist, ein Substratpotential-Erzeugungsmittel (130, 140, 143; 230, 240, 260), das auf einem Halbleitersubstrat gebildet ist und
einen Ausgabeknoten (143k), der über ein Verdrahtungsmittel (288) mit dem Halbleitersubstrat verbunden ist, und
ein Ausgabemittel, das von einem Versorgungspotential (Vcc) abhängig ist, zum Anlegen eines negativen Potentials (-k2Vcc), dessen Absolutwert gleich dem des Versorgungspotentials ist, an den Ausgabeknoten (143k), aufweist.
DE4336907A 1992-10-29 1993-10-28 Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung Withdrawn DE4336907A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29113792 1992-10-29
JP5119985A JPH06195971A (ja) 1992-10-29 1993-05-21 基板電位発生回路

Publications (1)

Publication Number Publication Date
DE4336907A1 true DE4336907A1 (de) 1994-05-05

Family

ID=26457635

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4336907A Withdrawn DE4336907A1 (de) 1992-10-29 1993-10-28 Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung

Country Status (4)

Country Link
US (1) US5408140A (de)
JP (1) JPH06195971A (de)
KR (1) KR940009801A (de)
DE (1) DE4336907A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0130040B1 (ko) * 1993-11-09 1998-10-01 김광호 반도체 집적회로의 전압 승압회로
JP3102833B2 (ja) * 1994-09-06 2000-10-23 株式会社 沖マイクロデザイン 昇圧回路
KR0137437B1 (ko) * 1994-12-29 1998-06-01 김주용 챠지 펌프회로의 출력전압 조절회로
US5612644A (en) * 1995-08-31 1997-03-18 Cirrus Logic Inc. Circuits, systems and methods for controlling substrate bias in integrated circuits
US6198339B1 (en) 1996-09-17 2001-03-06 International Business Machines Corporation CVF current reference with standby mode
JP3403006B2 (ja) * 1997-06-24 2003-05-06 株式会社東芝 半導体集積回路装置
KR100243295B1 (ko) * 1997-06-26 2000-02-01 윤종용 반도체장치의 백 바이어스 발생기 및 그 발생방법
KR100309459B1 (ko) * 1998-04-13 2001-12-17 김영환 반도체장치의기판전압발생기
KR100301051B1 (ko) * 1998-12-03 2001-09-06 윤종용 효율이높은전압펌핑회로
JP2001078437A (ja) * 1999-06-30 2001-03-23 Toshiba Corp ポンプ回路
KR100312976B1 (ko) * 1999-10-30 2001-11-07 박종섭 외부공급전원의 변화에 대하여 안정적인 고전압생성장치를 위한 고전압신호 레벨감지장치
KR100317197B1 (ko) * 1999-12-27 2001-12-24 박종섭 기판 바이어스 회로
JP3702166B2 (ja) * 2000-02-04 2005-10-05 三洋電機株式会社 チャージポンプ回路
JP4559643B2 (ja) * 2000-02-29 2010-10-13 セイコーインスツル株式会社 ボルテージ・レギュレータ、スイッチング・レギュレータ、及びチャージ・ポンプ回路
KR100938049B1 (ko) * 2003-01-13 2010-01-21 주식회사 하이닉스반도체 차지 펌프 회로
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
JP4440058B2 (ja) 2004-09-28 2010-03-24 パナソニック株式会社 半導体集積回路
JP4576199B2 (ja) 2004-10-19 2010-11-04 パナソニック株式会社 降圧電圧出力回路
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
WO2010008586A2 (en) * 2008-07-18 2010-01-21 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump
US8947158B2 (en) * 2012-09-03 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4323010A1 (de) * 1992-07-27 1994-02-03 Mitsubishi Electric Corp Spannungserzeugungsschaltung ohne Schwellenspannungsverlust in der Ausgangsspannung durch einen FET

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4733108A (en) * 1982-06-28 1988-03-22 Xerox Corporation On-chip bias generator
US4631421A (en) * 1984-08-14 1986-12-23 Texas Instruments CMOS substrate bias generator
JPS6159688A (ja) * 1984-08-31 1986-03-27 Hitachi Ltd 半導体集積回路装置
JPS6199363A (ja) * 1984-10-19 1986-05-17 Mitsubishi Electric Corp 基板電位発生回路
JPH0750552B2 (ja) * 1985-12-20 1995-05-31 三菱電機株式会社 内部電位発生回路
JPH0713857B2 (ja) * 1988-06-27 1995-02-15 三菱電機株式会社 半導体記憶装置
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
JP2531267B2 (ja) * 1989-06-20 1996-09-04 日本電気株式会社 チャ―ジポンプ
JPH04129264A (ja) * 1990-09-20 1992-04-30 Fujitsu Ltd 半導体集積回路
JP2724919B2 (ja) * 1991-02-05 1998-03-09 三菱電機株式会社 基板バイアス発生装置
JP2820331B2 (ja) * 1991-06-21 1998-11-05 シャープ株式会社 チャージポンプ回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4323010A1 (de) * 1992-07-27 1994-02-03 Mitsubishi Electric Corp Spannungserzeugungsschaltung ohne Schwellenspannungsverlust in der Ausgangsspannung durch einen FET

Also Published As

Publication number Publication date
KR940009801A (ko) 1994-05-24
US5408140A (en) 1995-04-18
JPH06195971A (ja) 1994-07-15

Similar Documents

Publication Publication Date Title
DE4336907A1 (de) Substratpotential-Erzeugungsschaltung zum Erzeugen eines Substratpotentials mit einem niedrigen Pegel und Halbleitervorrichtung mit einer solchen Schaltung
DE69115983T2 (de) Schaltungen und Verfahren zur selektiven Umschaltung negativer Spannungen in integrierten CMOS-Schaltungen
DE2850305C2 (de) Halbleiterspeichervorrichtung
DE69027252T2 (de) Festwertspeichersystem mit Mehrfachwert-Speicherung
DE3888220T2 (de) Datenausgabeschaltung.
DE4242804C2 (de) Ladungspumpkreis
DE19650715B4 (de) Unterwortleitungstreiberschaltung und diese verwendende Halbleiterspeichervorrichtung
DE69027705T2 (de) Spannungserhöhungsschaltung für dynamische Speicher
DE69127515T2 (de) Substratvorspannungsgenerator für Halbleiteranordnungen
DE69032799T2 (de) Programmierbare logische Vorrichtung und zugehörige Speicherschaltung
DE69126292T2 (de) PMOS-Wortleitung Speisespannungsverstärkungsschaltung für DRAM
DE4324651C2 (de) Boosting-Schaltung und Verwendung der Boosting-Schaltung
DE69515407T2 (de) Ausgangspufferschaltung
DE4203137C2 (de) Substratvorspannungs-Erzeugungsschaltung und Betriebsverfahren
DE4305864A1 (en) Output buffer digital driver - has overshoot limiting and changes impedance with output voltage
DE69218746T2 (de) Einschalt-Rücksetzschaltung
DE69619468T2 (de) Ausgangstreiber für Systeme mit gemischtem Spannungsbetrieb
DE2327733A1 (de) Monolithischer speicher mit direktem zugriff
DE2823854A1 (de) Integrierte halbleiterspeichervorrichtung
DE2646653C3 (de)
DE4323010C2 (de) Spannungserzeugungsschaltung zum Erzeugen einer Spannung mit vorbestimmter Polarität an einem Ausgangsknoten, wobei Schwellenspannungsverluste vermieden werden
DE4138102C2 (de) Halbleiterspeichereinrichtung und Verfahren zum Betreiben einer Halbleiterspeichereinrichtung
DE4234667C2 (de) Spannungserzeugungseinrichtung, Verwendung derselben in einem Halbleiterspeicher und Betriebsverfahren derselben zum Erzeugen einer konstanten Spannung
DE69532071T2 (de) Aufwärtswandlerschaltung
EP1153394B1 (de) Verfahren zum betrieb einer speicherzellenanordnung mit selbstverstärkenden dynamischen speicherzellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8139 Disposal/non-payment of the annual fee