DE3888220T2

DE3888220T2 - Datenausgabeschaltung.

Info

Publication number: DE3888220T2
Application number: DE3888220T
Authority: DE
Inventors: Shigeo C O Patent Divi Ohshima; Haruki C O Patent Divisio Toda
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-23
Filing date: 1988-03-22
Publication date: 1994-09-08
Anticipated expiration: 2008-03-23
Also published as: KR880011799A; DE3888220D1; JPH0473892B2; EP0284356B1; KR910003597B1; EP0284356A3; EP0284356A2; JPS63234622A; US4918339A

Description

HINTERGRUND DER ERFINDUNG

Gebiet der Erfindung

Die vorliegende Erfindung bezieht sich allgemein auf eine Datenausgabe-Pufferschaltung für eine integrierte Halbleiterschaltung, und insbesondere auf eine Datenausgabe-Pufferschaltung, die für Halbleiterspeicher geeignet ist, bei denen eine hohe Zugriffsgeschwindigkeit erforderlich ist.

2. Beschreibung des Standes der Technik

Wenn Daten aus integrierten Halbleiterschaltungen, wie beispielsweise Halbleiterspeichern, ausgegeben werden, muß die Ausgangslast mit hoher Geschwindigkeit aufgeladen und entladen werden. Während dieser Aufladung und Entladung werden Potentialschwankungen, das heißt, Rauschen, bei der Stromquellen-Spannung bzw. der Bezugsspannung erzeugt. Wenn bei einer typischen integrierten Halbleiterschaltung Daten mit niedrigem Pegel ausgegeben werden (Entladung der Ausgangslast), sind die bei der Bezugsspannung erzeugten Potentialschwankungen mindestens ebenso groß wie, und gewöhnlich größer als die Potentialschwankungen, die bei der Stromquellen- Spannung erzeugt werden, wenn Daten mit hohem Pegel ausgegeben werden (Aufladen der Ausgangslast). Solche Schwankungen oder solches Rauschen während dieser Vorgänge sind ein Faktor, der eine Funktionsstörung der integrierten Halbleiterschaltung verursachen kann. Der größte Teil der bei der Bezugsspannung während der plötzlichen Entladung der Ausgangslast erzeugten Potentialschwankungen besteht aus dem Produkt L·di/dt, wobei di/dt die Anstiegsgeschwindigkeit des Entladestroms nach der Bezugsspannung, und L die parasitäre induktive Komponente auf dem Entladeweg ist. Da die Entladung der Ausgangslast rasch erfolgt, kann dieses Produkt große Werte annehmen, wodurch die Gefahr einer Funktionsstörung der Schaltung erhöht wird.
Die Fig. 1 ist ein Schaltbild einer herkömmlichen Datenausgabeschaltung für eine integrierte Halbleiterschaltung, wie beispielsweise ein Halbleiterspeicher. In der Figur enthält das von einer unterbrochenen Linie eingeschlossene Gebiet die Halbleiterschaltungs-Komponenten und den zugehörigen Ausgabepuffer. Diese Halbleiterschaltungs-Komponenten können Speicherzellen, Adressenschaltungen, Abfühlverstärker, und Schaltungen zum Ansteuern der Ausgabepuffer umfassen. Im allgemeinen gilt als vereinbart, daß Ausgabepuffer nicht einen Teil der inneren Halbleiterkomponenten aufweisen. Diese Konvention wird bei den folgenden Ausführungen beachtet, das heißt, der Ausgabepuffer wird getrennt von den inneren Halbleiterschaltungs-Komponenten betrachtet. T1 ist eine Datenausgabe-Klemme. T2 ist eine Stromquellen-Klemme, auf die die Stromquellen-Spannung VDD gegeben wird. T3 ist eine Bezugsklemme, auf die die Bezugsspannung Vss gegeben wird. I/O und sind innere Datensammelleitungen. Der Transistor 11 ist ein Datenausgabe-Puffer für die Ausgabe mit hohem Pegel, und der Transistor 12 ist ein Datenausgabe-Puffer für die Ausgabe mit niedrigem Pegel. Die UND-Gates 13 und 14 steuern die betreffenden Datenausgaben und weisen Schaltungen zum Ansteuern der Ausgabepuffer auf. Die parasitären ohmschen Komponenten 15 und 16 sind in den Stromquellen-Verdrahtungen enthalten. Die Gleichspannungsquelle 17 gibt die Stromquellen-Spannung VDD auf die integrierte Schaltung. Die Kapazität 18 stabilisiert die Gleichspannungsquelle 17. Die Lastkapazität 19 wird von den Ausgabedaten der integrierten Schaltung angesteuert. Die ohmschen Komponenten 20, 21, 22, und die induktiven Komponenten 23, 24, 25 sind in den betreffenden Verdrahtungen des äußeren Teils der integrierten Schaltung enthalten.
Wenn eine solche Datenausgabeschaltung Daten mit niedrigem Pegel ausgibt, wird die innere Datensammelleitung I/O auf den Pegel "0", und die innere Datensammelleitung auf den Pegel "1" gebracht. Danach steigt das innere Steuersignal Φout auf den Pegel "1" an, wodurch das Ausgangssignal des UND-Gates 14 auf den Pegel "1" gebracht wird. Dies hat zur Folge, daß der Transistor 12 für die Ausgabe mit niedrigem Pegel, dessen Source-Drain- Strecke zwischen der Datenausgabe-Klemme T1 und der Bezugsklemme T3 liegt, eingeschaltet wird und leitet. Die Lastkapazität 19 entlädt sich daher über die Klemme T1 bis auf den Pegel "0". Die Wellenformen der verschiedenen Signale bei dieser Reihe von Vorgängen sind mittels der ausgezogenen Linien in dem Wellenform-Diagramm der Fig. 2(a) wiedergegeben. Das Signal N in der Fig. 2(a) ist das Ausgangssignal des UND-Gates 14. Wenn die Lastkapazität 19 entladen wird, fließt ein großer Entladestrom 1d über den Transistor 12, und auf der Seite der Bezugsspannung treten, wie oben beschrieben, infolge der in dem Stromweg liegenden ohmschen Komponenten 20, 16, 22 und induktiven Komponenten 23, 25 Potentialschwankungen auf, die gewöhnlich Oberschwingen genannt werden. Wenn solche Schwankungen auf der geerdeten Seite (Vss-Seite) auftreten, treten ähnliche Schwankungen auf der Stromquellenspannungs-Seite (VDD-Seite) auf. Diese Potentialschwankungen sind mittels der ausgezogenen Linien in dem Wellenform-Diagramm der Fig. 2(b) wiedergegeben. Solche Schwankungen sind bei einer integrierten Schaltung, die eine Vielzahl von Datenausgabe-Klemmen aufweist, besonders stark, wenn bei allen Klemmen Daten mit niedrigem Pegel ausgegeben werden. Die Wahrscheinlichkeit einer Funktionsstörung der Schaltungskomponenten wird daher sehr groß. Gewöhnlich wird jedoch, wie in der Fig. 1 gezeigt, bei einer einzigen Datenausgabe-Klemme nur ein Transistor für die Ausgabe mit niedrigem Pegel vorgesehen. Unter diesen Umständen besteht die einzige Möglichkeit, die Erzeugung des Überschwingens zu beherrschen, in der starken Begrenzung des Stromsteuervermögens des Transistors 12, und zwar entweder durch Verringerung seiner Kanal breite W, oder durch Verminderung der Anstiegsgeschwindigkeit bei seinem Gate-Ansteuersignal. Die Schwankung des Bezugspotentials und des Stromquellen-Potentials bei Anwendung dieser Verfahren ist mittels der unterbrochenen Linie in der Fig. 2(b) wiedergegeben. Wenn jedoch, wie mittels der unterbrochenen Linien in der Fig. 2(a) gezeigt ist, die Anstiegsgeschwindigkeit des Gate-Steuersignals N des Transistors 12 zu klein ist, wird die Änderung bei der Signal- Wellenform der Klemme T1 verzögert, wodurch die Hochgeschwindigkeitsmerkmale des Halbleiterspeichers verschlechtert werden. Ein ähnlicher Effekt ergibt sich, wenn die Kanal breite W des Transistors 12 verringert wird. Die herkömmliche Schaltung weist daher den Nachteil auf, daß die Versuche, die Funktionsstörung durch Verminderung der Potentialschwankungen bei der Stromquelle zu verhindern, zu einer erhöhten Zugriffszeit führen.
Eine Teillösung für das Problem der Schwankung der Versorgungsspannung wird mit einer in GB-A-2 177 865 beschriebenen Pufferschaltung erhalten, bei der zwei geschaltete Ausgabetransistoren verwendet werden. Einer dieser Transistoren wird später umgeschaltet als der andere, weil die auf sein Gate gegebene Schaltspannung über Verzögerungselemente geleitet wird. Die Anmelder der vorliegenden Erfindung haben nun jedoch festgestellt, daß ein verbesserter Schutz vor den negativen Wirkungen der Schwankung erhalten wird, wenn die auf das Gate des zuerst umgeschalteten Transistors gegebene, maximale Schaltspannung, zumindest während einer anfänglichen Periode, niedriger als die entsprechende maximale Schaltspannung des anderen Transistors ist.
Eine Pufferschaltung gemäß dem Oberbegriff der unabhängigen Ansprüche 1 und 3 ist aufgrund des Dokuments JP-A-61 277 225 bekannt.

KURZE ZUSAMMENFASSUNG DER ERFINDUNG

Es ist daher ein Ziel der vorliegenden Erfindung, eine Datenausgabeschaltung vorzuschlagen, bei der die bei der Stromquelle erzeugten Potentialschwankungen vermindert werden können, ohne den Hochgeschwindigkeits-Datenzugriff zu verschlechtern.
Ein weiteres Ziel der vorliegenden Erfindung ist, eine Datenausgabeschaltung vorzuschlagen, die für einen Hochgeschwindigkeitsspeicher geeignet ist.
Gemäß der vorliegenden Erfindung wird also eine Pufferschaltung für eine integrierte Halbleiterschaltung erhalten, wobei diese Pufferschaltung so ausgelegt ist, daß sie über eine erste und eine zweite Stromquellen- Klemme eine Stromquellen-Spannung erhält, und diese Pufferschaltung eine Eingangsklemme aufweist, um ein Eingangssignal von der integrierten Schaltung zu erhalten, und eine Ausgangsklemme aufweist, um als Reaktion auf das Eingangssignal ein Ausgangssignal auszugeben, wobei diese Pufferschaltung weiterhin aufweist:
eine Vielzahl von Transistoren, die einen ersten und einen zweiten Zustand haben, und zwischen der Ausgangsklemme und der zweiten Stromquellen-Klemme parallel angeschlossen sind;
Transistor-Schaltsteuermittel, um jeden Transistor dieser Vielzahl von Transistoren während eines Schaltzyklus nacheinander von seinem ersten Zustand in seinen zweiten Zustand umzuschalten, wobei diese Transistor- Schaltsteuermittel Verzögerungsmittel umfassen, um das Umschalten von mindestens einem Transistor dieser Vielzahl von Transistoren in seinen zweiten Zustand zu verzögern; und
ein Transistor-Spannungssteuermittel, um zumindest anfänglich eine Spannung auf das Steuergate des Transistors zu geben, der während des Schaltzyklus zuerst umgeschaltet wird, wobei diese Spannung niedriger als die Spannung ist, die bei dem Schaltzyklus auf das Steuergate (die Steuergates) des verbleibenden Transistors (der verbleibenden Transistoren) gegeben wird;
wobei diese Pufferschaltung entweder dadurch gekennzeichnet ist, daß:
das Transistor-Spannungssteuermittel zwei weitere Transistoren (31, 32) aufweist, die zwischen der ersten und der zweiten Stromquellen-Klemme in Serie angeschlossen sind; und
das Steuergate des ersten umgeschalteten Transistors an einen Punkt zwischen den zwei weiteren Transistoren angeschlossen ist; oder dadurch gekennzeichnet ist, daß:
das Transistor-Spannungssteuermittel einen weiteren Transistor aufweist, dessen Steuergate an die erste Stromquellen-Klemme angeschlossen ist, und dessen Source- und Drain-Elektrode zwischen den Transistor- Schaltsteuermitteln und dem Steuergate des Transistors angeschlossen ist, der während des Schaltzyklus zuerst umgeschaltet wird; und
das Verzögerungsmittel zwischen dem Steuergate eines weiteren Transistors dieser Transistoren, der nach dem ersten Transistor umgeschaltet wird, und der Verbindung des weiteren Transistors mit den Transistor-Schaltsteuermitteln angeschlossen ist.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Eine vollständigere Beurteilung der Erfindung wird möglich sein, und viele der mit ihr verbundenen Vorteile werden ersichtlich werden, wenn die Erfindung besser verständlich werden wird aufgrund der folgenden ausführlichen Beschreibung, bei der auf die beigefügten Zeichnungen Bezug genommen wird, die Folgendes darstellen:
Die Fig. 1 ist ein Schaltbild einer herkömmlichen Schaltung.
Die Fig. 2 gibt Wellenformen wieder, die mit der Funktionsweise der herkömmlichen Schaltung verbunden sind.
Die Fig. 3 ist ein Schaltbild einer ersten Ausführungsform der vorliegenden Erfindung.
Die Fig. 4 gibt Wellenformen wieder, die mit der Funktionsweise der Schaltung der Fig. 3 verbunden sind.
Die Fig. 5 gibt eine Verzögerungsschaltung im Detail wieder, die bei der Schaltung der Fig. 3 verwendet wird.
Die Fig. 6 und 7 sind Schaltbilder anderer erfindungsgemäßer Ausführungsformen.
Die Fig. 8 gibt Wellenformen wieder, die mit der Funktionsweise der Schaltung der Fig. 7 verbunden sind.

AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Die Fig. 3 ist ein Schaltbild, das eine Ausführungsform der vorliegenden Erfindung wiedergibt, bei der die Erfindung auf eine Datenausgabeschaltung eines Halbleiterspeichers angewandt wurde. In dieser Figur ist T1 eine Datenausgabe-Klemme. T2 ist eine Stromquellen-Klemme, und T3 eine mit der Bezugsspannung Vss verbundene Klemme. I/O und sind innere Datensammelleitungen. Der Transistor 11 ist ein Datenausgabepuffer für die Ausgabe mit hohem Pegel, und der Transistor 12 ist ein Datenausgabepuffer für die Ausgabe mit niedrigem Pegel. Die UND-Gates 13 und 14 steuern die jeweiligen Datenausgaben und weisen eine Schaltung zum Ansteuern der Ausgabepuffer auf. Die parasitären ohmschen Komponenten 15 und 16 sind in den Stromquellen-Verdrahtungen enthalten. Bei der Schaltung dieser Ausführungsform weist der Transistor 12 für die Ausgabe mit niedrigem Pegel zwei Transistoren 12A und 12B auf, wobei eine Elektrode jedes Transistors mit der Datenausgabeklemme T1, und die andere Elektrode jedes Transistors mit der Bezugsklemme T3 verbunden ist. Die Transistoren 31 und 32 liegen in Serie zwischen der stromquellen-Klemme T2 und der Bezugsklemme T3. Das Ausgangssignal des UND-Gates 14 wird unmittelbar auf das Gate des Transistors 31 gegeben, und das Ausgangssignal des UND-Gates 13 wird auf das Steuergate des Transistors 11 gegeben für die in der herkömmlichen Weise erfolgende Ausgabe mit hohem Pegel. Alle obigen Transistoren sind n-leitende Transistoren. Die Signalverzögerungsschaltung 35 bewirkt eine vorgegebene zeitliche Verzögerung bei dem Ausgangssignal des UND-Gates 14. Sie kann beispielsweise aus einer RC-Zeitkonstanten-Schaltung bestehen, die einen Widerstand und eine Kapazität aufweist, oder es kann die Signalverzögerung einer Gate-Schaltung verwendet werden. Die Fig. 5 gibt ein Beispiel für die Signalverzögerungsschaltung 35 wieder.
Die Funktionsweise einer Schaltung, wie sie oben beschrieben wurde, wird nun unter Bezugnahme auf die Wellenformen der Fig. 4(a) besprochen. Bei den Wellenformen der Fig. 4(a) ist Φout ein inneres Steuersignal, das auf die UND-Gates 13 und 14 gegeben wird. N1 ist das Ausgangssignal des UND-Gates 14. N2 ist das Signal bei dem Verbindungspunkt 34 der in Serie liegenden Transistoren 31 und 32, das heißt, das Gate-Signal des Transistors 12A. N3 ist das Ausgangssignal der Verzögerungsschaltung 35. Bei einer solchen Datenausgabeschaltung wird die innere Datensammelleitung I/O auf den Pegel "0", und die innere Datensammelleitung auf den Pegel "1" gebracht. Danach steigt das innere Steuersignal Φout auf den Pegel "1" an. Dies hat zur Folge, daß der Transistor 31 leitet, und das Signal N2 über den Transistor 31 auf den Pegel "1" ansteigt. Dieses Signal mit dem Pegel "1" hat die Spannung VDD-Vt, das heißt, eine Spannung, die um die Schwellenspannung Vt des Transistors 31 niedriger als die Stromquellen- Spannung VDD ist. Diese Spannung wird auf das Steuergate des Transistors 12A als Signal N2 gegeben. Da diese Spannung VDD-Vt genügend höher als die Schwellenspannung des n-leitenden MOS-Transistors 12A ist, leitet der Transistor 12A, und entlädt sich die über die Klemme T1 angeschlossene Lastkapazität 19 (in der Fig. 1 wiedergegeben) bis auf den Pegel "0". Wenn sich die Lastkapazität 19 entlädt, fließt nur ein kleiner Strom in dem Transistor 12A. Die Potentialschwankungen oder das Überschwingen, die auf der geerdeten Seite (Vss-Seite) und der Stromquellen-Seite (VDD-Seite) der Spannung von den in dem Stromweg enthaltenen, parasitären ohmschen und induktiven Komponenten hervorgerufen werden, sind wie in der Fig. 4 gezeigt, wesentlich vermindert im Vergleich zu dem herkömmlichen Fall. Das Ausgangssignal N3 der Verzögerungsschaltung 35 steigt mit einer vorgegebenen Zeitverzögerung auf den Pegel "1" an, nachdem das Signal N1 auf den Pegel "1" angestiegen ist. Die Spannung dieses Signals N3 ist genügend höher als die Schwellenspannung des Transistors 12B, so daß der Transistor 12B leitet. Dadurch wird ein zusätzlicher Entladungsweg für die mit der Klemme T1 verbundene Lastkapazität geschaffen. Die Zunahme des Entladestroms infolge des Transistors 12B ist gering, so daß die Potentialschwankungen oder das Überschwingen, die auf der Seite der Bezugsspannung und der Seite der Stromquellen-Spannung durch die in dem Stromweg enthaltenen, parasitären ohmschen und induktiven Komponenten erzeugt werden, wesentlich vermindert werden gegenüber dem herkömmlichen Fall, wie in der Fig. 4 gezeigt ist. Wenn Daten mit dem Pegel "0" ausgegeben werden, werden daher die Perioden, während denen auf der geerdeten Seite und der Stromquellenspannungs-Seite Potentialschwankungen erzeugt werden, auf die Perioden t1 und t2 verteilt, wie in der Fig. 4 gezeigt ist. Außerdem sind die Entladeströme, die während jeder Periode zu fließen beginnen, kleiner als in dem herkömmlichen Fall, und die Schwankungen, die während der Perioden t1 bzw. t2 hervorgerufen werden, sind vermindert. Eine Funktionsstörung der Schaltungskomponenten infolge von Stromquellen-Potentialschwankungen kann daher vermieden werden. Obwohl die Zugriffszeit ein wenig länger als bei der herkömmlichen Schaltung ist, wie durch die unterbrochene Linie für die herkömmliche Schaltung in der Fig. 4(a) veranschaulicht ist, kann sie genügend kurz gemacht werden, verglichen mit dem dem Stand der Technik entsprechenden Verfahren der Verminderung der Anstiegsgeschwindigkeit des Gate-Ansteuersignals, wie durch die unterbrochene Linie in der Fig. 2(a) veranschaulicht. Außerdem ist die Gate-Ansteuerspannung des Transistors 12A, der bei der Schaltsequenz zuerst leitet, um die Schwellenspannung eines einzelnen Transistors niedriger als die Gate-Ansteuerspannung des Transistors 12B, der bei der Schaltsequenz nach dem Transistor 12A leitet. Das Stromsteuervermögen des Transistors 12A ist daher vermindert, aber die Potentialschwankungen, die auftreten, wenn der Transistor 12A zu leiten beginnt, und die Zeitdauer, während der sie hervorgerufen werden, sind verringert. Nach der Ausgabe der Daten mit dem Pegel "0" fällt außerdem das innere Steuersignal Φout auf den Pegel "0" ab, und außerdem fällt das Ausgangssignal N1 des UND-Gates 14 auf den Pegel "0" ab. Dies hat zur Folge, daß der Transistor 31 ausgeschaltet wird, und das Signal N2 ebenfalls auf den Pegel "0" abfällt. Wenn das Signal N1 den Pegel "0" erreicht, steigt jedoch das Ausgangssignal des Inverters 33 auf den Pegel "1" an, wodurch der Transistor 32 eingeschaltet wird und leitet. Folglich entlädt sich das Gate des Transistors 12A bis auf den Pegel "0", mit dem Ergebnis, daß der Transistor 12A nicht leitet.
Die Fig. 6 ist ein Schaltbild, das eine Datenausgabeschaltung gemäß einer anderen Ausführungsform der Erfindung wiedergibt. Bei der Schaltung wird eine Spannung, die um die Schwellenspannung eines Transistors niedriger ist das die Pegel "1"-Spannung VDD des Ausgangssignals des UND-Gates 14, auf den Transistor 12A gegeben. Dies wird durch Einfügen des Transistors 36 zwischen dem Ausgang des UND-Gates 14 und dem Steuergate des Transistors 12A erreicht. Die mit der Schaltung dieser Ausführungsform erhaltenen Ergebnisse sind daher die gleichen wie bei der Schaltung der Fig. 3.
Die Fig. 7 ist ein Schaltbild, das eine Datenausgabeschaltung gemäß einer weiteren Ausführungsform der Erfindung wiedergibt. Bei dieser Schaltung wird das Ausgangssignal der Signalverzögerungsschaltung 35 über eine Kapazität 37 auf das Gate des Transistors 12A gegeben. Wenn bei dieser Schaltung das Ausgangssignal N3 der Verzögerungsschaltung 35 auf den Pegel "1" ansteigt und der Transistor 12B leitet, wie dies durch die Wellenform in der Fig. 8 veranschaulicht ist, wird die Spannung des Gate-Signals N2 des Transistors 12A mittels der Kapazität 37 bis auf VDD oder höher angehoben. Folglich wird das Stromsteuervermögen des Transistors 12A, das vermindert wurde, als die Gate-Spannung bis unter VDD abfiel, stark erhöht. Die Erhöhung der Zugriffszeit ist daher auf ein Minimum reduziert.
Die Erfindung kann auf verschiedene Weise abgeändert werden. Beispielsweise bezog sich die obige Beschreibung auf den Fall, bei dem zwei Ausgangstransistoren 12 für die Ausgabe mit Pegel "0" vorgesehen sind. Es können jedoch mehr als zwei Transistoren verwendet werden. Mittels der obigen Ausführungsformen können die Potentialschwankungen, die bei der Stromquellen-Spannung hervorgerufen werden, vermindert werden, ohne den Hochgeschwindigkeits-Datenzugriff zu verschlechtern. Dies ist bei Hochgeschwindigkeits-DRAM's (Dynamic Random Access Memories) besonders nützlich.

Claims

1. Pufferschaltung für eine integrierte Halbleiterschaltung, wobei diese Pufferschaltung so ausgelegt ist, daß sie über eine erste und eine zweite Stromquellen-Klemme (T2, T3) eine Stromquellen-Spannung erhält, und diese Pufferschaltung eine Eingangsklemme aufweist, um ein Eingangssignal von der integrierten Schaltung zu erhalten, und eine Ausgangsklemme (T1) aufweist, um als Reaktion auf das Eingangssignal ein Ausgangssignal auszugeben, wobei diese Pufferschaltung weiterhin aufweist:

eine Vielzahl von Transistoren (12A, 12B), die einen ersten und einen zweiten Zustand haben, und zwischen der Ausgangsklemme (T1) und der zweiten Stromquellen-Klemme (T3) parallel angeschlossen sind;

Transistor-Schaltsteuermittel, um jeden Transistor dieser Vielzahl von Transistoren während eines Schaltzyklus nacheinander von seinem ersten Zustand in seinen zweiten Zustand umzuschalten, wobei diese Transistor- Schaltsteuermittel Verzögerungsmittel (35) umfassen, um das Umschalten von mindestens einem Transistor dieser Vielzahl von Transistoren in seinen zweiten Zustand zu verzögern;

ein Transistor-Spannungssteuermittel, um eine Spannung auf das Steuergate eines Transistors (12A) zu geben, der während des Schaltzyklus zuerst umgeschaltet wird, wobei diese Spannung ein zumindest anfängliches Maximum erreicht, das niedriger als die maximale Spannung ist, die bei dem Schaltzyklus auf das Steuergate (die Steuergates) des verbleibenden Transistors (der verbleibenden Transistoren) gegeben wird;

dadurch gekennzeichnet, daß das Transistor-Spannungssteuermittel zwei weitere Transistoren (31, 32) aufweist, die zwischen der ersten und der zweiten Stromquellen-Klemme (T2, T3) in Serie angeschlossen sind; und

daß das Steuergate des ersten umgeschalteten Transistors (12A) an einen Punkt zwischen den zwei weiteren Transistoren (31, 32) angeschlossen ist.

2. Pufferschaltung gemäß Anspruch 1, weiterhin dadurch gekennzeichnet, daß ein Kondensator (37) zwischen dem Ausgang des Verzögerungsmittels (35) und dem Steuergate des Transistors (12A) angeschlossen ist, der während des Schaltzyklus zuerst umgeschaltet wird, so daß dann, wenn die Steuergate- Spannung(en) des verbleibenden Transistors (der verbleibenden Transistoren) (12B) den mindestens anfänglichen maximalen Wert der Steuergate-Spannung des zuerst umgeschalteten Transistors erreicht (erreichen), die letztere Steuergate-Spannung auf einen zweiten, höheren maximalen Wert ansteigt.

3. Pufferschaltung für eine integrierte Halbleiterschaltung, wobei diese Pufferschaltung so ausgelegt ist, daß sie über eine erste und eine zweite Stromquellen-Klemme (T2, T3) eine Stromquellen-Spannung erhält, und diese Pufferschaltung eine Eingangsklemme aufweist, um ein Eingangssignal von der integrierten Schaltung zu erhalten, und eine Ausgangsklemme (T1) aufweist, um als Reaktion auf das Eingangssignal ein Ausgangssignal auszugeben, wobei diese Pufferschaltung weiterhin aufweist:

dadurch gekennzeichnet, daß das Transistor-Spannungssteuermittel einen weiteren Transistor (36) aufweist, dessen Steuergate an die erste Stromquellen-Klemme (T2) angeschlossen ist, und dessen Source- und Drain-Elektrode zwischen den Transistor-Schaltsteuermitteln und dem Steuergate des Transistors (12A) angeschlossen ist, der während des Schaltzyklus zuerst umgeschaltet wird; und

daß das Verzögerungsmittel (35) zwischen dem Steuergate eines weiteren Transistors (12B) dieser Transistoren, der nach dem ersten Transistor (12A) umgeschaltet wird, und der Verbindung des weiteren Transistors (36) mit den Transistor-Schaltsteuermitteln angeschlossen ist.

4. Pufferschaltung gemäß irgendeinem vorhergehenden Anspruch, weiterhin dadurch gekennzeichnet, daß die Vielzahl von Transistoren zwei Transistoren (12A, 12B) aufweist.