DE3911450A1

DE3911450A1 - Integrierte halbleiterschaltung mit waehlbaren betriebsfunktionen

Info

Publication number: DE3911450A1
Application number: DE3911450A
Authority: DE
Inventors: Yasuji Nagayama; Kazutoshi Hirayama; Atsushi Ozaki
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-05-07
Filing date: 1989-04-07
Publication date: 1989-11-16
Also published as: DE3911450C2; JPH01280923A; KR920003468B1; US4985641A; KR890017789A

Description

Die vorliegende Erfindung betrifft eine integrierte Halblei terschaltung und insbesondere einen Schaltungsaufbau zum Erzeugen eines Signals zum Festlegen einer Betriebsfunktion einer integrierten Halbleiterschaltung.

Neuere Entwicklungen elektronischer Techniken haben verschie denste Funktionen mit integrierten Halbleiterschaltungen hervorgebracht. Aus der Sicht der Verbesserung der Produk tivität ist es wünschenswert, integrierte Schaltungen auf jeweiligen Chips mit demselben Chipaufbau zu bilden und eine Auswahl gewünschter Funktionen aus verschiedenen Funktionen durch Herstellen von Verbindungen in Master-Slicing-Technik oder durch Verändern von Verbindungen zwischen Anschlußflä chen auf einem Chip und den Pinanschlüssen eines Gehäuses bei der Verdrahtung auszuwählen oder festzulegen. Wenn viele Funktionen durch eine solche Auswahltechnik zuwege gebracht werden können, kann der Schaltungsaufbau, der zuvor für jede Funktion ausgeführt wurde, gleichzeitig für eine Mehrzahl von Funktionen vorgesehen werden, und dies ist vom Standpunkt der Verbesserung der Schaltungsentwurfeffizienz wünschens wert. Daher wurden Anstrengungen unternommen, um Vielfach funktionen durch Verwendung einer Auswahltechnik zuwege zu bringen. Die Master-Slicing-Technik ist eine Technik, bei der, nachdem Transistoren und gemeinsame Verbindungsabschnit te auf entsprechenden Chips gebildet worden sind, nur unter schiedliche Verbindungsabschnitte für entsprechende Funk tionen unter Verwendung unterschiedlicher Masken gebildet werden. Die Bonddrahtauswahltechnik ist eine Technik, bei der der Schaltungsaufbau jeweiliger Chips der gleiche ist und die Verbindung zwischen Anschlußflächen auf einem Chip und Pinanschlüssen eines Gehäuses für jede Funktion beim Verdrahten (wire bonding) während der Montage des Chips ge ändert wird.

Insbesondere in den letzten Jahren zeigt sich eine Tendenz, geringfügig unterschiedliche Funktionen für dynamische RAM (DRAM), statische RAM oder dergleichen zu fordern. Dement sprechend werden Techniken wie die Master-Slicing- oder die Bonddrahtauswahl-Technik zum Zustandebringen geforderter Funktionen häufig verwendet, um so den Wirkungsgrad bei der Herstellung eines Produktes zu verbessern.

Fig. 11 zeigt ein Beispiel eines Aufbaus einer integrierten Halbleiterschaltung, bei der die Auswahl von Funktionen durch eine solche Bonddrahtauswahltechnik erfolgt. In Fig. 11 ist eine Speichereinrichtung, wie etwa ein RAM, als ein Beispiel gezeigt. Gemäß Fig. 11 sind Anschlußflächen (pads) 3 a, 3 b, 3 c, 3 d und 3 e als Verbindungsanschlüsse zum Austauschen von Signalen mit einem externen Abschnitt des Chips und zum Zu führen von Spannungsversorgungspotentialen auf Randabschnit ten eines Halbleiterchips 1 vorgesehen. Die Anschlußfläche 3 a ist mit einer Leiterbahn 4 eines Gehäuses durch einen Bonddraht 5 verbunden. Die Anschlußfläche 3 c zum Festlegen einer Funktion des Halbleiterspeichers ist mit einer Funk tionsanweisungssignalerzeugungsschaltung 6 verbunden, so daß ein Funktionsanweisungssignal von der Funktionsanwei sungssignalerzeugungsschaltung 6 an einen Speicherabschnitt 7 geliefert wird. Im einzelnen erzeugt die Funktionsanwei sungssignalerzeugungsschaltung 6 Signale vorbestimmter Pegel, von denen jeder davon abhängt, ob die Anschlußfläche 3 c mit dem Leiterbahnanschluß 4 verbunden ist oder nicht, wodurch die Funktion des Speichers 7 wie gewünscht festgelegt wird. Wenn zum Beispiel bei einer Anschlußflächenanordnung eines normalen Chips mit dem in Fig. 11 gezeigten Aufbau zum Bei spiel der Anschlußfläche 3 a als der Verbindungsabschnitt und zum Zuführen eines Betriebsversorgungsspannungspotentials ausgebildet ist, ist außerdem die Anschlußfläche 3 b zum Bei spiel zum Zuführen eines Massepotentials Vss im allgemeinen in einer der Anschlußfläche 3 a gegenüberliegenden Position angeordnet.

Fig. 12 zeigt ein konkretes Beispiel eines Aufbaus zum Er zeugen eines Funktionsanweisungssignals durch Auswählen des Bondens der Anschlußflächen während der Verdrahtung, wie dies oben beschrieben ist. Bei dem in Fig. 12 gezeigten Auf bau ist es möglich, ein DRAM zu schaffen, der je nach Auswahl der Verdrahtung der Anschlußflächen einen Page-Mode oder einen Nibble-Mode aufweist.

Gemäß Fig. 12 sind eine Anschlußfläche 10 zum Empfangen eines extern angelegten Signals Ext. und ein Puffer 13 zum Erzeugen eines internen Taktsignals INT. RAS bei Empfang des von der Anschlußfläche 10 gelieferten Signals Ext. vorgesehen, die einen Pfad zum Erzeugen von Betriebstaktung der Zeilenauswahl, wie etwa Empfangen und Decodieren einer Zeilenadresse im DRAM, darstellen.

Ein Pfad zum Erzeugen eines Signals zum Steuern des Betriebs der Spaltenauswahl zum Anlegen einer Taktung zum Empfangen einer Spaltenadresse und zum Decodieren eines Spalte im DRAM weist eine Anschlußfläche 11 zum Empfangen eines extern an gelegten Signales Ext. und einen mit der Anschlußfläche 11 verbundenen Puffer 14 zum Erzeugen eines internen Takt signals INT. CAS bei Empfang des Signals Ext. auf.

Ein Pfad zum Setzen eines Betriebsmodes des DRAM weist eine zum Setzen einer Funktion vorgesehene Anschlußfläche 12, eine Modebestimmungssignalerzeugungsschaltung 16 zum Erzeugen eines Modebestimmungssignals mit einem vom Potential der Anschlußfläche 12 unabhängigen Pegel und einen als Antwort auf das interne Signal INT. CAS vom Puffer 14 aktivierten Puffer 15, der ein Nibble-Freigabesignal als Antwort auf einen Signalpegel von der Modebestimmungssignalerzeugungs schaltung 16 erzeugt, auf.

Bei dem in Fig. 12 gezeigten Aufbau wird ein Signal zum Setzen des Nibble-Modes erzeugt, wenn die Page-/Nibble-Setz anschlußfläche 12 mit dem Spannungsversorgungspotential ver bunden ist, und ein Page-Freigabesignal wird erzeugt, wenn die Anschlußfläche 12 nicht mit irgendeinem Abschnitt ver bunden ist, das heißt, sich in einem freien Zustand befindet, so daß dem DRAM eine Page-Funktion gegeben ist. Damit ist das Schalten zwischen der Page-Mode-Funktion und der Nibble- Mode-Funktion von der Verbindung der Anschlußfläche 12 ab hängig gemacht. Folglich ist der Aufbau der inneren Schaltung des DRAM unverändert, was ermöglicht, den Wirkungsgrad beim Schaltungsentwurf und die Produktivität zu erhöhen.

Fig. 13 zeigt ein konkretes Beispiel für den Aufbau der in Fig. 12 gezeigten Modebestimmungssignalerzeugungsschaltung. Bei dem Aufbau von Fig. 13 erfolgt das Setzen der Funktion in Abhängigkeit von der Verbindung einer Funktionsbestim mungsanschlußfläche 21 mit einem Spannungsversorgungspoten tial Vcc. Gemäß Fig. 13 weist die Modebestimmungssignalerzeu gungsschaltung einen n-Kanal-MOS-Transistor Q 1 (isoliertes Gate) zum Setzen und Halten eines Potentials einer Eingangs signalleitung 30, die mit einer Modebestimmungsanschlußfläche 20 verbunden ist, und einen Inverter mit Transistoren Q 2, Q 3 und Q 4 zum Invertieren des Signalpotentials auf der Ein gangssignalleitung 30 und Ausgeben des invertierten Poten tials auf.

Der Transistor Q 1 ist mit einem leitenden Anschluß mit der Eingangssignalleitung 30 verbunden, sein Gate ist mit einer Versorgungsleitung 31 für das Spannungsversorgungspotential Vcc verbunden, und ein anderer leitender Anschluß ist mit dem Potential Vss, zum Beispiel als Massepotential, verbun den.

Der Inverter weist folgende Transistoren auf: den p-Kanal- MOS-Transistor Q 2, dessen einer leitender Anschluß mit der Spannungsversorgungsleitung 31 verbunden ist und dessen Gate mit dem Potential Vss verbunden ist; den p-Kanal-MOS-Tran sistor Q 3, dessen einer leitender Anschluß mit dem anderen leitenden Anschluß des Transistors Q 2 verbunden ist und des sen Gate mit der Eingangssignalleitung 30 verbunden ist; den n-Kanal-MOS-Transistor Q 4, dessen einer leitender An schluß mit dem anderen leitenden Anschluß des Transistors Q 3 verbunden ist, dessen Gate mit der Eingangssignalleitung 30 verbunden ist und dessen anderer leitender Anschluß mit dem Potential Vss verbunden ist. Das Modebestimmungssignal Φ wird von einem Verbindungsknotenpunkt der Transistoren Q 3 und Q 4 geliefert. Die Spannungsversorgungsleitung 31 ist mit der Spannungsversorgungsanschlußfläche 21 verbunden. Die Anschlußfläche 21 ist mit einem Spannungsversorgungsan schluß 26 über einen Bonddraht 23 verbunden. Der Anschluß 26 entspricht einem Leiterbahnanschluß eines Gehäuses und und liefert das Spannungsversorgungspotential Vcc.

Zunächst wird der Betrieb für den Fall beschrieben, daß sich die Anschlußfläche 20 im offenen Zustand befindet. Hierzu wird auf Fig. 14, die einen Betriebssignalverlauf im offenen Zustand der Anschlußfläche zeigt, Bezug genommen. Wenn eine Systemspannungsversorgung eingeschaltet wird, steigt das Potential auf der Spannungsversorgungsleitung 31, an die das Spannungsversorgungspotential Vcc angelegt wird, an. Als Antwort darauf befindet sich der n-Kanal-MOS-Transistor Q 1 im leitenden Zustand, und das Potential auf der Eingangs signalleitung 30 ist auf das Potential Vss gesetzt und wird gehalten. Der die Transistoren Q 2 bis Q 4 aufweisende Inverter invertiert ein Signal mit Niedrigpegel (L, dem Vss-Pegel) auf der Eingangssignalleitung 30 und gibt ein Signal ab. Dementsprechend wird das Modebestimmungssignal Φ geliefert, das nach Ablauf einer Verzögerungszeit im Inverter, nachdem das Spannungsversorgungspotential Vcc angelegt worden ist, ansteigt. Als Antwort auf einen Hochpegel (H) dieses Signals Φ wird ein Betriebsmode zum Beispiel des DRAM gesetzt.

Als nächstes wird der Betrieb für den Fall beschrieben, daß die Anschlußfläche 20 mit dem Spannungsversorgungsanschluß 26 verbunden ist, wie dies in Fig. 13 durch die unterbrochene Linie dargestellt ist. Hierzu wird auf Fig. 15, die einen Betriebssignalverlauf für den verbundenen Zustand der An schlußfläche zeigt, Bezug genommen. Wenn die Spannungsver sorgung eingeschaltet wird, um das Spannungsversorgungspo tential Vcc anzulegen, steigen die Potentiale auf der Span nungsversorgungsleitung 31 und der Eingangssignalleitung 30 an. Als Antwort auf das Einschalten der Spannungsversor gung wird die Eingangssignalleitung 30 bis auf den Vcc-Pegel aufgeladen, und dann wird das Ausgangssignal Φ des Inverters auf das Potential des Niedrigpegels L festgelegt. Der Grund dafür, daß die Eingangssignalleitung 30 auf den Vcc-Pegel aufgeladen wird, ist, daß die vom Stromversorgungsanschluß 26 gelieferte Leistung in wesentlich größerem Maße geliefert wird, als es der Entladefähigkeit des Transistors Q 1 ent spricht. Wenn die Anschlußfläche 20 mit dem Stromversorgungs anschluß 26 bei diesem Aufbau verbunden ist, fließt Strom durch einen Pfad, der die Stromversorgung Vcc des Anschlusses 26, den Bonddraht, die Anschlußfläche 20, die Eingangssignal leitung 30, den Transistor Q 1 und das Potential Vss verbin det. Um diesen Strom zu unterdrücken, wird als Transistor Q 1 ein Transistor mit einer möglichst großen Gatelänge und hoher Impedanz (das heißt hohem Durchgangswiderstand) ver wendet.

Damit ist die nur zum Auswählen von Funktionen verwendete Anschlußfläche so vorgesehen und verdrahtet, daß sie im offenen Zustand ist oder auf dem Spannungsversorgungspoten tial Vcc liegt, um dadurch einen Funktionsauswahlausgangs signalpegel auf den H- bzw. L-Pegel zu setzen, und dement sprechend ist es möglich, den Pegel eines Signals von der Steuersignalerzeugungsschaltung im Chip zu steuern und eine gewünschte Funktion auszuwählen.

Wie oben beschrieben ist, kann das Funktionsbestimmungssignal Φ zum Setzen einer gewünschten Funktion in Abhängigkeit vom Verbindungszustand der Anschußfläche 20 erzeugt werden. Wenn aber die Modebestimmungssignalerzeugungsschaltung, wie sie in Fig. 13 gezeigt ist, verwendet wird, ist es erforderlich, die Anschlußfläche 20 mit dem Stromversorgungspotential Vcc zu verbinden, um das Signal Φ auf L-Pegel zu setzen. In die sem Falle gibt es einen Pfad für Gleichstrom von dem Strom versorgungspotential Vcc zu einem Potential Vss als dem Massepotential zum Beispiel durch den Transistor Q 1. Obwohl die Impedanz des Transistors Q 1 auf einen so hohen Wert wie möglich gesetzt ist, um den Wert dieses Stroms zu minimieren, ist es aufgrund des in diesem Pfad verbrauchten Stroms, da ein Strom im Transistor Q 1 fließt, schwierig, ein DRAM oder eine andere Funktionseinrichtung mit einem extrem niedrigen Standby-Strom zu schaffen.

Weiterhin gibt es, wie in Fig. 17 gezeigt ist, einen Fall, daß ein Funktionsbestimmungssignal mit einer zu der des in den Fig. 13 und 16 gezeigten Aufbaus entgegengesetzten Polarität geliefert wird. Bei dem in Fig. 17 gezeigten Aufbau wird ein Steuersignal in Abhängigkeit davon, ob die An schlußfläche für die Funktionsbestimmung mit dem Massepoten tial Vss verbunden ist oder nicht, geliefert, und die Pola rität dieses Signals ist zu der von Fig. 13 genau entgegen gesetzt. Im einzelnen ist bei dem in Fig. 17 gezeigten Aufbau ein p-Kanal-MOS-Transistor Q 5 zwischen der Vcc-Leitung 31 und der Eingangssignalleitung 30 vorgesehen, und das Gate des Transistors Q 5 ist mit dem Massepotential Vss verbunden. Wenn in diesem Fall die Anschlußfläche 20 für die Funktions bestimmung sich im offenen Zustand befindet, wird die Ein gangssignalleitung 30 durch die Leistung von der Spannungs versorgungsleitung 31 über den leitenden Transistor Q 5 auf H-Pegel aufgeladen. Als Ergebnis wird der Pegel des vom Inverter ausgegebenen Signals ein L-Pegel (in Fig. 18 durch eine gestrichelte Linie dargestellt). Wenn dagegen die An schlußfläche 20 mit dem Massepotential-(Vss)-Anschluß 25 verbunden ist, wird die Eingangssignalleitung 30 über den Masseanschluß 25 auf den L-Pegel vom Pfad 20 entladen. Als Antwort auf den Potentialwechsel der Eingangssignalleitung 30 geht der Ausgang des Inverters auf H-Pegel (in Fig. 18 durch die durchgezogene Linie dargestellt). Auch in diesem Falle ändert sich der Pegel des Steuersignals in Abhängig keit von der Verdrahtung der Anschlußfläche 20, und es wird möglich, eine gewünschte Funktion auszuwählen. Aber auch bei dem in Fig. 17 gezeigten Aufbau gibt es, wenn der Pfad 20 mit dem Masseanschluß 25 verbunden ist, einen Pfad, auf dem Gleichstrom von der Spannungsversorgungsleitung 31 durch den Transistor Q 5, die Eingangssignalleitung 30, den Pfad 20 und den Masseanschluß 25 fließt. Damit fließt Strom durch diesen Pfad, wenn der Pfad 20 verbunden ist. Obwohl der Tran sistor Q 5 eine möglichst große Gatelänge aufweist, um die Impedanz in der gleichen Weise zu erhöhen wie bei dem Aufbau nach Fig. 13, um den Wert dieses Stroms zu minimieren, ist es doch schwierig, den Strom ganz zu unterdrücken, so daß Gleich strom in diesem Pfad fließt.

Wie oben beschrieben ist, ist bei der Funktionsauswahltechnik durch Drahtbonden, wenn der Pfad mit dem Spannungsversor gungsanschluß oder dem Masseanschluß verbunden ist, der Gleichstrompfad vom Stromversorgungspotential Vcc zum Masse potential Vss durch den Transistor zum Setzen und Halten des Potentials der Eingangssignalleitung existent, und folg lich ist es schwierig, einen DRAM oder andere Funktionsein richtungen mit extrem niedrigem Standby-Strom zu schaffen.

Obwohl die Transistorlänge (bzw. Gatelänge) des Transistors Q 1 oder Q 5 erhöht werden kann, um den Betrag des fließenden Stroms zu minimieren, wenn, wie oben beschrieben ist, eine Verbindung zur Anschlußfläche gegeben ist, stellt sich in dem Fall ein Nachteil ein, wenn die vom Transistor belegte Fläche vergrößert wird und der durch den Transistor fließende Gleichstrom in einem solchen System nicht auf einen extrem niedrigen Standby-Strom von weniger als 10 µA reduziert wer den kann.

Weiterhin kann der Transistor Q 1, da er das Potential der Eingangssignalleitung 30 auf einem stabilen Massepotential hält, wenn die Anschlußfläche 20 sich im offenen Zustand befindet, nicht lediglich zum Zwecke des Unterbrechens einer Gleichstromkomponente, die durch die Verbindung der Anschluß fläche verursacht wird, weggelassen werden. In gleicher Weise kann der Transistor Q 5 nicht aus dem Aufbau entfernt werden, da er zum Halten des Potentials der Eingangssignalleitung auf einem stabilen Stromversorgungspotential Vcc dient, wenn die Anschlußfläche 20 sich im offenen Zustand befindet.

Ferner sind in einer normalen Halbleitereinrichtung der An schluß für das Stromversorgungspotential Vcc und der Anschluß für das Massepotential Vss in gegenüberliegenden Positionen angebracht, wie dies zum Beispiel im Fall der Anschlußflächen 3 a und 3 b in dem in Fig. 11 gezeigten Aufbau der Fall ist, und es ist erforderlich, in der Nähe jedes Anschlusses (zum Zwecke des vereinfachten Drahtbondens) eine Anschlußfläche für die Funktionsbestimmung vorzusehen. Demzufolge ist es nicht möglich, einen Aufbau, aus dem der Transistor Q 1 oder Q 5 entfernt ist, durch Verbinden der Anschlußfläche 20 mit dem Anschluß des Stromversorgungspotentials Vcc oder mit dem Anschluß des Massepotentials Vss anzupassen.

Damit beinhaltet der oben beschriebene Aufbau, der das Draht bond-Auswahlsystem oder dergleichen zum Erzeugen des internen Betriebsmodeanweisungssignals in Abhängigkeit von der Ver bindung der Eingangssignalleitung mit dem Spannungsversor gungspotential oder dem Massepotential verwendet, den Nach teil, daß der Gleichstrompfad durch die Verbindung der An schlußfläche existiert, wodurch es schwierig ist, eine Ein richtung mit niedriger Stromaufnahme zu schaffen.

Der Aufbau zum Setzen einer Funktion einer Einrichtung auf grund der Verbindung mit einem Pfad, wie oben beschrieben, ist zum Beispiel in "A 70 ns 256 K DRAM with Bit-Line Shield" IEEE Journal of Solid-State Circuits Band SC-19, Nr. 5, 1984, Seiten 591 bis 592 beschrieben.

Aufgabe der Erfindung ist es, eine integrierte Halbleiter schaltung mit extrem niedrigen Standby-Strom-Eigenschaften, die zum Auswählen von Funktionen durch Schalten der Verbin dung einer Eingangssignalleitung geeignet ist, zu schaffen, durch die die oben beschriebenen Nachteile überwunden werden.

Diese Aufgabe wird gelöst durch eine integrierte Halbleiter schaltung mit einer Einrichtung zum Setzen und Halten eines Potentials einer Eingangssignalleitung und einer auf das Anlegen eines Betriebsstromversorgungspotentials reagierenden Einrichtung zum Trennen eines Strompfads vom Betriebsstrom versorgungspotential zu einem zweiten Potential, wie zum Beispiel einem Massepotential, durch die Eingangssignal leitung.

Insbesondere weist eine integrierte Halbleiterschaltung in einer ersten erfindungsgemäßen Ausführungsform eine Einrich tung zum Setzen und Halten eines Potentials einer Eingangs signalleitung, die zwischen der Eingangssignalleitung und einer zweiten Spannungsversorgungsleitung zum Liefern eines vom Potential einer Betriebsspannungsversorgung verschie denen zweiten Potentials vorgesehen ist, und eine Einrich tung, die auf das Anlegen des Betriebsstromversorgungspoten tials an die erste Stromversorgungsleitung, die das Strom versorgungspotential liefert, reagiert, zum Trennen eines Strompfads zwischen der Eingangssignalleitung und der zwei ten Stromversorgungsleitung auf.

In einer zweiten bevorzugten Ausführungsform der Erfindung weist die integrierte Halbleiterschaltung eine Einrichtung zum Setzen und Halten eines Potentials einer Eingangssignal leitung, die zwischen einer ersten Stromversorgungsleitung und der Eingangssignalleitung vorgesehen ist, und eine Ein richtung, die auf das Anlegen eines Stromversorgungspoten tials an die erste Stromversorgungsleitung reagiert, zum Trennen des Strompfads zwischen der ersten Stromversorgungs leitung und der Eingangssignalleitung auf.

In der erfindungsgemäßen integrierten Halbleiterschaltung ist die auf das Anlegen des Betriebsstromversorgungspoten tials an die erste Stromversorgungsleitung reagierende Ein richtung zum Trennen des Strompfads zwischen der Eingangs signalleitung und der ersten bzw. der zweiten Stromversor gungsleitung vorgesehen, und dementsprechend kann eine Gleichstromkomponente selbst dann abgetrennt werden, wenn die Eingangssignalleitung mit dem Potential einer der beiden Stromversorgungen verbunden ist, wodurch es möglich ist, extrem niedrige Standby-Strom-Eigenschaften zu erhalten.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen:

Fig. 1A ein Schaltbild eines Beispiels einer inte grierten Halbleiterschaltung in einer erfin dungsgemäßen Ausführungsform;

Fig. 1B ein Signaldiagramm, das den Betrieb der in Fig. 1A gezeigten integrierten Halbleiter schaltung darstellt;

Fig. 2 ein Schaltbild, das ein Beispiel eines kon kreten Aufbaus einer Pulssignalerzeugungs schaltung zum Rückstellen einer Eingangs signalleitung zur Verwendung in der erfin dungsgemäßen integrierten Halbleiterschaltung darstellt;

Fig. 3 ein Signaldiagramm, das den Betrieb der in Fig. 2 gezeigten Pulssignalerzeugungsschal tung darstellt;

Fig. 4 ein Schaltbild, das ein Beispiel eines Auf baus einer integrierten Halbleiterschaltung in einer zweiten erfindungsgemäßen Ausfüh rungsform darstellt;

Fig. 5 ein Schaltbild, das einen Aufbau einer inte grierten Halbleiterschaltung in einer dritten erfindungsgemäßen Ausführungsform darstellt;

Fig. 6 ein Schaltbild, das einen Aufbau einer inte grierten Halbleiterschaltung gemäß einer vierten erfindungsgemäßen Ausführungsform darstellt;

Fig. 7 ein Impulsdiagramm, das den Betrieb der in Fig. 6 dargestellten integrierten Halbleiter schaltung zeigt;

Fig. 8 ein Schaltbild, das einen Aufbau einer inte grierten Halbleiterschaltung in einer fünften erfindungsgemäßen Ausführungsform zeigt;

Fig. 9 ein Schaltbild, das einen Aufbau einer inte grierten Halbleiterschaltung in einer sechs ten erfindungsgemäßen Ausführungsform zeigt;

Fig. 10 ein Blockschaltbild eines Aufbaus eines wei teren Anwendungsbeispiels der vorliegenden Erfindung;

Fig. 11 eine schematische Ansicht eines allgemeinen Aufbaus einer integrierten Halbleiterschal tung;

Fig. 12 ein Blockschaltbild, das ein spezielles Bei spiel einer integrierten Halbleiterschaltung zeigt;

Fig. 13 ein Schaltbild, das ein Beispiel eines Auf baus einer integrierten Halbleiterschaltung zeigt;

Fig. 14 und 15 Impulsdiagramme, die den Betrieb der in Fig. 13 gezeigten integrierten Halbleiterschaltung darstellen. Dabei zeigt Fig. 14 insbesondere ein Betriebssignaldiagramm für den Fall, bei dem sich eine Eingangssignalleitung in einem offenen Zustand befindet, und Fig. 15 zeigt ein Betriebsimpulsdiagramm für den Fall, bei dem eine Eingangsanschlußfläche (eine Eingangssignalleitung) mit einem Strom versorgungspotential Vcc verbunden ist;

Fig. 16 ein Schaltbild zum Erläutern des Problems der integrierten Halbleiterschaltung von Fig. 13;

Fig. 17 ein Schaltbild zum Erläutern des Problems einer anderen integrierten Halbleiterschal tung und

Fig. 18 ein Impulsdiagramm, das den Betrieb der in Fig. 17 gezeigten integrierten Halbleiter schaltung darstellt.

Fig. 1A ist ein Schaltbild, das ein Beispiel eines Aufbaus einer integrierten Halbleiterschaltung in einer erfindungs gemäßen Ausführungsform zeigt.

Gemäß Fig. 1A sind, um eine Eingangssignalleitung rückzu stellen, ein auf das Anlegen eines Stromversorgungspotentials Vcc an eine Stromversorgungsleitung 31 reagierender Impuls generator 40 zum Liefern eines Einmal-Pulssignals POR mit einer vorbestimmten Impulsbreite und ein als Antwort auf das Pulssignal POR vom Impulsgenerator 40 leitend zu machender n-Kanal-MOS-Transistor Q 11 zum Rückstellen einer Eingangssignalleitung 30 auf ein Massepotential Vss vorge sehen.

Um ein Potential auf der Eingangssignalleitung 30 zu setzen und zu halten und um einen Strompfad (einen Pfad für eine Gleichstromkomponente) zu trennen, sind ein CMOS-Inverter zum Invertieren des Potentials auf der Eingangssignalleitung 30 und zum Ausgeben desselben und ein n-Kanal-MOS-Transistor Q 12 zum Halten des Potentials auf der Eingangssignalleitung 30 und zum Abtrennen des Strompfads vorgesehen. Der CMOS- Inverter weist einen Komplementärverbindungsaufbau eines p-Kanal-MOS-Transistors Q 13 und eines n-Kanal-MOS-Transistors Q 14 die zwischen der Stromversorgungsleitung 31 und dem zweiten Potential Vss vorgesehen sind und deren Eingangs gates mit der Eingangssignalleitung 30 und deren Ausgangs gates mit dem Gate des Transistors Q 12 verbunden sind, auf. Um ein Funktionsanweisungssignal Φ entsprechend des Poten tials auf der Eingangssignalleitung 30 zu erzeugen, ist in der gleichen Weise wie bei bisher verwendeten derartigen Schaltungen ein weiterer CMOS-Inverter vorgesehen, der p- Kanal-MOS-Transistoren Q 2 und Q 3 und einen n-Kanal-MOS-Tran sistor Q 4 aufweist. Der Transistor Q 11 wird unmittelbar nach dem Einschalten der Stromversorgung als Antwort auf das Impulssignal POR vom Impulsgenerator 40 leitend, wodurch die Eingangssignalleitung 30 rückgestellt wird. Wenn die Anschlußfläche 20 mit dem Stromversorgungspotential Vcc ver bunden ist, fließt ein durch das Anlegen von Spannung vom Stromversorgungspotential zum Massepotential verursachter Spitzenstrom durch den leitenden Transistor Q 11. Um diesen Spitzenstrom zu reduzieren, ist es erforderlich, die Impedanz des Transistors Q 11 zu erhöhen, und es ist wünschenswert, dessen Gatelänge auf einen größtmöglichen Wert zu setzen.

Die Schwellenspannung des CMOS-Inverters mit den Transistoren Q 13 und Q 14 muß auf einen Wert gesetzt werden, der es er möglicht, das Potential der Eingangssignalleitung unmittelbar nach dem Start des Rückstellvorgangs zum Zeitpunkt des An legens der Stromversorgungsspannung auf einen gewünschten Pegel festzusetzen. Das Setzen der Schwellenspannung des Inverters kann durch Einstellen eines Verhältnisses von Eigenschaften der Transistoren Q 13 und Q 14 (das heißt: eines Verhältnisses der Durchgangswiderstände oder eines Verhält nisses der Schwellenspannungen aufgrund der Größen der Tran sistoren) erfolgen.

Nun wird der Betrieb beschrieben. Zunächst wird der Betrieb für den Fall beschrieben, daß sich die Anschlußfläche 20 im offenen Zustand befindet. Wenn das Stromversorgungspo tential Vcc über die Stromversorgungsanschlußfläche 21 an die Stromversorgungsleitung 31 angelegt wird, wird als Re aktion darauf vom Impulsgenerator 40 ein an das Gate des MOS-Transistors Q 11 zu lieferndes Einmal-Impulsignal POR erzeugt. Als Antwort darauf wird die Eingangssignalleitung 30 über den leitenden Transistor Q 11 auf das Massepotential Vss rückgestellt, so daß sie stabil auf dem Massepotential gehalten wird. Gleichzeitig wird, wenn die Eingangssignal leitung 30 auf ein niedrigeres Potential als die Eingangs schwellenspannung des CMOS-Inverters (mit den Transistoren Q 13 und Q 14) kommt, ein Signal mit H-Pegel an das Gate des Transistors Q 12 gelegt, so daß der Transistor Q 12 leitend wird. Damit wird das Potential der Eingangssignalleitung 30 durch den Transistor Q 11 unmittelbar nach dem Einschalten der Stromversorgung auf das Massepotential Vss rückgestellt und auf den Pegel des Massepotentials Vss durch Aufrechter halten des leitenden Zustands des Transistors Q 12, wenn die Stromversorgung nach dem Rückstellen des Transistors Q 11 abgeschaltet wird, festgelegt. Als Ergebnis wird der Pegel eines internen Funktionsanweisungssignals Φ vom Inverter mit den Transistoren Q 2, Q 3 und Q 4 zum H-Pegel (wie in Fig. 1B gezeigt).

Nun wird der Betrieb für den Fall beschrieben, daß die An schlußfläche 12 mit dem Spannungsversorgungspotential Vcc verbunden ist. In diesem Fall wird der Transistor Q 11, wenn das Stromversorgungspotential Vcc an die Stromversorgungslei tung 31 angelegt wird, als Antwort auf das Signal POR leitend gemacht. Ein Gleichstrompfad zum Massepotential Vss durch die Stromversorgungsanschlußfläche 20 wird nur dann gebildet, wenn sich der Transistor Q 11 im leitenden Zustand befindet. Wenn das Potential auf der Eingangssignalleitung 30 als Er gebnis des Ladens des Spannungsversorgungspotentials Vcc von der Anschlußfläche 20 auf den H-Pegel (einen die Ein gangsschwellenspannung des aus den Transistoren Q 13 und Q 14 gebildeten Inverters übersteigenden Pegel) ansteigt, fällt der Ausgang des aus den Transistoren Q 13 und Q 14 gebildeten CMOS-Inverters auf den L-Pegel ab, um den Transistor Q 12 zu sperren. Der Transistor Q 11 wird auch gesperrt bei Abfall des Signals POR, und damit ist der Gleichstrompfad abge trennt. Wenn die Eingangsschwellenspannung des aus den Tran sistoren Q 13 und Q 14 gebildeten CMOS-Inverters so eingestellt ist, daß der Transistor Q 12 so schnell wie möglich gesperrt wird, kann ein zum Zeitpunkt des Anlegens der Stromversor gungsspannung fließender Spitzenstrom (und zwar ein Strom, der von der Eingangssignalleitung 30 zum Massepotential Vss fließt) reduziert werden, da die Impedanz des Transistors Q 11 auf den größtzulässigen Wert gesetzt ist. Wenn das Si gnalpotential auf der Eingangssignalleitung 30 so weit an steigt, daß es die Eingangsschwellenspannung des aus den Transistoren Q 2 bis Q 4 gebildeten Inverters übersteigt, wird das Ausgangssignal Φ auf den L-Pegel festgelegt (wie in Fig. 1B gezeigt ist). Solange die Stromversorgung anliegt, befin det sich die Eingangssignalleitung 30 auf H-Pegel, der vom Potential her dem Stromversorgungspotential Vcc gleich ist, da das Stromversorgungspotential Vcc daran durch die An schlußfläche 20 angelegt ist. Zu diesem Zeitpunkt befindet sich der Transistor Q 11 im Sperrzustand, und der Transistor Q 12 befindet sich als Antwort auf den Ausgang des aus den Transistoren Q 13 und Q 14 gebildeten Inverters ebenfalls im gesperrten Zustand. Dementsprechend gibt es keinen Strompfad von der Eingangssignalleitung 30 zum Massepotential Vss, und es tritt kein Stromverbrauch auf.

Bei dem oben beschriebenen Aufbau kann der Pegel des Signals Φ zum Bestimmen einer Funktion in der Einrichtung in Abhän gigkeit davon, ob die Anschlußfläche 20 mit dem Stromversor gungspotential Vcc verbunden ist oder nicht, auf den H-Pegel oder auf den L-Pegel gesetzt werden. Außerdem ist es möglich, wenn die Anschlußfläche 20 mit dem Stromversorgungspotential Vcc verbunden ist eine Schaltung zum Erzeugen eines Funk tionsbestimmungssignals mit geringer Leistungsaufnahme zu schaffen, da der Gleichstrompfad aufgetrennt ist.

Fig. 2 ist ein Schaltbild, das ein Beispiel eines Aufbaus des in Fig. 1 gezeigten Rückstellsignalgenerators darstellt. Bei dem in Fig. 2 gezeigten Aufbau weist die Signalerzeu gungsschaltung eine RC-Verzögerungsschaltung mit einem p- Kanal-MOS-Transistor Q 20 und eine Kapazität C zum Verzö gern eines Anstiegs des Potentials bei Anlegen des Stromver sorgungspotentials Vcc sowie drei Inverterstufen, die das Ausgangssignal der RC-Verzögerungsschaltung aufnehmen, auf.

In der RC-Verzögerungsschaltung ist ein leitender Anschluß des p-Kanal-MOS-Transistors Q 20 mit der Stromversorgungslei tung 31 verbunden, sein Gate ist mit dem Massepotential Vss verbunden, und sein anderer leitender Anschluß ist mit einem Knotenpunkt N 1 verbunden. Die Kapazität C ist zwischen dem Knotenpunkt N 1 und dem Massepotential Vss vorgesehen.

Der Inverter I 1-Meist einen CMOS-Aufbau auf, bei dem ein p-Kanal-MOS-Transistor Q 21 und ein n-Kanal-MOS-Transistor Q 22 in komplementärer Weise miteinander verbunden sind.

Der das Ausgangssignal des Inverters I 1 aufnehmende Inverter I 2 weist einen Aufbau auf, bei dem ein p-Kanal-MOS-Transi stor Q 23 und ein n-Kanal-MOS-Transistor Q 24 in komplementärer Weise miteinander verbunden sind.

Der das Ausgangssignal des Inverters I 2 aufnehmende Inverter I 3 weist einen Aufbau auf, bei dem ein p-Kanal-MOS-Transi stor Q 25 und ein n-Kanal-MOS-Transistor Q 26 in komplementärer Weise miteinander verbunden sind. Das Impulssignal POR wird vom Inverter I 3 geliefert.

Der in der RC-Verzögerungsschaltung enthaltene p-Kanal-MOS- Transistor Q 20 weist einen auf einen geeigneten Wert (ent sprechend der Gatelänge bestimmt) eingestellten Durchgangs widerstand auf, und der Transistor Q 20 und die Kapazität C stellen die RC-Verzögerungsschaltung dar. Nun wird der Betrieb der in Fig. 2 gezeigten Impulssignalerzeugungsschal tung beschrieben, wobei auf die ein zugehöriges Betriebs signaldiagramm zeigende Fig. 3 Bezug genommen wird.

Wenn das Stromversorgungspotential Vcc an die Stromversor gungsleitung 31 angelegt wird, wird zunächst der Knotenpunkt N 1 durch den im leitenden Zustand befindlichen Transistor Q 2 mit einer vorbestimmten Zeitkonstante stufenweise aufge laden. Wenn das Potential des geladenen Knotenpunkts N 1 die Schwellenspannung des Inverters I 1 übersteigt, fällt das auf den H-Pegel angestiegene Potential des Knotenpunkts N 2 als Antwort auf das Anlegen des Stromversorgungspotentials Vcc auf L-Pegel ab. Das vom Inverter I 2 abgegebene Signal POR geht auf L-Pegel über, da das Potential des Knotenpunkts N 2 bald die Eingangsschwellenspannung des Inverters I 2 über steigt, obwohl vom Inverter I 2 unmittelbar nach dem Anlegen des Stromversorgungspotentials ein kleineres Impulssignal erzeugt worden ist. Dann steigt das Signal POR auf H-Pegel an, wenn der Ausgang des Inverters I 1 auf L-Pegel abfällt. Da das ursprüngliche kleine Impulssignal des Signals POR nicht die Eingangsschwellenspannung des Inverters 13 über steigt, steigt das Ausgangssignal POR des Inverters I 3 als Antwort auf das Einschalten der Stromversorgung auf den H- Pegel an, fällt aber als Antwort auf den Wechsel zum H-Pegel des Ausgangssignals des Inverters I 2 auf den L-Pegel ab. Als Ergebnis wird es möglich, das Impulssignal POR mit einer gewünschten Impulsdauer und als Antwort auf das Einschalten der Stromversorgung ansteigend zu erzeugen. Die Impulsdauer des Signals POR kann durch geeignetes Einstellen der Zeit konstanten der RC-Verzögerungsschaltung und der Eingangs logikschwellenspannung jeder Inverterstufe auf einen opti malen Wert eingestellt werden.

Fig. 4 ist ein Schaltbild, das einen Aufbau einer Funktions anweisungssignalerzeugungsschaltung entsprechend einer wei teren Ausführungsform der Erfindung darstellt. Bei dem in Fig. 4 gezeigten Aufbau wird ein Ausgangssignal eines von den Transistoren Q 2 bis Q 4 gebildeten Inverters, das heißt, ein Steuersignal Φ an das Gate eines Transistors Q 12 zum Setzen und Halten des Potentials auf der Eingangssignallei tung 30 angelegt. Auch bei diesem Schaltungsaufbau kann der Transistor Q 12, wenn die Eingangsschwellenspannung des aus den Transistoren Q 2 bis Q 4 gebildeten Inverters auf einen geeigneten Wert eingestellt ist, während des Ladens der Ein gangssignalleitung 30 selbst in dem Zustand abgeschaltet werden, bei dem die Anschlußfläche 20 mit dem Stromversor gungspotential Vcc verbunden ist, und die Transistoren Q 11 und Q 12 sind während des Anlegens des Stromversorgungspoten tials beide gesperrt. Somit kann der Strompfad zwischen der Eingangssignalleitung 30 und dem Massepotential Vss aufge trennt werden, und die Leistungsaufnahme kann reduziert wer den.

Bei den oben beschriebenen jeweiligen Ausführungsformen ist der p-Kanal-MOS-Transistor Q 2 im Inverter zum Liefern des Signals Φ enthalten. Dieser Transistor Q 2 ist zum Zweck des Setzens der Eingangsschwellenspannung der Inverterstufe vor gesehen, und daher ist es nicht besonders erforderlich, die sen Transistor Q 2 vorzusehen.

Fig. 5 ist ein Schaltbild, das einen Aufbau einer Funktions anweisungssignalerzeugungsschaltung gemäß einer wiederum weiteren Ausführungsform der Erfindung darstellt. Bei dem in Fig. 5 gezeigten Aufbau ist ein Merkmalsverhältnis (ein Widerstandsverhältnis, ein Schwellenspannungsverhältnis oder dergleichen) der Transistoren Q 30 und Q 40, die einen Inverter zum Erzeugen eines Funktionsanweisungssignals Φ darstellen, auf einen geeigneten Wert gesetzt, wodurch das Potential auf der Eingangssignalleitung 30 durch Anlegen der Spannungs versorgung geeignet gesetzt ist. Wenn der Transistor Q 30 zum Beispiel zum Zeitpunkt des Einschaltens der Stromversor gung früher als der Transistor Q 31 leitend wird (oder wenn der Transistor Q 30 eine größere Stromversorgungskapazität aufweist), steigt das Signal Φ sofort auf H-Pegel an, um den Transistor Q 32 leitend zu machen, wodurch die Eingangs signalleitung 30 auf das Massepotential Vss rückgestellt wird und das Potential auf der Eingangssignalleitung 30 auf den L-Pegel festgelegt wird. Wenn die Eingangssignalleitung 30 über die Anschlußfläche 20 mit dem Stromversorgungspoten tial Vcc verbunden ist, befindet sich das Signal Φ auf H- Pegel, und der Transistor Q 32 ist leitend, bis das Potential der geladenen Eingangssignalleitung 30 die Eingangsschwel lenspannung des aus den Transistoren Q 30 und Q 31 gebildeten Inverters beim Einschalten der Stromversorgung übersteigt. Wenn das Potential der Eingangssignalleitung 30 die Schwel lenspannung des Inverters aus den Transistoren Q 30 und Q 31 übersteigt, fällt das Signal Φ auf L-Pegel, und der Transi stor Q 32 wird gesperrt. Als Ergebnis ist der Strompfad zwi schen der Eingangssignalleitung 30 und dem Massepotential Vss aufgetrennt, und der Trennzustand wird während des Zu führens elektrischer Leistung aufrechterhalten. Obwohl es erforderlich ist, den Spitzenstrom zum Zeitpunkt des Ein schaltens der Stromversorgung zu minimieren, besteht die Möglichkeit, daß ein Strompfad gebildet werden kann, während der Transistor Q 32 in den leitenden Zustand gebracht wird. Wenn in diesem Fall die Impedanz des Transistors Q 32 zum Beispiel durch Erhöhen von dessen Gatelänge vergrößert wird, kann der Wert des Spitzenstroms reduziert werden. Wenn wei terhin die Eingangsschwellenspannung des aus den Transistoren Q 30 und Q 31 gebildeten Inverters zum Minimieren der Zeit konstanten für das Laden der Eingangssignalleitung 30 und zum Minimieren der Zeitdauer für das Übergehen des Transi stors Q 32 in den leitenden Zustand gesetzt wird, kann der Wert des Spitzenstroms zum Zeitpunkt des Einschaltens der Stromversorgung ebenfalls reduziert werden.

Obwohl die oben beschriebenen jeweiligen Ausführungsbeispiele auf den Fall bezogen sind, daß das Funktionsbestimmungssignal Φ in Abhängigkeit davon erzeugt wird,. ob die Eingangssignalleitung 30 mit dem Spannungsversorgungspotential Vcc verbunden ist oder nicht, kann das Funktionsbestimmungssignal Φ auch in Abhän gigkeit davon, ob die Eingangssignalleitung 30 mit dem Masse potential Vss verbunden ist oder nicht, erzeugt werden.

Fig. 6 ist ein Schaltbild, das einen Aufbau einer Funktions bestimmungssignalerzeugungsschaltung gemäß eines vierten Ausführungsbeispiels der Erfindung darstellt.

Bei dem in Fig. 6 gezeigten Aufbau sind p-Kanal-MOS-Transi storen Q 40 und Q 41 parallel zueinander zwischen der Strom versorgungsleitung 31 und der Eingangssignalleitung 30 vor gesehen. Der p-Kanal-MOS-Transistor Q 40 empfängt an seinem Gate ein Signal POR von der Impulserzeugungsschaltung 40. Der p-Kanal-MOS-Transistor Q 41 empfängt ein Funktionsbestim mungssignal Φ an seinem Gate. Bei dem in Fig. 6 gezeigten Aufbau wird der Pegel des Funktionsbestimmungssignals Φ in Abhängigkeit davon, ob die mit der Eingangssignalleitung 30 verbundene Anschlußfläche 20 für die Funktionsbestimmung mit dem Masseanschluß 25 verbunden ist oder nicht, gesetzt. Die Impulserzeugungsschaltung 40 hat den gleichen Aufbau wie die mit Bezug auf die Fig. 1 bis 4 beschriebene Schal tung, und das Signal POR aus der Inversion des Signals POR wird als ein Signal zum Rückstellen der Eingangssignalleitung 30 verwendet. Nun wird der Betrieb der in Fig. 6 gezeigten Schaltung mit Bezug auf ein in Fig. 7 gezeigtes Betriebs signaldiagramm erläutert.

Wenn das Stromversorgungspotential Vcc über die Stromver sorgungsanschlußfläche 21 an die Stromversorgungsleitung 31 angelegt wird, wird das Steuersignal POR von der Impuls erzeugungsschaltung 40 geliefert. Das Signal POR ist ein Signal, das mit einer Verzögerung einer vorbestimmten Zeit nach dem Einschalten der Stromversorgung ansteigt, und zwar in gleicher Weise wie mit Bezug auf die Fig. 2 und 3 be schrieben. Daraus folgend befindet sich der Transistor Q 40 im leitenden Zustand, bis das Signal POR nach dem Einschal ten der Stromversorgung ansteigt. Es sei angenommen, daß die Anschlußfläche 20 nicht mit dem Masseanschluß 25 ver bunden ist; dann wird die Eingangssignalleitung 30 über den im leitenden Zustand befindlichen Transistor Q 40 auf das Stromversorgungspotential Vcc aufgeladen. Wenn der Signal potentialpegel auf der Eingangssignalleitung 30 die Eingangs schwellenspannung der Inverterstufe übersteigt, fällt das Funktionsbestimmungssignal Φ auf L-Pegel ab. Als Antwort auf den Abfall des Funktionsbestimmungssignals Φ auf L-Pegel wird der Transistor Q 41 leitend, so daß das Stromversorgungs potential Vcc von der Stromversorgungsleitung 31 weiterhin an die Eingangssignalleitung 30 angelegt wird, um das Poten tial auf der Eingangssignalleitung 30 auf dem Pegel von Vcc zu halten. Wenn das Signal POR von der Impulserzeugungsschal tung 40 auf H-Pegel ansteigt, wird andererseits der Tran sistor Q 40 gesperrt. Dementsprechend wird, wenn die Anschluß fläche 20 sich in offenem Zustand befindet, das Potential auf der Eingangssignalleitung 30 während der Zufuhr elektri scher Leistung durch den Transistor Q 41 auf einem H-Pegel gleich dem Vcc-Pegel gehalten.

Als nächstes wird der Betrieb für den Fall, daß die Anschluß fläche 20 mit dem Masseanschluß 25 verbunden ist, beschrie ben. Wenn in diesem Fall das Stromversorgungspotential Vcc an die Stromversorgungsleitung 31 angelegt wird, wird die Eingangssignalleitung 30 durch den in leitendem Zustand be findlichen Transistor Q 40 aufgeladen. Da andererseits die Anschlußfläche 20 mit dem Masseanschluß 25 verbunden ist, wird die Eingangssignalleitung 30 über den Masseanschluß 25 auf den Pegel des Massepotentials Vss entladen. Wenn das Signal von der Impulserzeugungsschaltung 40 auf H-Pegel ansteigt, wird der Transistor Q 40 gesperrt, und die Eingangs signalleitung 30 wird auf das Massepotential Vss entladen. Wenn das Potential auf der Eingangssignalleitung 30 kleiner wird als die Eingangsschwellenspannung des aus den Transisto ren Q 2 bis Q 4 gebildeten Inverters, steigt das von der In verterstufe abgegebene Signal Φ auf H-Pegel, wodurch der Transistor Q 41 gesperrt wird. Bei dem in Fig. 6 gezeigten Aufbau befindet sich der Transistor Q 40 während der Zeit vom Beginn des Anlegens des Stromversorgungspotentials Vcc bis zum Anstieg des Signals (in der Praxis einige Mikro sekunden) im leitenden Zustand, und folglich besteht von der Stromversorgungsleitung 31 zum Massepotentialanschluß 25 ein Gleichstrompfad, der das Fließen eines Gleichstroms verursacht. Da jedoch die Impedanz des Transistors Q 40 einen größtmöglichen Wert aufweist, kann der Wert des durch den Pfad fließenden Stroms minimiert werden.

Fig. 8 ist ein Schaltbild, das einen Aufbau eines fünften Ausführungsbeispiels der Erfindung zeigt, bei dem das Ein gangsgatter eines CMOS-Inverters mit der Eingangssignallei tung 30 verbunden ist und bei dem das Ausgangsgatter mit dem Gate des MOS-Transistors Q 41 verbunden ist und der zum Steuern des Betriebs des p-Kanal-MOS-Transistors Q 41 vorge sehen ist. Der CMOS-Inverter zum Steuern des Betriebs des Transistors Q 41 weist einen p-Kanal-MOS-Transistor Q 42 und einen n-Kanal-MOS-Transistor Q 43 auf, die in komplementärer Weise miteinander verbunden sind. Bei diesem Aufbau ist die Eingangsschwellenspannung des aus den Transistoren Q 42 und Q 43 gebildeten Inverters auf einen geeigneten Wert zum Fest halten des Potentials auf der Eingangssignalleitung 30 zur Zeit des Einschaltens der Stromversorgung festgelegt. Auch bei dem in Fig. 8 gezeigten Schaltungsaufbau wird die Ein gangssignalleitung 30 für eine bestimmte Zeit durch die Funk tion des Transistors Q 40 geladen, und wenn das Potential der geladenen Eingangssignalleitung 30 die Eingangsschwel lenspannung des aus den Transistoren Q 42 und Q 43 gebildeten Inverters übersteigt, wird ein Signal mit L-Pegel an das Gate des Transistors Q 41 angelegt. Als Ergebnis wird der Transistor Q 41 leitend, so daß die Eingangssignalleitung 30 auf dem Stromversorgungspotential Vcc gehalten wird, wenn sich die Anschlußfläche 20 in offenem Zustand befindet. Wenn die Anschlußfläche 20 mit dem Pegel des Massepotentials Vss verbunden ist, werden die Transistoren Q 40 und Q 41 beide nach dem Anstieg des Signals auf den H-Pegel nach Anlegen des Stromversorgungspotentials Vcc gesperrt, und folglich existiert kein Gleichstrompfad, und es wird keine Leistung verbraucht, wenn die Eingangssignalleitung 30 mit dem Masse potential Vss verbunden ist.

Fig. 9 ist ein Schaltbild, das einen Aufbau einer Signal erzeugungsschaltung gemäß eines sechsten Ausführungsbeispiels der Erfindung darstellt. Bei dem in Fig. 9 gezeigten Aufbau wird das Steuersignal Φ verwendet, um das Potential auf der Eingangssignalleitung 30 zu erhalten, und es wird auch als ein Betriebssteuersignal für einen p-Kanal-MOS-Transistor Q 52 zum Auftrennen eines Strompfads verwendet. Der in Fig. 9 gezeigte Aufbau entspricht dem in Fig. 5 gezeigten Aufbau. Somit ist das ursprüngliche Potential auf der Eingangssignal leitung 30 zum Zeitpunkt des Einschaltens der Stromversor gung durch geeignetes Einstellen eines Verhältnisses von Eigenschaften der Transistioren Q 50 und Q 51 (und zwar eines Widerstandsverhältnisses und eines Schwellenspannungsver hältnisses, eines Stromversorgungsfähigkeitsverhältnisses usw.) sichergestellt. Wenn bei diesem Aufbau von Fig. 9 zum Beispiel die Leistungsfähigkeit des Transistors Q 50 kleiner ist als jene des Transistors Q 51 und wenn der Transistor Q 51 unmittelbar nach dem Einschalten der Stromversorgung früher leitend wird als der Transistor Q 50, fällt das Signal Φ unmittelbar nach dem Einschalten der Stromversorgung auf den L-Pegel ab, und der Transistor Q 51 befindet sich unmit telbar nach dem Einschalten im leitenden Zustand, um die Eingangssignalleitung 30 auf den Pegel des Stromversorgungs potentials Vcc aufzuladen. Das Signal Φ wird durch den Be trieb des aus den Transistoren Q 50 und Q 51 gebildeten Inver ters auf den L-Pegel gesetzt, so daß der leitende Zustand des Transistors Q 52 aufrechterhalten wird. Damit kann das Potential auf der Eingangssignalleitung 30 unmittelbar nach dem Einschalten der Stromversorgung auf dem festen Pegel des Stromversorgungspotentials Vcc gehalten werden. Wenn die Anschlußfläche 20 mit dem Massepotential Vss verbunden ist, obwohl der Transistor Q 52 für einen sehr kurzen Zeitraum in den leitenden Zustand gebracht ist, da die Eingangssignal leitung 30 über die Anschlußfläche 20 auf das Massepotential entladen wird, geht das Anweisungssignai Φ schnell auf den H-Pegel über, um den Transistor Q 52 zu sperren, wodurch der Strompfad aufgetrennt wird. Wenn in diesem Fall der Tran sistor Q 52 mit einer hohen Impedanz ausgelegt ist, wird es möglich, den Betrag des Stromflusses durch den leitenden Transistor Q 52 zu reduzieren. Wenn in diesem Falle die Ein gangsschwellenspannung des aus den Transistoren Q 50 und Q 51 gebildeten Inverters auf einen geeigneten Wert gesetzt ist, kann der Transistor Q 52 während des Entladens der Eingangs signalleitung 30 gesperrt werden, was ermöglicht, den Spit zenstrom zur Zeit des Einschaltens der Stromversorgung zu minimieren. Auch im Fall des Verbindens der Anschlußfläche 20 mit dem Massepotential Vss ist der im Inverter zum Liefern des Signals Φ enthaltene Transistor Q 2 dafür vorgesehen, die Eingangsschwellenspannung der Inverterstufe einzustellen. Es ist jedoch nicht gesondert erforderlich, den Transistor Q 2 vorzusehen.

Obwohl in den oben beschriebenen jeweiligen Ausführungsbei spielen der Schaltungsaufbau zum Erzeugen des Funktionsaus wahlsignals in der integrierten Halbleiterschaltung mit CMOS- Schaltungs-Aufbau beschrieben worden ist, ist die vorliegende Erfindung auch auf andere das Drahtbond-Auswahlsystem ver wendende Fälle anwendbar, bei denen zum Beispiel, wie in Fig. 10 ge zeigt ist, die Auswahl verfügbarer Anschlußflächen durch die Drahtbondauswahltechnik erfolgt, um das Anpassen durch entsprechende Bondanschlußflächen bei einer Gehäuseform anzu wenden. Insbesondere ist die vorliegende Erfindung auf den in Fig. 10 gezeigten Aufbau anwendbar, der eine Auswahlsi gnalerzeugungsschaltung 66 zum Erzeugen eines Anschlußflä chenbestimmungssignals und eine Anschlußflächenumschaltschal tung 65 zum Verbinden entweder der Anschlußfläche 60 a oder der Anschlußfläche 60 c mit einer internen Schaltung 67 in Abhängigkeit von einem Signal von der Auswahlsignalerzeu gungsschaltung 66 aufweist. Ein ähnliches Problem wie in bisher verwendeten Auswahlsignalerzeugungsschaltungen tritt in der Auswahlsignalerzeugungsschaltung 66 in dem in Fig. 10 gezeigten Aufbau auf, da ein Pegel eines von der Auswahl signalerzeugungsschaltung 66 erzeugten Signals in Abhängig keit vom Vorhandensein oder Nichtvorhandensein einer Bondver bindung zur Bondanschlußfläche 60 b gesetzt wird, um entweder die Bondanschlußfläche 60 a oder 60 c mittels der Anschlußflä chenumschaltschaltung 65 zu verbinden. Wenn die vorliegende Erfindung auf diesen Aufbau angewendet wird, kann jedoch die gleiche Wirkung wie in den oben beschriebenen Ausfüh rungsbeispielen erhalten werden, und es wird möglich, eine integrierte Halbleiterschaltung zu schaffen, die eine Aus wahlsignalerzeugungsschaltung mit geringer Leistungsaufnahme aufweist.

Außerdem versteht es sich von selbst, daß, obwohl in den oben beschriebenen Ausführungsbeispielen die Auswahl von Funktionen oder das Schalten von Anschlußflächen in einer integrierten Halbleiterschaltung, wie etwa einem DRAM durch Verwenden des Drahtbondens ausgeführt wird, die Erfindung auch auf andere Fälle anwendbar ist, wie etwa einen Fall, bei dem das Schalten einer Verbindung zum Erzeugen eines Funktionsanweisungssignals eines vorbestimmten Pegels durch die Master-Slicing-Technik erfolgt, oder den Fall, bei dem die Master-Slicing-Technik und die Drahtbond-Auswahltechnik gemischt verwendet werden.

Ferner gilt, daß, obwohl in den oben beschriebenen Ausfüh rungsbeispielen ein Betriebsmodebestimmungssignal in einem DRAM als ein Beispiel beschrieben worden ist, die Erfindung nicht auf dieses beschränkt ist. Die vorliegende Erfindung ist vielmehr auch auf andere Schaltungsaufbauten insofern anwendbar, als sie ermöglicht, daß ein internes Funktionsbe stimmungssignal in Abhängigkeit von einem Potential auf einer Eingangssignalleitung erzeugt wird. Weiterhin ist die vor liegende Erfindung auch auf einen Aufbau zum Auswählen von Gleichspannungseigenschaften einer Einrichtung anwendbar, wie zum Beispiel zum Umschalten zwischen einer Einrichtung mit extrem niedrigem Standby-Strom und einer Einrichtung mit normalem Standby-Strom durch Verbinden von Bondanschlüs sen.

In gleicher Weise gilt, daß, obwohl in den oben beschriebenen Ausführungsbeispielen in Verbindung mit den Zeichnungen ein spezifischer Schaltungsaufbau mit einer Einrichtung zum Auf trennen eines Strompfades im Fall der Verbindung der Ein gangssignalleitung mit dem Stromversorgungspotential oder dem Massepotential beschrieben worden ist, die vorliegende Erfindung nicht darauf beschränkt ist und daß jeder andere Schaltungsaufbau verwendet werden kann insofern, als die Erfindung das Auftrennen eines Strompfads durch eine Ein gangssignalleitung in Abhängigkeit vom Einschalten einer Stromversorgung ermöglicht.

Wie im vorstehenden beschrieben ist, wird gemäß der vorlie genden Erfindung, wenn die Eingangssignalleitung (die Signal leitung zum Eingeben des Funktionsbestimmungssignals) mit dem Stromversorgungspotential oder dem Massepotential in der internen Funktionsanweisungssignalerzeugungsschaltung in der integrierten Halbleiterschaltung verbunden wird, ein Aufbau zum Auftrennen des durch die Eingangssignalleitung gebildeten Strompfads in Abhängigkeit vom Einschalten der Stromversorgung verwendet, um eine Gleichstromkomponente abzutrennen, selbst wenn die Eingangssignalleitung mit einem vorbestimmten Potential verbunden ist. Damit kann eine inte grierte Halbleiterschaltung mit extrem niedrigen Standby- Strom-Eigenschaften geschaffen werden.

Claims

1. Integrierte Halbleiterschaltung mit Betriebsfunktionen, die in Abhängigkeit vom Verdrahtetsein zwischen einer ersten Bondanschlußfläche (20) und einem vorbestimmten Stromver sorgungspotential bestimmt sind, mit
einer ersten Potentialversorgungsleitung (31) zum Versorgen mit einem Betriebsstromversorgungspotential (Vcc),
einer Einrichtung (Q 2, Q 3, Q 4) zum Erzeugen eines Signals zum Bestimmen einer der Betriebsfunktionen als Antwort auf ein Potential auf einer mit der ersten Bondanschlußfläche (20) verbundenen Eingangssignalleitung (30),
einer Einrichtung (40) zum Erzeugen eines Aktivierungssignals während einer vorbestimmen Zeitdauer als Antwort auf das Liefern des Betriebsstromversorgungspotentials an die erste Potentialversorgungsleitung,
einer Einrichtung (Q 11, Q 40, Q 52), die als Antwort auf ein Ausgangssignal der Aktivierungssignalerzeugungseinrichtung (40) aktiviert wird, zum Rückstellen der Eingangssignallei tung (30) auf ein vorbestimmtes Potential und ,
einer Einrichtung (Q 12, Q 13, Q 14; Q 3, Q 4, Q 12; Q 30, Q 31, Q 32; Q 3, Q 4, Q 41; Q 41, Q 42, Q 43; Q 50, Q 51, Q 52) zum Setzen und Halten des Potentials auf der Eingangssignalleitung (30) in Abhängigkeit vom Potential auf der Eingangssignalleitung (30) und zum Auftrennen eines Strompfads, der die Eingangs signalleitung (30), die erste Bondanschlußfläche (20) und das vorbestimmte Stromversorgungspotential aufweist, wenn die erste Bondanschlußfläche (20) mit dem vorbestimmten Stromversorgungspotential verbunden ist.

2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Bondanschlußfläche (20) so ausgelegt ist, daß sie eine der Betriebsfunktionen der integrierten Halbleiterschaltung in Abhängigkeit von einer Verbindung der ersten Bondanschlußfläche (20) mit dem Betriebsstromversorgungspotential bestimmt, und daß die Rückstelleinrichtung (Q 11) eine Schaltung ist, die zwischen der Eingangssignalleitung (30) und einem von dem Betriebsstromversorgungspotential unterschiedlichen zweiten Stromversorgungspotential vorgesehen ist und als Antwort auf das Ausgangssignal der Aktivierungssignalerzeugungseinrich tung (40) freigegeben wird, um die Eingangssignalleitung (30) auf das zweite Stromversorgungspotential rückzustellen, wenn die erste Bondanschlußfläche (20) nicht mit dem Be triebsstromversorgungspotential verbunden ist.

3. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Schaltung (Q 11) ein Schalt transistor hoher Impedanz ist.

4. Integrierte Halbleiterschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Erhalte- und Auftrenneinrich tung (Q 12, Q 13, Q 14) einen Inverter (Q 13, Q 14), der zwischen dem Betriebsstrom versorgungspotential und dem zweiten Stromversorgungspoten tial vorgesehen ist, zum Invertieren des Potentials auf der Eingangssignalleitung (30) und zum Abgeben des invertierten Potentials und
einen Schalttransistor (Q 12), der zwischen der Eingangssi gnalleitung (30) und dem zweiten Stromversorgungspotential vorgesehen ist und der sich als Antwort auf das Ausgangssi gnal des Inverters (Q 13, Q 14) im nicht-leitenden Zustand befindet, aufweist. 5. Integrierte Halbleiterschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Erhalte- und Auftrennein richtung (Q 12, Q 13, Q 14) einen Schalttransistor (Q 12) auf weist, der zwischen der Eingangssignalleitung (30) und dem zweiten Stromversorgungspotential vorgesehen ist, und daß der Schaltbetrieb des Schalttransistors (Q 12) in Abhängigkeit von einem Ausgangssignal der Funktionsbestimmungssignaler zeugungseinrichtung (Q 2, Q 3, Q 4) gesteuert wird.

6. Integrierte Halbleiterschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Rückstelleinrichtung (Q 11, Q 40, Q 52) und die Erhalte- und Auftrenneinrichtung (Q 30, Q 31, Q 32) gemeinsam einen Schalttransistor (Q 32) aufweisen, der zwischen der Eingangssignalleitung (30) und dem zweiten Stromversorgungspotential vorgesehen ist und dessen Betrieb in Abhängigkeit von Ausgangssignalen (Q 30, Q 31) an die Funk tionsbestimmungssignalerzeugungseinrichtung (Q 2, Q 3, Q 4) ge steuert wird.

7. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Bondanschlußfläche (20) so ausgelegt ist, daß sie eine der Betriebsfunktionen der Schaltung in Abhängigkeit von der Verbindung der ersten Bondanschlußfläche (20) mit einem vom Betriebsstromversor gungspotential verschiedenen zweiten Stromversorgungspoten tial bestimmt, und daß die Rückstelleinrichtung (Q 11, Q 40, Q 52) eine Schaltung (Q 40) aufweist, die zwischen der ersten Potentialversorgungs leitung und der Eingangssignalleitung (30) vorgesehen ist und die in Abhängigkeit vom Ausgangssignal der Aktivierungs signalerzeugungseinrichtung (40) gesteuert wird, um die Ein gangssignalleitung (30) auf das Betriebsstromversorgungs potential rückzustellen, wenn die Eingangssignalleitung (30) nicht mit dem zweiten Stromversorgungspotential verbunden ist.

8. Integrierte Halbleiterschaltung nach Anspruch 1 oder 7, dadurch gekennzeichnet, daß die Halte- und Auftrenneinrich tung (Q 41, Q 42, Q 43) einen Schalttransistor (Q 41) aufweist, der zwischen der Eingangssignalleitung (30) und der ersten Potentialversorgungsleitung vorgesehen ist und der als Ant wort auf ein Ausgangssignal der Funktionsbestimmungssignal erzeugungseinrichtung (Q 2, Q 3, Q 4) gesperrt wird.

9. Integrierte Halbleiterschaltung nach Anspruch 1 oder 7, dadurch gekennzeichnet, daß die Erhalte- und Auftrennein richtung (Q 41, Q 42, Q 43)
einen Inverter (Q 42, Q 43), der zwischen dem Betriebsstrom versorgungspotential und dem zweiten Stromversorgungspoten tial vorgesehen ist, zum Invertieren des Potentials auf der Eingangssignalleitung (30) und zum Ausgeben des invertierten Potentials und
einen Schalttransistor (Q 41), der zwischen der ersten Poten tialversorgungsleitung und der Eingangssignalleitung (30) vorgesehen ist und dessen Einschalt- und Ausschaltbetrieb in Abhängigkeit vom Ausgangssignal des Inverters (Q 42, Q 43) gesteuert wird, aufweist.

10. Integrierte Halbleiterschaltung nach Anspruch 1 oder 7, dadurch gekennzeichnet, daß die Rückstelleinrichtung (Q 11, Q 40, Q 52) und die Erhalte- und Auftrenneinrichtung (Q 50, Q 51, Q 52) gemeinsam einen Schalttransistor (Q 52) aufweisen, der zwischen der ersten Potentialversorgungsleitung und der Eingangssignalleitung (30) vorgesehen ist und dessen Schalt betrieb in Abhängigkeit vom Ausgangssignal der Funktionsbe stimmungssignalerzeugungseinrichtung (Q 50, Q 51) gesteuert wird.

11. Integrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Aktivierungssignalerzeugungs einrichtung (40) eine Einrichtung (Q 20, C) zum Verzögern eines Anstiegs des Potentials auf der ersten Potentialver sorgungsleitung aufweist.

12. Integrierte Halbleiterschaltung nach Anspruch 11, dadurch gekennzeichnet, daß die Aktivierungssignalerzeugungs einrichtung (40) einen Inverter (I 1, I 2, I 3) zum Empfangen eines Ausgangssignals der Verzögerungseinrichtung (Q 20, C) aufweist.

13. Integrierte Halbleiterschaltung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß die Verzögerungseinrichtung (Q 20, C) eine RC-Verzögerungseinrichtung mit einer einen Widerstand darstellenden Einrichtung (Q 20) und einer kapazitiven Ein richtung (C) aufweist.