DE60005259T2 - Einzelgatteroxid Tiefsetzstellerschaltkreis mit Überspannungsschutz - Google Patents

Einzelgatteroxid Tiefsetzstellerschaltkreis mit Überspannungsschutz Download PDF

Info

Publication number
DE60005259T2
DE60005259T2 DE60005259T DE60005259T DE60005259T2 DE 60005259 T2 DE60005259 T2 DE 60005259T2 DE 60005259 T DE60005259 T DE 60005259T DE 60005259 T DE60005259 T DE 60005259T DE 60005259 T2 DE60005259 T2 DE 60005259T2
Authority
DE
Germany
Prior art keywords
voltage
circuit
transistor
gate oxide
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60005259T
Other languages
English (en)
Other versions
DE60005259D1 (de
Inventor
Oleg 905 North York Drapkin
Grigori 404 Toronto Temkine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Original Assignee
ATI International SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI International SRL filed Critical ATI International SRL
Publication of DE60005259D1 publication Critical patent/DE60005259D1/de
Application granted granted Critical
Publication of DE60005259T2 publication Critical patent/DE60005259T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/0185Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507Interface arrangements
    • H03K19/018521Interface arrangements of complementary type, e.g. CMOS
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00315Modifications for increasing the reliability for protection in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

  • Die Erfindung betrifft allgemein Überspannungsschutzschaltkreise zum Schutz anderer Schaltkreise gegen unerwünscht hohe Spannungspegel und insbesondere Spannungsuntersetzerschaltkreise zum Schutz eines Eingangs in einen geschützten Schaltkreis.
  • Angesichts der anhaltenden Forderung nach integrierten Schaltkreisen mit immer höherer Geschwindigkeit und geringerem Stromverbrauch besteht ein Bedarf an einfachen, kostengünstigen und zuverlässigen Überspannungsschutzschaltkreisen. Beispielsweise besteht die Anforderung, dass Videografik-Chips auf CMOS-Basis mit 128 oder mehr Eingangs-/ Ausgangsanschlüssen (E/A-Anschlüssen) bei Taktfrequenzen von 125 MHz bis 250 MHz oder darüber funktionieren sollen. Bei solchen Geräten kann zur Senkung des Stromverbrauchs die Versorgung eines Großteils ihrer Logik durch eine Spannungsquelle von 2,5 V erfolgen. Eine Möglichkeit zur Erhöhung der Betriebsgeschwindigkeit solcher Geräte besteht dann, die Gatelänge der Transistoren der Kernschaltung zu verringern. Eine Verringerung der Gatelänge von MOS-Geräten kann jedoch dazu führen, dass die Gatedurchschlagspannung niedriger wird. Wenn zum Beispiel ein integrierter Schaltkreis digitale Schaltungselemente enthält, die von einer Spannungsquelle von 2,5 V versorgt werden und mit einer Siliziumdioxid-Gatedicke von 50 Angström hergestellt sind, kann sich eine Gatedurchschlagspannung von etwa 3,5 Volt ergeben. Häufig müssen solche integrierten Schaltkreise Verbindungen mit konventionelleren digitalen Geräten herstellen, die mit 5 V oder 3,3 V betrieben werden. Dabei entsteht ein Problem, wenn die (mit 2,5 V betriebene) Kernlogikschaltung an den Eingangsstiften digitale Eingangssignale von 5 V von Peripheriegeräten empfängt. Wenn kein geeigneter Überspannungsschutz eingebaut ist, können solche Standardeingangssignale von 5 V oder Eingangssignale von 3,3 V zu Durchschlagschäden führen.
  • 1 zeigt eine bekannte Überspannungsschutzanordnung, die dieses Problem überwinden soll. Wie man sieht, ist im Eingangspfad von einem Eingangsstift P zum Eingang einer Kernlogikstufe auf MOS-Basis, wie z. B. ein Eingangs-/Ausgangsanschluss an einer Zentraleinheit oder sonstigen Prozessorbaugruppe, ein Widerstand R angeordnet. Quer zum Eingang 1 der Kemlogikstufe ist eine Abfangdiode D angeordnet und an eine Spannungsquelle von 2,5 V angeschlossen, die zum Abfangen der vom Stift P kommenden Überspannungen dient. Unter Betriebsbedingungen begrenzt der Widerstand R den Stromfluss zur Kernlogikschaltung, und es tritt ein Spannungsabfall durch den Widerstand auf. Wenn eine Eingangsspannung hoch genug ist, um die Diode D leitend zu machen, hält die Diode die Eingangsspannung auf einem festen Pegel (2,5V + Spannungsabfall am Diodenanschluss). Bei einer solchen Konfiguration treten diverse Probleme auf. Wenn die Kernlogik mit einer Gateoxiddicke von 50 Angström hergestellt ist, genügt schon eine Durchschlagspannung von 3,5 V, um die Kernlogikstufe zu beschädigen (0,7 V/A·50 a = 3,5 V). Bei einem Diodenspannungsabfall von 0,7 Volt ist 3,2 V die maximale Eingangsspannung in die Kemlogikstufe, die jedoch sehr nah bei der Durchschlagspannung von 3,5 V liegt, so dass über die Temperatur und die Zeit die Zuverlässigkeit des Schaltkreises gefährdet sein kann. Außerdem lässt die Abfangdiode D einen zusätzlichen Stromfluss durch das Substrat zu, was zum dauerhaften Leiten (Latch-up) der Kernlogikschaltung führen kann.
  • Ein weiteres Problem ist der Einsatz des Widerstands R. Solche ohmschen Elemente beanspruchen in integrierten Schaltkreisen viel Platz und bewirken beim Anlegen einer Eingangsspannung von beispielsweise 5 Volt an den Stift P eine Abstrahlung von viel Energie und somit Wärme. Außerdem kann durch den Widerstand R und den kapazitiven Störwiderstand des Gateanschlusses der Kernlogikschaltung eine große Zeitverzögerung auftreten. Diese Zeitverzögerung verringert die Betriebsgeschwindigkeit des Systems.
  • Es sind noch andere Überspannungsschutzschaltungen bekannt, wie z. B. aus dem US-Patent Nr. 5.905.621 mit dem Titel "Spannungsuntersetzerschaltkreis zum Schutz eines Eingangsknotens in einen geschützten Schaltkreis", der Einzelgatteroxid-Überspannungsschutzschaltkreise beinhalten kann. Solche Schaltkreise können in vielen Anwendungsfällen recht nützlich sein. Bei der Ausführungsform, bei der ein NMOS-Spannungsdurchlassgerät mit einer Eingangsspannung beaufschlagt wird, kann jedoch der Ausgang der Überspannungsschutzschaltung auf eine Gateversorgungsspannung abzüglich einer Schwellenspannung des Spannungsdurchlassgerätes begrenzt sein. Bei geschützten Schaltkreisen mit niedrigeren Quellenspannungen kann es aber zum Beispiel wünschenswert sein, den Ausgang der Schutzschaltung ohne einen zusätzlichen Schwellenspannungsabfall zu haben.
  • Eine wertere Überspannungsschutzschaltung ist zum Beispiel aus dem US-Patent Nr. 5.319.259 vom 7. Juni 1994 mit dem Titel "Niederspannungseingangs- und -ausgangsschaltkreise mit Überspannungsschutz" bekannt. Bei einem solchen Stromkreis kommt u. a. ein Rückkopplungspfad zur Anwendung, mit dem ein Ausgang einer Schutzschaltung hochgesetzt werden soll, der als Eingang für eine andere Stufe dient. Eine solche Schaltung kann jedoch anfangen, Strom zu verbrauchen, wenn der Spannungseingang von einem Hochpegel zu einem Niederpegel wechselt. Die Schutzschaltung selbst kann zum Beispiel unnötigerweise Strom verbrauchen, wenn die das Eingangssignal bereitstellende Eingangsstufe nicht genug Treibstrom hat, um einen Eingangsdurchlasstransistor ordnungsgemäß zu schalten.
  • Infolgedessen besteht Bedarf an einer Einzelgatteroxid-Schutzschaltung, die den Stromverbrauch senkt und die Betriebsgeschwindigkeit eines Systems auf einfache und zuverlässige Weise steigert. Es wäre wünschenswert, wenn die Schutzschaltung ohne Eingangsstromverbrauch sowie ohne GS-Stromverbrauch bei Bedarf eine Ausgangsspannung bereitstellen würde, die im Wesentlichen gleich der Bezugsspannung der Schutzschaltung ist.
  • Nach einem ersten Aspekt der vorliegenden Erfindung beinhaltet ein Eingangsstufenschaltkreis zur Spannungsumsetzung einen Überspannungsschutz, bestehend aus
    einem Spannungsdurchlassschaltkreis mit einem ersten Anschluss, der wirksam zur Aufnahme einer ersten Bezugsspannung gekoppelt ist, einem zweiten Anschluss, der wirksam zur Aufnahme eines Eingangssignals gekoppelt ist, dessen Spannungspegel höher und niedriger als die Bezugsspannung sein kann, und einem dritten Anschluss, wobei der Spannungsdurchlassschaltkreis aus einer Einzelgatteroxiddicke besteht; und
    einem Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis mit einem wirksam zwischen dem dritten Anschluss des Spannungsdurchlassschaltkreises und einem Ausgangssignalanschluss des Spannungstiefsetzstellerschaltkreises gekoppelten Einzelgatteroxid-Überspannungsschutzschaltkreis, wobei der Spannungstiefsetzstellerschaltkreis die Erzeugung eines skalierten Ausgangssignals bewirkt, dessen maximaler Spannungspegel im Wesentlichen gleich einer zweiten Bezugsspannung ist, wenn die Eingangsspannung die zweite Bezugsspannung übersteigt.
  • Nach einem zweiten Aspekt der vorliegenden Erfindung besteht ein Verfahren zur Schaffung einer Spannungsumsetzung und eines Überspannungsschutzes für einen Eingangsstufenschaltkreis aus folgenden Schritten:
    Aufnahme eines Eingangssignals durch einen Einzelgatteroxid-Spannungsdurchlassschaltkreis, wobei der Spannungspegel des Eingangssignals höher und niedriger als eine erste Bezugsspannung für den Spannungsdurchlassschaltkreis sein kann; und
    Umsetzung eines Spannungspegels des Eingangssignals von einem ersten logischen Hochpegel auf einen zweiten niedrigeren logischen Hochpegel durch einen Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis, der wirksam an eine zweite Bezugsspannung gekoppelt ist und auch einen Einzelgatteroxid-Überspannungsschutzschaltkreis aufweist, um ein skaliertes Ausgangssignal zu erzeugen, dessen maximaler Spannungspegel im Wesentlichen gleich der zweiten Bezugsspannung ist, wenn das Eingangssignal die zweite Bezugsspannung übersteigt.
  • Unter Bezugnahme auf die Zeichnungen wird die Erfindung anhand von Beispielen leichter verständlich sein. In den Zeichnungen zeigen:
  • 1 eine Überspannungsschutzschaltung nach dem bekannten Stand der Technik;
  • 2 ein Blockdiagramm zur Veranschaulichung eines Beispiels der Erfindung nach einer Ausführungsform der Erfindung;
  • 3 ein Beispiel des Spannungsuntersetzerschaltkreises nach einer Ausführungsform der Erfindung; und
  • 4 ein Schaltbild zur Veranschaulichung des Schaltkreises aus 3, bei dem auch eine Schmitt-Triggerschaltung zur Rauschverminderung verwendet wird.
  • Kurz gesagt, wird durch einen Eingangsstufenschaltkreis und ein Verfahren eine Spannungsumsetzung und ein Überspannungsschutz für einen Eingangsstufenschaltkreis unter Verwendung eines Einzelgatteroxid-Spannungsdurchlassschaltkreises und eines Einzelgatteroxid-Spannungstiefsetzstellerschattkreises geschaffen. Bei einer Ausführungsform beinhaltet der Schaltkreis und das Verfahren die Aufnahme eines Eingangssignals durch den Einzelgatteroxid-Spannungsdurchlassschaltkreis, wobei der Spannungspegel des Eingangssignals höher und niedriger als eine erste Bezugsspannung für den Spannungsdurchlassschaltkreis sein kann. Ein Ausgangssignal vom Spannungsdurchlassschaltkreis wird einem Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis bereitgestellt, der mittels Inverter den Spannungspegel des Eingangssignals von einem ersten logischen Hochpegel auf einen zweiten niedrigeren logischen Hochpegel umsetzt, wenn das Eingangssignal eine Bezugsspannung übersteigt. Der Schaltkreis und das Verfahren erzeugt ein skaliertes Ausgangssignal, dessen maximaler Spannungspegel im Wesentlichen gleich einer mit dem Tiefsetzstellerschaltkreis zusammenhängenden Bezugsspannung ist, wenn das Eingangssignal die Bezugsspannung übersteigt, so dass ein Ausgangssignal für einen geschützten Schaltkreis, wie z. B. eine Kernlogikschaltung, höher ist als ein Eingangssignal minus ein Schwellenspannungsabfall, der durch den Spannungsdurchlassschaltkreis auftritt. Bei einer anderen Ausführungsform wird für ein Ausgangssignal vom Spannungstiefsetzstellerschaltkreis Hysterese einbezogen, um für eine angemessene Rauschverminderung zu sorgen, bevor das umgesetzte Signal nachfolgenden Stufen zugeleitet wird.
  • 2 veranschaulicht ein Beispiel eines Eingangsstufenschaltkreises 200, der in einem beliebigen geeigneten Schaltkreis verwendet werden kann. Beispielsweise kann der Eingangsstufenschaltkreis 200 als Schnittstelle zu Kernschaltungselementen mit einer Stromversorgung von 2,5 V oder mit einem anderen geeigneten Spannungspegel in einem integrierten Schaltkreis verwendet werden, wie z. B. in einem Video- und/oder Grafikverarbeitungsschaltkreis, einem Mikroprozessor oder einem anderen geeigneten integrierten Schaltkreis. Der Eingangsstufenschaltkreis 200 ist für die Aufnahme mehrerer verschiedener Spannungsbereiche ausgelegt, wie z. B. 0 bis 5 V, 0 bis 3,3 V, 0 bis 2,5 V oder sonstige geeignete Spannungsbereiche. Dadurch lässt sich der Eingangsstufenschaltkreis 200 an unterschiedliche Schaltkreise koppeln, die derartige Spannungspegel liefern können. Auf diese Weise ist es möglich, den Eingangsstufenschaltkreis 200 an neuere und ältere Schaltkreise sowie an Schaltkreise mit verschiedenen Stromversorgungspegeln und Ausgangssignalpegeln zu koppeln.
  • Der Eingangsstufenschaltkreis 200 weist einen Spannungsdurchlassschaltkreis 202 mit Überspannungsschutz und einen Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis 204 mit Überspannungsschutz auf. Ein Inverter 206 oder irgendein anderes geeignetes logisches Element am Ausgang des Tiefsetzstellerschaltkreises 204 stellt nicht invertierten Ausgang 220 zur Kernlogik oder zu anderen logischen Schaltkreisen bereit. Der Spannungsdurchlassschaltkreis 202 besteht aus einem oder mehreren Einzelgatteroxidgeräten mit der gleichen Gateoxiddicke wie die Geräte, aus denen der Einzelgatteroxid-Spannungstiefsetzsteilerschaltkreis 204 besteht. Dadurch bietet der Eingangsstufenschaltkreis 200 u. a. den Vorteil, dass für alle enthaltenen Bauelemente ein einheitliches Herstellungsverfahren beibehalten werden kann. Die Einzelgattergeräte weisen vorzugsweise die gleiche Gateoxiddicke auf wie der Schaltkreis, für den sie eine skalierte Ausgangsspannung 220 bereitstellen. Die externen Schaltungselemente, die die skalierte Ausgangsspannung 220 aufnehmen, können zum Beispiel eine Kernlogikschaltung oder andere geeignete logische Elemente sein. Der Spannungsdurchlassschaltkreis 202 ist mit einheitlicher Gateoxiddicke hergestellt und weist einen ersten Anschluss auf, der wirksam zur Aufnahme einer ersten Bezugsspannung 210 gekoppelt ist. Der hier gebrauchte Ausdruck "Anschluss" kann jeder Draht, Kontaktfleck, Knotenpunkt, jede Spur oder jeder andere geeignete Mechanismus sein, der eine direkte oder indirekte Kopplung zur Aufnahme elektrischer oder optischer Energie ermöglicht. Der Spannungsdurchlassschaltkreis 202 weist ferner einen zweiten Anschluss auf, der wirksam zur Aufnahme eines Eingangssignals (212) gekoppelt ist, dessen Spannungspegel höher und niedriger als die Bezugsspannung (210) sein kann. Über einen dritten Anschluss gibt der Spannungsdurchlassschaltkreis 202 eine durchgelassene Spannung 214 aus.
  • Die Bezugsspannung 210 ist auf einen Pegel eingestellt, der eine Gate-Source-Spannung oder Gate-Drain-Spannung in akzeptablen normalen Betriebsbereichen gewährleistet.
  • Dadurch ist Überspannungsschutz für den Spannungsdurchlassschaltkreis 202 gewährleistet.
  • Der Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis 204 bewirkt die Erzeugung eines skalierten Ausgangssignals 208, dessen maximaler Spannungspegel im Wesentlichen gleich einer Bezugsspannung 216 ist. Der Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis 204 weist einen Anschluss zur Aufnahme einer durchgelassenen Spannung 214 und einen Ausgangssignalanschluss zur Ausgabe der skalierten Ausgangsspannung 208 auf.
  • 3 veranschaulicht ein Beispiel einer Ausführungsform des Eingangsstufenschaltkreises 200. Bei dieser Ausführungsform weist der Spannungsdurchlassschaltkreis 202 ein NMOS-Transistorgerät 301 mit einem Gate als erstem Anschluss, einer Source als zweitem . Anschluss zur Bereitstellung der durchgelassenen Spannung 214 und einem Drain als drittem Anschluss zur Aufnahme des variablen Eingangssignals 212 auf.
  • Der Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis 204 weist einen wirksam an die Bezugsspannung 216 gekoppelten Anschluss 300, einen wirksam zur Aufnahme des Eingangssignals 212 gekoppelten Anschluss 302 und einen wirksam an den dritten Anschluss des Spannungsdurchlassschaltkreises gekoppelten Anschluss 304 zur Aufnahme der durchgelassenen Spannung 214 auf. Bei dieser Ausführungsform weist der Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis 204 einen PMOS-Transistor 310, einen Spannungsschutz-PMOS-Transistor 312 und einem NMOS-Transistor 314 auf. Der PMOS-Transistor 310 hat ein Gate, das wirksam zur Aufnahme des Eingangssignals 212 gekoppelt ist, eine Source, die wirksam an die Bezugsspannung 216 gekoppelt ist, und einen Drain, der wirksam an eine Source des PMOS-Transistors 312 gekoppelt ist. Der PMOS-Transistor 312 hat ein Gate, das wirksam an die Source des NMOS-Durchlasstransistors gekoppelt ist, und einen Drain, der die Erzeugung eines skalierten Ausgangssignals 208 bewirkt. Der Drain ist auch an die Source des NMOS-Transistors 314 gekoppelt. Der NMOS-Transistor 314 hat eine Source, die auch das skalierte Ausgangssignal 208 bereitstellt, ein Gate, das wirksam zur Aufnahme der durchgelassenen Eingangsspannung gekoppelt ist und wirksam an die Source des NMOS-Transistordurchlassschaltkreises gekoppelt ist, und einen Drain, der wirksam an Erde gekoppelt ist. Die Transistoren 310, 312, 314 und der Durchlasstransistor 301 sind in Form von Einzelgatteroxidgeräten hergestellt, vorzugsweise mit einer Gateoxiddicke von weniger als 50 Å. Man wird erkennen, dass bei Bedarf auch eine andere geeignete Transistorkonfiguration verwendet werden kann. Die Kopplung kann im Übrigen je nach der gewünschten Implementierung des Schaltkreises entweder direkt oder indirekt erfolgen.
  • Die Bezugsspannung 216 kann beispielsweise eine Kernlogikversorgungsspannung von 2,5 V oder eine andere geeignete Bezugsspannung sein. Die Bezugsspannung 210 kann beispielsweise bei Bedarf die gleiche Spannung wie die Bezugsspannung 216 sein, jedoch von der Bezugsspannung 216 getrennt.
  • Unter Betriebsbedingungen ist der Spannungsbereich der vom Eingangsstufenschaltkreis 200 und Inverter 206 ausgegebenen skalierten Ausgangsspannung 220 im Wesentlichen gleich dem Eingangsspannungsbereich 212, wenn beispielsweise die Eingangsspannung im L-Bereich liegt. Wenn zum Beispiel eine variable Eingangsspannung 212 im Bereich von 0 bis 2,5 V liegt, wird das Ausgangsspannungssignal 208 im Bereich von 2,5 V bis 0 V liegen. Bei der Weiterleitung zum Inverter 206 wird die Ausgangsspannung 220 für Kernschaltungselemente oder andere Schaltungselemente beispielsweise 0 V bis 2,5 V betragen. Der Spannungstiefsetzstellerschaltkreis 204 erzeugt zusammen mit dem Inverter 206 eine Ausgangsspannung 220, deren Bereich im Wesentlichen gleich dem der Eingangsspannung im L-Bereich ist. Auch die maximale Ausgangsspannung 208 sowie die maximale Ausgangsspannung 220 ist im Wesentlichen gleich der Bezugsspannung 216, wodurch ein durch den Spannungsdurchlasstransistor 301 eingebauter Spannungsschwellenabfall vermieden wird. Wenn unter Überspannungsbedingungen z. B. die Eingangsspannung 212 von 0 bis 5 V geht, ermöglichen die Transistoren 310, 312 und 314 den vollen Bereich von 0 V bis 2,5 V ohne Stromentnahme. Außerdem sind die Transistoren 310, 312 und 314 gegen Überspannungszustände dadurch geschützt, dass ein Gate-Drain-Potenzial und Gate-Source-Potenzial bereitgestellt wird, das in den normalen Betriebsbereichen für die Geräte liegt.
  • Während das Eingangssignal 212 vom logischen Element 0 zum logischen Element 1 geht, begrenzt der Durchlasstransistor 301 die Durchgangsspannung 14 auf etwa die Bezugsspannung 210 minus Schwellenspannung für alle logischen Hochpegel, so dass die Transistoren 301 und 314 nicht durch Überspannungszustände beschädigt werden. Der Transistor 314 schaltet sich ein, der Transistor 310 schaltet sich aus, und die Ausgangsspannung 208 wird zwangsgeerdet. Wenn zum Beispiel die Eingangsspannung 5 V beträgt, wird die Spannung am Knoten N1 niedrig genug gehalten, um die Transistoren 310 und 312 während solcher Überspannungszustände (d. h. wenn die Bezugsspannung zum Beispiel 2,5 V und der logische Hochpegel der Eingangsspannung 5 V beträgt) vor Schäden zu bewahren. Die Spannung bei N1 muss jedoch hoch genug sein, um den Transistor 312 ausgeschaltet zu lassen, darf aber nicht so niedrig sein, dass der Drain-Gate-Pfad beschädigt wird. Wenn der Transistor 310 ausgeschaltet ist, findet kein Stromdurchgang durch den Transistor 312 statt. In diesem Fall ist die Gate-Source-Spannung des Transistors 312 niedriger als beispielsweise die durchgelassene Spannung 214 plus Schwellenspannung des Transistors 312 (in diesem Beispiel ergibt die Summe 2,5 V). Der Transistor 312 trennt die Drains von Transistor 314 und Transistor 310. Wenn der Transistor 314 im "Ein"-Zustand und der Transistor 310 im "Aus"-Zustand ist, würde die Gate-Drain-Spannung des Transistors 310 ohne die durch den Transistor 312 bewirkte Trennung 5 V betragen. In diesem Fall würde der Einzelgatteroxid-Transistor 310 beschädigt werden.
  • Der Schaltkreis als solcher funktioniert so, dass bei einer Eingangsspannung von 0 V die durchgelassene Spannung 214 etwa 0 V, die Ausgangsspannung 208 etwa 2,5 V und die Spannung bei N1 etwa 2,5 V beträgt. Der Ausgang zum Kern beträgt nach erfolgter Inversion 0 V. Außerdem ist Transistor 310 "Ein", Transistor 314 ist "Aus", Transistor 310 ist "Ein", und Transistor 312 ist "Ein". Bei einer Eingangsspannung von 5 V beträgt die durchgelassene Spannung etwa 1,8 V, und die Ausgangsspannung 208 beträgt etwa 0 V, weil der Transistor 314 eingeschaltet ist. Die Spannung bei N1 beträgt 2,5 V, was hoch genug ist, um eine Beschädigung zwischen dem Gate-Drain-Transistor 310 und dem Source-Gate-Transistor 312 zu vermeiden. Sie ist auch niedrig genug, um den Transistor 312 ausgeschaltet zu lassen. Die Ausgangsspannung zum Kern beträgt nach erfolgter Inversion 2,5 V.
  • 4 zeigt eine andere Ausführungsform des Schaltkreises 200 unter Einbeziehung einer Hystereseschaltung, die wirksam zur Aufnahme des Ausgangssignals 208 gekoppelt ist, um die Rauschverminderung für ein skaliertes Ausgangssignal zu fördern. Bei dieser Ausführungsform ist die Hystereseschaltung in Form einer eine Schmitt-Triggerschaltung mit mehreren Transistoren 400 und 402 ausgeführt. Das Ausgangssignal 208 als solches kann in angemessener Weise gefiltert werden, um den Durchgang von Störimpulsen durch die an den Ausgang des Eingangsstufenschaltkreises 200 angeschlossene Kernlogikschaltung oder sonstige Schaltung zu vermeiden. Es kann aber auch jede andere geeignete Rauschverminderungsschaltung verwendet werden.
  • FIG. 1
  • Bekannter Stand der Technik
  • 2.5 VDC bus
    Sammelschiene 2,5 V GS
    Output
    Ausgang
  • FIG. 2
  • Variable level input
    Eingang mit variablem Pegel
    VREF1 (2)
    Bezugsspannung 1 (2)
    Voltage pass ckt with ...
    Spannungsdurchlassschaltkreis mit
    Überspannungsschutz
    Inverter
    Inverter
    To core logic or other logic
    Zur Kernlogik oder sonstigen Logik
  • FIG. 3
  • Single gate oxide high to low ...
    Einzelgatteroxid-Spannungstiefsetzsteller
    Input
    Eingang
    Soft
    Weich
    VDD core = 2.5V
    VDD-Kern = 2,5 V
    Output to core
    Ausgang zum Kern
  • FIG. 4
  • (Beschriftung wie FIG. 3)

Claims (12)

  1. Eingangsstufenschaltkreis (200) zur Spannungsumsetzung mit Überspannungsschutz, bestehend aus einem Spannungsdurchlassschaltkreis (202) mit einem ersten Anschluss, der wirksam zur Aufnahme einer ersten Bezugsspannung (210) gekoppelt ist, einem zweiten Anschluss, der wirksam zur Aufnahme eines Eingangssignals (212) gekoppelt ist, dessen Spannungspegel höher und niedriger als die erste Bezugsspannung (210) sein kann, und einem dritten Anschluss, wobei der Spannungsdurchlassschaltkreis aus einer Einzelgatteroxiddicke besteht; und einem Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis (204) mit einem wirksam zwischen dem dritten Anschluss des Spannungsdurchlassschaltkreises (202) und einem Ausgangssignalanschluss des Spannungstiefsetzstellerschaltkreises (204) gekoppelten Einzelgatteroxid-Überspannungsschutzschaltkreis, wobei der Spannungstiefsetzstellerschaltkreis (204) die Erzeugung eines skalierten Ausgangssignals (208) bewirkt, dessen maximaler Spannungspegel im Wesentlichen gleich einer zweiten Bezugsspannung (216) ist, wenn die Eingangsspannung (212) die zweite Bezugsspannung (216) übersteigt.
  2. Schaltkreis nach Anspruch 1, bei dem der Spannungsdurchlassschaltkreis (202) ein Transistor (301) ist.
  3. Schaltkreis nach Anspruch 1 oder 2, bei dem der Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis (204) einen vierten Anschluss, der wirksam an die zweite Bezugsspannung (216) gekoppelt ist, einen fünften Anschluss, der wirksam zur Aufnahme des Eingangssignals (212) gekoppelt ist, und einen sechsten Anschluss, der wirksam an den dritten Anschluss des Spannungsdurchlassschaltkreises (202) gekoppelt ist, aufweist.
  4. Schaltkreis nach einem der vorhergehenden Ansprüche, bei dem der Einzelgatteroxid-Spannungsdurchlassschaltkreis (202) eine NMOS-Transistorvorrichtung (301) mit einem Gate als erstem Anschluss, einer Source als zweitem Anschluss und einem Drain als drittem Anschluss aufweist.
  5. Schaltkreis nach einem der vorhergehenden Ansprüche, bei dem der Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis (204) mindestens einen ersten Transistor (310), der wirksam an die zweite Bezugsspannung (216) und an das Eingangssignal (212) gekoppelt ist, einen zweiten Transistor (312), der wirksam an den ersten Transistor (310) und an den dritten Anschluss gekoppelt ist, und einen dritten Transistor (314), der wirksam an den zweiten Transistor (312) und an den dritten Anschluss des Spannungsdurchlassschaltkreises (202) gekoppelt ist, aufweist.
  6. Eingangsstufenschaltkreis (200) zur Spannungsumsetzung mit Überspannungsschutz, bestehend aus mindestens einem NMOS-Spannungsdurchlasstransistor (301) mit einem Gate, das wirksam zur Aufnahme einer ersten Bezugsspannung (210) gekoppelt ist, einem Drain, der wirksam zur Aufnahme eines Eingangssignals (212) gekoppelt ist, dessen Spannungspegel höher und niedriger als die erste Bezugsspannung (210) sein kann, und einer Source zur Ausgabe eines durchgelassenen Eingangssignals (214); und einem Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis (204) mit einem ersten PMOS-Transistor (310), einem zweiten PMOS-Transistor (312) und einem NMOS-Transistor (314), wobei der erste PMOS-Transistor (310) ein Gate, das wirksam zur Aufnahme des Eingangssignals (212) gekoppelt ist, eine Source, die wirksam an eine zweite Bezugsspannung (216) gekoppelt ist, und einen Drain, der wirksam an eine Source des zweiten PMOS-Transistors (312) gekoppelt ist, aufweist und wobei der zweite PMOS-Transistor (312) ein Gate, das wirksam an die Source des NMOS-Durchlasstransistors (301) gekoppelt ist, und einen Drain, der die Erzeugung eines skalierten Ausgangssignals (208) bewirkt, aufweist und wobei der NMOS-Transistor (314) eine Source, die wirksam an den Drain des zweiten PMOS-Transistors (312) gekoppelt ist, und ein Gate, das wirksam zur Aufnahme des durchgelassenen Eingangssignals (214) gekoppelt ist, aufweist; und wobei der NMOS-Spannungsdurchlasstransistor (301), der erste PMOS-Transistor (310), der zweite PMOS-Transistor (312) und der NMOS-Transistor (314) in Form von Einzelgatteroxidvorrichtungen hergestellt sind.
  7. Schaltkreis nach Anspruch 5 oder 6 unter Einbeziehung einer Hystereseschaltung, die wirksam an den dritten Anschluss des Spannungsdurchlassschaltkreises (202) bzw. an die Source des NMOS-Spannungsdurchlasstransistors und wirksam an das skalierte Ausgangssignal gekoppelt ist, um die Rauschverminderung für das skalierte Ausgangssignal zu fördern.
  8. Schaltkreis nach Anspruch 7, bei dem die Hystereseschaltung eine Schmitt-Triggerschaltung ist.
  9. Schaltkreis nach einem der Ansprüche 4 bis 6 oder einem davon abhängigen Anspruch, wenn dieser entweder von Anspruch 2 oder Anspruch 3 abhängt, sofern von Anspruch 2 abhängig, bei dem die Transistoren (301, 310, 312, 314) des Einzelgatteroxid- Spannungstiefsetzstellerschaltkreises (204) und des Einzelgatteroxid-Spannungsdurchlassschaltkreises (202) eine Gatteroxiddicke von 50 Å oder weniger haben und bei dem das Eingangssignal (212) einer von mehreren, und zwar von mindestens drei verschiedenen Spannungsbereichen ist.
  10. Schaltkreis nach einem der vorhergehenden Ansprüche, bei dem die erste und zweite Bezugsspannung (210, 216) 2,5 V beträgt und bei dem das Eingangssignal (212) zwischen mindestens 0 und 5 V variieren kann.
  11. Verfahren zur Schaffung einer Spannungsumsetzung und eines Überspannungsschutzes für einen Eingangsstufenschaltkreis, bestehend aus folgenden Schritten: Aufnahme eines Eingangssignals (212) durch einen Einzelgatteroxid-Spannungsdurchlassschaltkreis (202), wobei der Spannungspegel des Eingangssignals (212) höher und niedriger als eine erste Bezugsspannung (210) für den Spannungsdurchlassschaltkreis (202) sein kann; und Umsetzung eines Spannungspegels des Eingangssignals (212) von einem ersten logischen Hochpegel auf einen zweiten niedrigeren logischen Hochpegel durch einen Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis (204), der wirksam an eine zweite Bezugsspannung (216) gekoppelt ist und auch einen Einzelgatteroxid-Überspannungsschutzschaltkreis aufweist, um ein skaliertes Ausgangssignal (208) zu erzeugen, dessen maximaler Spannungspegel im Wesentlichen gleich der zweiten Bezugsspannung (216) ist, wenn das Eingangssignal (212) die zweite Bezugsspannung (216) übersteigt.
  12. Verfahren nach Anspruch 11 unter Einbeziehung der Schaffung einer Hystere für einen Ausgangssignalanschluss, um die Rauschverminderung für ein skaliertes Ausgangssignal (208) aus dem Einzelgatteroxid-Spannungstiefsetzstellerschaltkreis (204) zu fördern.
DE60005259T 1999-07-09 2000-07-06 Einzelgatteroxid Tiefsetzstellerschaltkreis mit Überspannungsschutz Expired - Lifetime DE60005259T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/350,625 US6342996B1 (en) 1999-07-09 1999-07-09 Single gate oxide high to low level converter circuit with overvoltage protection
US350625 1999-07-09

Publications (2)

Publication Number Publication Date
DE60005259D1 DE60005259D1 (de) 2003-10-23
DE60005259T2 true DE60005259T2 (de) 2004-07-01

Family

ID=23377529

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60005259T Expired - Lifetime DE60005259T2 (de) 1999-07-09 2000-07-06 Einzelgatteroxid Tiefsetzstellerschaltkreis mit Überspannungsschutz

Country Status (3)

Country Link
US (1) US6342996B1 (de)
EP (1) EP1067660B1 (de)
DE (1) DE60005259T2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6731151B1 (en) * 1999-09-30 2004-05-04 Interuniversitar Micro-Elektronica Centrum (Imec Vzw) Method and apparatus for level shifting
US6650167B1 (en) 2002-06-06 2003-11-18 Broadcom Corporation Multi-level/single ended input level shifter circuit
US6882205B2 (en) * 2002-11-08 2005-04-19 International Business Machines Corporation Low power overdriven pass gate latch
US6853234B2 (en) * 2003-06-09 2005-02-08 International Business Machines Corporation Level shift circuitry having delay boost
US6924687B2 (en) * 2003-07-29 2005-08-02 Artisan Components, Inc. Voltage tolerant circuit for protecting an input buffer
US7205823B2 (en) * 2005-02-23 2007-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Oscillating buffer with single gate oxide devices
US7382159B1 (en) * 2005-03-30 2008-06-03 Integrated Device Technology, Inc. High voltage input buffer
WO2008008538A2 (en) * 2006-07-14 2008-01-17 Pulse Engineering, Inc. Self-leaded surface mount inductors and methods
US7345510B1 (en) * 2006-08-31 2008-03-18 Ati Technologies Inc. Method and apparatus for generating a reference signal and generating a scaled output signal based on an input signal
US7659768B2 (en) * 2007-12-28 2010-02-09 Advanced Micro Devices, Inc. Reduced leakage voltage level shifting circuit
US8049532B1 (en) * 2010-06-25 2011-11-01 Altera Corporation Level shifter circuit with a thin gate oxide transistor
US8446204B2 (en) * 2011-01-27 2013-05-21 Qualcomm Incorporated High voltage tolerant receiver
US8680891B2 (en) 2011-01-27 2014-03-25 Qualcomm Incorporated High voltage tolerant differential receiver
US9536593B1 (en) * 2016-05-23 2017-01-03 Qualcomm Incorporated Low power receiver with wide input voltage range
US11421415B2 (en) 2020-08-26 2022-08-23 Home Pride, Inc. Hybrid foundation system
CN116131840B (zh) * 2023-04-14 2023-08-22 芯动微电子科技(珠海)有限公司 一种双模耐压输出io电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5333093A (en) 1991-11-06 1994-07-26 Siemens Aktiengesellschaft Protection apparatus for series pass MOSFETS
US5319259A (en) 1992-12-22 1994-06-07 National Semiconductor Corp. Low voltage input and output circuits with overvoltage protection
US5905621A (en) 1998-01-09 1999-05-18 Ati Technologies Voltage scaling circuit for protecting an input node to a protected circuit

Also Published As

Publication number Publication date
DE60005259D1 (de) 2003-10-23
US6342996B1 (en) 2002-01-29
EP1067660B1 (de) 2003-09-17
EP1067660A3 (de) 2001-12-19
EP1067660A2 (de) 2001-01-10

Similar Documents

Publication Publication Date Title
DE19533958C2 (de) Schutzschaltung gegen elektrostatische Entladungen enthaltend eine Kondensatorschaltung
DE3688088T2 (de) Integrierte halbleiterschaltung.
DE60005259T2 (de) Einzelgatteroxid Tiefsetzstellerschaltkreis mit Überspannungsschutz
DE69804423T2 (de) Mit Sicherheit auch bei niedriger Betriebsspannung betreibbare Pegelumsetzerschaltung
DE69412667T2 (de) Überspannungstolerante Ausgangspufferschaltung
DE69319968T2 (de) ESD-Schutz von Ausgangspuffern
DE69622465T2 (de) Verfahren und Apparat zum Koppeln verschiedener, unabhängiger on-Chip-Vdd-Busse an eine ESD-Klemme
DE69839067T2 (de) Regelwandlerschaltung und integrierte Halbleiterschaltung, in der diese verwendet wird
DE69430492T2 (de) Eingangs-Buffer und bidirektionaler Buffer für Systeme mit mehreren Spannungen
DE4344307C2 (de) Ausgangsschaltung einer integrierten Halbleiterschaltkreisvorrichtung
DE19827454C2 (de) Logische CMOS-Schaltung und Treiberverfahren dafür
DE3340567A1 (de) Spannungswandlerschaltung
DE102013207488B4 (de) ESD-Schutzvorrichtung für Schaltungen mit mehreren Versorgungsbereichen
DE3805811C2 (de)
DE112005001698B4 (de) Leistungszufuhr-Clamp-Schaltung, integrierte Schaltungsanordnung und Verfahren zum Bereitstellen eines elektrostatischen Entladungsschutzes
DE60027899T2 (de) System und verfahren zur unabhängigen versorgungsfolge integrierter schaltungen
DE3911450A1 (de) Integrierte halbleiterschaltung mit waehlbaren betriebsfunktionen
DE1613860B2 (de) Ueberspannungsschutzvorrichtung fuer an eine leitung angeschlossene zu ueberwachende schaltungsanordnung
DE69837242T2 (de) Komplementäres MOS-Halbleiterbauelement
DE10216015A1 (de) Überspannungsschutzschaltung
DE69725829T2 (de) Halbleiterausgangpufferschaltung
DE19502116C2 (de) MOS-Schaltungsanordnung zum Schalten hoher Spannungen auf einem Halbleiterchip
DE19983293B4 (de) Eine Belastungsnachführungs-Schaltungskonfiguration
DE69820186T2 (de) Gegen heisse Elektronen geschützte Schaltung und Methode
DE3855356T2 (de) Vorrichtung mit complementäre integrierte Schaltung mit Mitteln zur Verhinderung einer parasitären Auslösung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ATI TECHNOLOGIES ULC, CALGARY, ALBERTA, CA

8328 Change in the person/name/address of the agent

Representative=s name: MARKS & CLERK (LUXEMBOURG) LLP, LUXEMBOURG, LU