DE3738333A1

DE3738333A1 - Eingangsschutzeinrichtung einer halbleiterschaltungseinrichtung

Info

Publication number: DE3738333A1
Application number: DE19873738333
Authority: DE
Inventors: Takenori Okitaka
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1987-07-23
Filing date: 1987-11-11
Publication date: 1989-02-02
Also published as: NL189690C; NL8702576A; NL189690B; JPS6429018A; US4858055A; JPH0748652B2; DE3738333C2

Description

Die vorliegende Erfindung bezieht sich auf den Aufbau einer Ein gangsschutzeinrichtung, wie sie im Signaleingangsteil einer Halbleiterschaltungseinrichtung vorkommt.

Fig. 1 zeigt den Aufbau einer komplementären integrierten MOS- Schaltung mit einem vorhandenen Eingangsschutzkreis. Fig. 1 zeigt den Eingangsteil eines Systems S 2, das z. B. einen Drucker oder ähnliches enthält und das auf das Ausgangssignal eines Systems S 1 reagiert, das z. B. einen Mikrocomputer oder ähnliches aufweist. Das System S 1 weist in seinem Ausgangsteil einen Ausgangspuffer auf, der durch einen Inverter mit einem P-Kanal-MOS-Transistor T 1 und einem N-Kanal-MOS-Transistor T 2 in Komplementärschaltung gebildet wird. Ein Ausgangssignal vom System S 1 wird über den Ausgangspuffer auf den Eingangsanschluß 1 des Systems S 2 gegeben. Das System S 2 weist im Eingangsteil eine erste Klemmdiode 3, die zwischen dem Eingangsanschluß 1 und einem Anschluß 8 einer ersten Spannungsversorgung liegt und eine an den Eingangsanschluß 1 angelegte Spannung auf einen vorbestimmten Spannungswert be grenzt, für den Fall, daß die angelegte Spannung größer ist als ein vorbestimmter Spannungswert, eine zweite Klemmdiode 4, die zwischen dem Eingangsanschluß 1 und einem Anschluß 9 einer zweiten Spannungsversorgung liegt und eine an den Eingangsan schluß 1 angelegte Spannung auf einen vorbestimmten Wert begrenzt, für den Fall, daß die angelegte Spannung kleiner ist als ein vorbestimmter Spannungswert, einen Einangsschutzwider tand 5, der zwischen einem Verbindungspunkt der Klemmdioden 3 und 4 und einem Inverter (Eingangspuffer) liegt, welcher einen P-Kanal-MOS-Transistor 6 und einen N-Kanal-MOS-Transistor 7 zur Abgabe, nach Invertierung, eines durch den Eingangsschutzwider stand 5 erhaltenen Signals aufweist, auf. Ein Inverterausgang wird über einen internen Ausgangsanschluß 2 an einen internen Schaltkreis (nicht abgebildet) angelegt, so daß der interne Schaltkreis auf ein angelegtes Signal reagiert. Das System S 1 erzeugt ein internes Versorgungspotential V _CC als Reaktion auf ein Versorgunspotential einer externen Spannungsversorgung V _A. Das Potential V _CC wird als Betriebsversorgungspotential für das System S 1 verwendet. Das System S 2 erhält ein Versorgungspoten tial von einer externen Spannungsvesorgung V _B am Spannungsver sorgungsanschluß 8 und erzeugt dann das interne Spannungsversor gungspotential V _CC, welches als Betriebsversorgungspotential verwendet wird. Unter der Annahme, daß das Potential V _CC, welches an den Anschluß 8 der ersten Spannungsversorgung angelegt wird, ein positives Potential ist und ein Potential, welches an den Anschluß 9 einer zweiten Spannungsversorgung angelegt wird, das Massepotential im System S 2 ist, wird nun ein Betriebsfall beschrieben. Das System S 2 arbeitet in Abhängikgeit von einem Ausgangssignal des Systems S 1. In diesem Fall sei angenommen, daß ein Betriebsversorgungspotential über die entsprechenden externen Spannungsversorgungen V _A und V _B an die genannten Systeme S 1 und S 2 gelegt wird. Die Eingangsklemmdiode 3 wirkt dann dahingehend, daß die Eingangsspannung auf einen Wert "(Versorgungsspannung V _CC +V _F)" begrenzt wird, wenn eine Überspannung, die größer als die Versorgungsspannung V _CC ist, an den Eingangsanschluß 1 des Systems S 2 angelegt wird. V _F bedeutet einen Vorwärtsspannungsab fall in der Einangsklemmdiode 3. Andererseits wirkt die Ein gangsklemmdiode 4 dahingehend, daß eine Eingangsspannung auf einen Wert "(Massepotential -V _F)" begrenzt wird, wenn an den Eingangsanschluß 1 eine Spannung gelegt wird, die kleiner ist als das Massepotential. Damit wird verhindert, daß eine Überspannung an die Inverterstufe und den internen Schaltkreis gelangt.

Die vorstehende Beschreibung wurde unter der Annahme gemacht, daß der Vorwärtsspannungsabfall beider Eingangsklemmdioden 3 und 4 gleichmäßig V _F beträgt.

Eine herkömmliche Eingangsschutzschaltung in dem System S 2 arbeitet wie oben beschrieben. Damit kann eine Einangsschutz funktion erzielt werden, wenjn eine Betriebsversorgungsspannung an beide Systeme S 1 und S 2 angelegt wird. Dennoch könnte es gesche hen, wenn z. B. das System S 1 ein Personal-Computer und das System S 2 ein Drucker ist, der als externes Gerät arbeitet, daß die Spannungsversorgung V _A an das System S 1 angeschlossen ist, während die Betriebsversorgungsspannung der externen Spannungs versorgung V _B nicht an das System S 2 angelegt ist. In diesem Fall, d. h., wenn die Betriebsversorgungsspannung V _CC nicht an den Spannungsversorgungsanschluß 8 des Systems S 2 angelegt ist, könnte der Fall eintreten, daß ein Signal mit High-Level vom System S 1 an den Eingangssignalanschluß 1 angelegt wird. Dann könnte der Strom vom Eingangsanschluß 1 an den Spannungsversor gungsanschluß 8 über die Eingangsklemmdiode 3 weiterfließen, da der Spannungsversorgungsanschluß 8 auf Low-Level liegt. In diesem Zustand wird dann die Last groß für eine Spannungsversorgung (d. h. eine Spannungsversorgung zum Bereitstellen des Betriebsver sorgungspotentials des Systems S 1), die ein High-Level-Signal an den Eingangsanschluß 1 liefert. Außerdem gab es Probleme dahingehend, daß das Potential des Spannungsversorgungsan schlusses 8 anstieg und die interne Schaltung des Systems S 2 irrtümlich durch das angestiegene Potential betrieben wurde, wenn eine Eingangsimpedanz einer Spannungsversorgung, die das Betriebsversorgungspotential an den Spannungsversorgungsanschluß 8 liefert, hoch ist. Deshalb gab es Probleme dahingehend, daß eine Halbleiterschaltungseinrichtung mit einem Eingangschutz kreis, der mit den herkömmlichen Eingangsklemmdioden aufgebaut ist, nicht im Interfaceabschnitt eines Systems verwendet werden kann.

Weiterhin kann, um die vorstehenden Mißverhältnisse zu vermei den, ein Verfahren zum Aufbau des Eingangs-/Ausgangsteils mit bipolaren Transistoren überlegt werden, aber in diesem Falle werden Probleme insofern geschaffen, als die aufgenommene Lei tung hoch ist.

Ein Aufbau einer Eingangsschutzschaltung mit den oben beschrie benen Eingangsklemmdioden wird z. B. auf Seite 469 des "RCA Solid Stat Q MOS Data Book" angegeben.

Aufgabe der vorliegenden Erfindung ist, den Nachteil einer Ein gangsschutzschaltung mit den obenerwähnten herkömmlichen Ein gangsklemmdioden zu beseitigen und unter Verwendung eines MOS- Transistors eine Halbleiterschaltungseinrichtung mit einer Eingangsschutzeinrichtung zu entwickeln, in welcher kein Strom vom Eingangsanschluß zum Spannungsvesorgungsanschluß fließt, selbst wenn das High-Level-Signal an den Eingangsanschluß gelegt wird, während keine Spannung an den Spannungsversorgungsanschluß gelegt ist.

Eine Eingangsschutzeinrichtung einer Halbleiterschaltungseinrich tung gemäß vorliegender Erfindung weist einen Schalttransistor, der zwischen einer Eingangsklemmdiode und einem Signaleingangs anschluß liegt, auf, derart, daß die On-Off-Steuerung des Schalttransistors in Abhängigkeit von einer Spannung erfolgen kann, die an einen ersten Spannungsversorgungsanschluß angelegt ist, um die Leitungs-/Sperrsteuerung eines Strompfades der Eingangsklemmdiode, die zwischen dem ersten Spannungsversorgungs anschluß und dem Signaleingangssanschluß liegt, zu steuern.

Eine Eingangsschutzeinrichtung einer Halbleiterschaltungseinrich tung gemäß der Erfindung weist einen Schalttransistor auf, der zwischen einer Eingangsklemmdiode und einem Signaleingangsan schluß liegt, wobei der Schalttransistor in den Sperrzustand getrieben wird, wenn an dem ersten Spannungsversorgungsanschluß keine Spannung anliegt, so daß der Strompfad zwischen dem Signaleingangsanschluß und dem ersten Spannungsversorgungsan schluß unterbrochen ist, wodurch verhindert wird, daß ein Strom von der Eingangsklemmdiode zum Spannungsversorgungsanschluß 8 in den Fällen fließt, in denen das High-Level-Signal an den Ein gangsanschluß gelegt ist, während an dem Spannungsversorguns anschluß kein Spannungsversorgungspotential anliegt.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigt

Fig. 1 eine graphische Darstellung eines Beispiels für einen Aufbau, der eine vorhandene Eingangsschutzeinrichtung aufweist und auf ein Interface eines Systems angewendet ist;

Fig. 2 eine graphische Darstellung, die in Beispiel für einen Aufbau einer Eingangsschutzeinrichtung gemäß einer Aus führungsform der Erfindung darstellt;

Fig. 3 eine Schnittansicht des Aufbaus einer Eingangsschutz einrichtung gemäß Fig. 2;

Fig. 4 eine graphische Darstellung der Eingangs-/Ausgangs spannungskennlinie eines CMOS-Inverters;

Fig. 5 eine graphische Darstellung des Aufbaus einer Eingangs schutzeinrichtung einer anderen Ausführung der Erfin dung.

Fig. 2 ist eine graphische Darstellung des Aufbaus einer Ein gangsschutzschaltung einer Halbleiterschaltungeinrichtung gemäß einer Ausführungsform der Erfindung, in welcher die gleichen Bezugszeichen benutzt werden für gleiche oder entsprechende Teile der vorhandenen Eingangsschutzschaltung gemäß Fig. 1.

Wie in Fig. 2 gezeigt, weist eine Eingangsschutzschaltung gemäß der einen Ausführungsform der Erfindung einen P-Kanal-MOS- Transistor 12, welcher zwischen einer Eingangsklemmdiode 3 zum Begrenzen einer hohen Spannung und dem Eingangsanschluß 1 liegt, und eine Steuerschaltung 20 zum Steuern des On-/Off-Betriebs des P-Kanal-MOS-Transistors 12 in Abhängigkeit von der an den ersten Spannungsversorgungsanschluß 8 anliegenden Spannung auf. Die Steuerschaltung 20 weist einen über das Gate mit dem ersten Spannungsvesorgungsanschluß 8 verbundenen P-Kanal-MOS-Transistor 10, bei dem sowohl ein leitender Anschluß als auch ein Substrat (oder eine Senke) mit dem Eingangsanschluß 1 verbunden ist, einen anderen, als Ausgabeabschnitt dienenden leitenden An schluß, einen über das Gate mit dem ersten Spannungsversor ungsanschluß 8 verbundenen N-Kanal-MOS-Transistor 11, bei dem ein leitender Anschluß mit dem anderen leitenden Anschluß des P-Kanal-MOS-Transistors 10 verbunden ist und sowohl der andere leitende Anschluß als auch eine Senke (oder ein Substrat) mit einem zweiten Versorgungspotential (einem Massepotential in dieser Ausführungsform) verbunden ist, auf. Die andere Anord nung ist die gleiche wie bei der in Fig. 1 gezeigten Eingangs schutzschaltung.

Fig. 3 ist ein Diagramm, das eine Schnittanordnung zeigt, wenn die in Fig. 2 gezeigte Eingangsschutzschaltung auf einen Ein gangsabschnitt der komplementären integrierten MOS-Schaltung mit einem P-Typ-Halbleitersubstrat angewandt ist. Bezugnehmend auf Fig. 3 ist der in der Steuerschaltung 20 enthaltene P-Kanal- MOS-Transistor 10 in einem Bereich einer N-Typ-Senke 14 a aus gebildet, die auf der Oberfläche eines P-Typ-Substrates 13 ge bildet ist. Genauer gesagt, der P-Kanal-MOS-Transistor 10 weist diffundierte P-Typ-Störstellenbereiche (Source und Drain) 15 a, die in der N-Senke 14 a gebildet sind, und eine Gate-Elektrode 22 a, die auf einer dünnen isolierenden Gate-Schicht 17 a gebil det ist, auf. Ein diffundierter N-Typ-Störstellenbereich 15 a zum Anlegen eines Senkenpotentiales auf die N-Typ-Senke 14 a und der diffundierte P-Typ-Störstellenbereich 16 a sind mit dem Signaleingangsanschluß 1 verbunden.

Der in der Steuerschaltung 20 enthaltene N-Kanal-MOS-Transistor 11 weist als eine Source und ein Drain ausgebildete diffun dierte N-Typ-Störstellenbereiche 15 b und eine auf einer dünnen isolierenden Gate-Schicht 17 b gebildete Gate-Elektrode 22 b auf. Ein diffundierter P-Typ-Störstellenbereich 16 b ist elektrisch mit dem P-Typ-Halbleitersubstrat 13 zum Anlegen eines Substrat potentials verbunden. Einer der diffundierten N-Typ-Störstel lenbereiche 15 b und des diffundierten P-Typ-Störstellenberei ches 16 b des N-Kanal-MOS-Transistors 11 sind mit einem zweiten Versorgungspotential durch einen Anschluß 9 verbunden. Ein als Schalttransistor zum Steuern von Trennung/Leitung eines Strom pfades der Eingangsklemmdiode 3 dienender P-Kanal-MOS-Transi stor 12 ist in einer N-Senke 14 b gebildet. Genauer gesagt, der P-Kanal-MOS-Transistor 12 weist eine Source und ein Drain bil dende diffundierte P-Typ-Störstellenbereiche 16 c und eine auf einer dünnen isolierenden Gate-Schicht 17 c gebildete Gate- Elektrode 22 c auf.

Ein diffundierter N-Typ-Störstellenbereich 15 c ist für den elektrischen Kontakt mit der N-Senke 14 b vorgesehen. Der dif fundierte N-Typ-Störstellenbereich 15 c und einer der diffun dierten P-Typ-Störstellenbereiche 16 c sind mit dem Signalein gangsanschluß 1 verbunden. Die Eingangsklemmdiode 3 zum Hoch spannungsklemmen ist in einer N-Senke 14 c gebildet. Genauer gesagt, sie weist einen diffundierten P-Typ-Störstellenbereich 16 d, der eine Anode bildet, und einen diffundierten N-Typ-Stör stellenbereich 15 d, der eine Kathode bildet, auf. Der diffun dierte P-Typ-Störstellenbereich 16 d ist mit dem anderen dif fundierten P-Typ-Störstellenbereich 16 c des P-Kanal-MOS-Tran sistors 12 verbunden. Der diffundierte N-Typ-Störstellenbereich 15 d ist elektrisch mit dem ersten Spannungsversorgungsanschluß 8 und auch mit der N-Senke 14 c verbunden. Die Eingangsklemm diode 4 zum Niederspannungsklemmen ist auf einem diffundierten N-Typ-Störstellenbereich 15 e gebildet. Die Eingangsklemmdiode 4 weist den diffundierten N-Typ-Störstellenbereich 15 e und das P-Typ-Halbleitersubstrat 13 auf. Die diffundierte N-Typ-Störstel lenbereich 15 e ist mit dem Signaleingangsanschluß 1 verbunden.

Der Eingangsschutzwiderstand 5 ist unter Benutzung von Poly silizium gebildet.

Der P-Kanal-MOS-Transistor 6 eines einen Eingangspuffer bil denden Inverters ist in einer N-Senke 14 d gebildet. Genauer gesagt, der P-Kanal-MOS-Transistor 6 weist als eine Source und ein Drain ausgebildete diffundierte P-Typ-Störstellenbereiche 16 f und eine auf einer dünnen isolierenden Gate-Schicht 17 f gebildete Gate-Elektrode 22 f auf. Ein diffundierter N-Typ-Stör stellenbereich 15 f ist zum Herstellen von elektrischem Kontakt mit der N-Senke 14 a vorgesehen. Einer der diffundierten P-Typ- Störstellenbereiche 16 f und der diffundierte N-Typ-Störstellen bereich 15 f sind mit dem ersten Spannungsversorgungsanschluß 8 verbunden. Der andere diffundierte P-Typ-Störstellenbereich 16 f ist mit dem Ausgangsanschluß 2 verbunden.

Der N-Kanal-MOS-Transistor 7 der Inverterstufe weist diffun dierte P-Typ-Störstellenbereiche 15 g und eine auf einer dünnen isolierenden Gate-Schicht 17g gebildete Gate-Elektrode 22 g auf. Ein diffundierter N-Typ-Störstellenbereich 16 g ist ebenfalls zum Herstellen von elektrischem Kontakt mit dem Halbleitersub strat 13 vorgesehen. Einer der diffundierten P-Typ-Störstel lenbereiche 15 g ist mit dem Ausgangsanschluß 2 verbunden. Der andere diffundierte P-Typ-Störstellenbereich 15 g und der dif fundierte N-Typ-Störstellenbereich 16 g sind mit z. B. einem Massepotential durch den zweiten Spannungsversorgungsanschluß 9 verbunden. Ein Bezugszeichen 17 bezeichnet eine dünn iso lierende Zwischenschicht und ein Bezugszeichen 18 bezeichnet eine z. B. aus Aluminium gebildete Elektrode.

Hierin ist ein P-Typ-Halbleitersubstrat zum Verbinden eines Substrates (d. h. einer Senke 14 a) und eines leitenden Anschlus ses des in der Steuerschaltung 20 enthaltenen P-Kanal-MOS-Transi stors 10 mit dem Signaleingangsanschluß 1 benutzt. Eine Ein gangsschutzschaltung in einer integrierten CMOS-Schaltung mit den gewünschten Betriebseigenschaften kann auf diese Weise an geordnet sein. Als nächstes wird unter Bezugnahme auf Fig. 2 eine Tätigkeit einer erfindungsgemäßen Eingangsschutzschaltung beschrieben.

Nun wird die Beschreibung für den Fall durchgeführt, in dem das positive Versorgungspotential V _CC an den ersten Spannungs versorgungsanschluß 8 angelegt ist. Zu dieser Zeit ist der P- Kanal-MOS-Transistor 10 in einem Aus-Zustand, und der N-Kanal- MOS-Transistor 11 ist in der Steuerschaltung 20 in einem Ein- Zustand, so daß ein Signal des Low-Levels von der Steuerschal tung 20 zum Anlegen an das Gate des P-Kanal-MOS-Transistors 12 erzeugt ist. Somit wird der P-Kanal-MOS-Transistor 12 in ein Ein-Zustand gebracht. Daher kann eine Eingangsspannung auf den Pegel von "(V _CC + V +V _TH)" durch die Eingangsklemm diode 3 gebracht werden, selbst wenn eine Überspannung, die höher als die Versorgungsspannung V _CC ist, an den Signalein gangsanschluß 1 angelegt ist, wenn das Betriebsversorgungspo tential V _CC an den ersten Spannungsversorgungsanschluß 8 ange legt ist. Das Bezugszeichen V _F stellt einen Vorwärtspotential abfall an der Klemmdiode 3 dar, und V _TH stellt eine Schwell wertspannung des P-Kanal-MOS-Transitors 12 dar. Ebenfalls wird eine Eingangsspannung auf dem Pegel von "(ein Massepotential - V _F)" durch die Eingangsklemmdiode 4 geklemmt in dem Fall, daß eine Spannung niedriger als ein Massepotential an den Signal eingangsanschluß 1 angelegt ist, wenn das Versorgungspotential V _CC an den ersten Spannungsversorgungsanschluß 8 angelegt ist. Daher kann die Eingangsspannung auf einem vorbestimmten Poten tial geklemmt werden, selbst wenn eine Überspannung angelegt ist, unter der Bedingung, daß das Betriebsversorgungspotential V _CC an den ersten Spannungsversorgungsanschluß 8 angelegt ist.

Als nächstes wird eine Beschreibung für den Fall durchgeführt, in dem das Betriebsversorgungspotential V _CC nicht an den Span nungsversorgungsanschluß 8 angelegt ist, und der Spannungsver sorgungsanschluß 8 auf dem Low-Level liegt. Der Fall, in dem unter solcher Bedingung das Signal eines High-Levels von einem externen System an den Signaleingangsanschluß 1 angelegt ist, wird jetzt beschrieben. In diesem Zustand ist der P-Kanal-MOS- Transistor 10 in einem Ein-Zustand, und der N-Kanal-MOS-Transi stor 11 ist in einem Aus-Zustand in dem Steuerkreis 20, und folglich ist der P-Kanal-MOS-Transistor 12 in einem Aus-Zu stand. Daher kann ein Strom nicht von dem Signaleingangsan schluß 1 zu dem Spannungsversorgungsanschluß 8 fließen, selbst wenn das Signal auf dem High-Level an den Signaleingangsan schluß 1 in diesem Zustand angelegt ist, da ein Strompfad von dem Signaleingangsanschluß 1 zu dem ersten Spannungsversor gungsanschluß 8 durch die Eingangsklemmdiode 3 abgeschnitten ist.

Es könnte ein Fall betrachtet werden, in dem eine von dem ex ternen System an den Signaleingangsanschluß 1 angelegte Span nung einen Spannungsstoß enthält, wenn eine Spannung nicht an den Spannungsversorgunsanschluß 8 angelegt ist, d. h., der Spannungsversorgungsanschluß 8 ist auf dem Low-Level. In diesem Fall tritt in dem in der Steuerschaltung 20 enthaltenen MOS- Transistor 11 eine Durchschlagsspannunmg auf, und der MOS-Tran sistor 12 wird in den Ein-Zustand als Reaktion auf ein Signal von der Steuerschaltung 20 gebracht, und in jedem Fall ist es möglich, den Spannungsstoß zu absorbieren.

Eine Beschreibung wird für eine Einschwingtätigkeit gegeben, für den Fall, daß ein Spannungsstoß angelegt ist, wenn das Be triebsversorgungspotential V _CC an den Spannungsversorgungsan schluß 8 angelegt ist. Es sei angenommen, daß die MOS-Transi storen 10 und 11 von der gleichen Größe gebildet sind.

Normalerweise sind die Eigenschaften der Eingangsspannung und der Ausgangsspannung eines MOS-Inverters wie in Fig. 4 gezeigt ist. Genauer gesagt, eine Eingangsschwellwertspannung eines CMOS-Inverters ist auf die Hälfte eines Betriebsversorgunspo tentiales V _D gesetzt. Daher ist der P-Kanal-MOS-Transistor 12 in den Aus-Zustand gebracht, wenn das Betriebsversorgungspo tential V _CC an den Spannungsversorgungsanschluß 8 angelegt ist, und eine Spitzenspannung höher als 2 V _CC ist an den Signalein gangsanschluß 1 angelegt, da das Betriebsversorgunspotential V _CC, das an den Spannungsversorgungsanschluß 8 angelegt ist, als ein Eingangssignal des Low-Levels durch einen Inverter der Steuerschaltung 20 bestimmt wird, wie von den Eingangs-/Aus gangsspannungseigenschaften in Fig. 4 gesehen werden kann. In diesem Zustand tritt jedoch in dem in der Steuerschaltung 20 enthaltenen MOS-Transistor 11 ein Spannungsdurchbruch auf, so daß eine Spitzenspannung durch den zweiten Spannungsversor gunsanschluß 9 absorbiert wird.

Wenn andererseits ein Signal niedriger als das Betriebsversor gungspotential 2 V _CC in diesem Zustand an den Signaleingangs anschluß 1 angelegt ist, wird der P-Kanal-MOS-Transistor 12 leitend, da das Betriebsversorgungspotential V _CC als auf dem High-Level befindlich bestimmt wird durch den Inverter der Steuerschaltung 20, und in einem solchen Zustand wird Klemmen an einem Eingangssignal durch die Klemmdiode 3 bewirkt.

Eine logische Schwellwertspannung des in der Steuerschaltung 20 enthaltenen Inverters kann auf einen gewünschten Wert durch geeignetes Auswählen der Größe der Transistoren 10 und 11 ge setzt werden (Verhältnis der Ein-Widerstände oder Verhältnis der Gate-Längen und der Gate-Breiten), und eine Eingangsschutz schaltung, die einen Spannungsstoß bestimmt absorbieren kann, kann eingesetzt werden.

Obwohl in der obigen Ausführungsform ein Fall, bei dem ein Ein gangspuffer aus einem einstufigen Inverter gebildet ist, be schrieben wurde, gibt es ebenfalls den Fall, in dem ein Ein gangspuffer aus zweistufigen Invertern gebildet ist. Die er findungsgemäße Einrichtung ist auch auf solche Fälle anwendbar.

Fig. 5 ist ein Diagramm, das eine Struktur einer Eingangs schutzschaltung einer anderen erfindungsgemäßen Ausführungsform darstellt. Bezugnehmend auf Fig. 5 wird eine Struktur und ein Betrieb einer anderen erfindungsgemäßen Ausführungsform nun beschrieben.

Die in Fig. 5 gezeigte Eingangsschutzschaltung weist einen aus zweistufigen Invertern gebildeten Eingangspuffer auf. Das heißt, der Eingangspuffer weist einen ersten Inverter mit dem P-Kanal-MOS-Transistor 6 und dem N-Kanal-MOS-Transistor 7 und einen zeiten Inverter mit einem P-Kanal-MOS-Transistor 31 und einem N-Kanal-MOS-Transistor 32 auf.

Der P-Kanal-MOS-Transistor 31 ist über ein Gate mit einem Aus gangsabschnitt C des ersten Inverters verbunden, ist mit einem leitenden Anschluß und einem Substrat (oder einer Senke) mit dem ersten Spannungsversorgungsanschluß 8 verbunden und mit dem anderen leitenden Anschluß mit dem internen Ausgangsan schluß 2 verbunden. Der N-Kanal-MOS-Transistor 32 ist mit einem Gate mit dem Ausgang C des ersten Inverters verbunden, ist mit einem leitenden Anschluß mit dem Ausgangsanschluß 2 verbunden und mit dem anderen leitenden Anschluß und einem Substrat (oder einer Senke) mit dem zweiten Spannungsversorgungsanschluß 9 verbunden.

Die Anordnung der zweistufigen Inverter ist derartig, daß ein Signal in Phase mit dem an den Signaleingangsanschluß 1 ange legten Signal an den Ausgangsanschluß 2 angelegt wird.

Damit der Strompfad zwischen dem Signaleingangsanschluß 1 und der Eingangsklemmdiode 3 für Hochspannung als Reaktion auf die an den ersten Spannungsversorgungsanschluß 8 angelegte Spannung leitend gemacht wird oder unterbrochen wird, ist der N-Kanal- MOS-Transistor 33 zwischen dem Signaleingangsanschluß 1 und der Eingangsklemmdiode 3 vorgesehen. Der N-Kanal-MOS-Transistor 33 ist über ein Drain mit dem Signaleingangsanschluß 8 und über sowohl eine Source als auch ein Substrat (oder eine Senke) mit der Anode der Eingangsklemmdiode 3 und mit einem Anschluß des Eingangsschutzwiderstandes 5 verbunden.

Damit zusätzlich der auf das Eingangssignal durch eine Schwell wertspannung V _TH des N-Kanal-MOS-Transitors 33 ausgeübte Ein fluß beseitigt wird, sind ein Verbindungspunkt A (der Ausgang des zweiten Inverters) und ein Verbindungspunkt B (ein Anschluß des Widerstandes 5) durch einen Leiter 34 verbunden. Als näch stes wird der Betrieb beschrieben.

Zuerst wird der Fall beschrieben, in dem ein positives Quellen potential V _CC an den ersten Spannungsversorgungsanschluß 8 an gelegt ist. Zu der Zeit ist der N-Kanal-MOS-Transistor 33 in einem Ein-Zustand. Wenn daher das Signal auf einem High-Level an den Signaleingangsanschluß 1 angelegt ist, geht die Spannung V _D des Gates (Verbindungspunkt D) der MOS-Transistoren 6 und 7 ebenfalls auf den High-Level. Wenn jedoch die Spannung V _IN des an den Signaleingangsanschluß 1 angelegten Signales und das erste Spannungsvesorgungspotential V _CC die Beziehung

V _IN = V _CC

erfüllen, wird der Pegel der an das Gate (Verbindungspunkt D) der MOS-Transistoren 6 und 7 angelegten Spannung nie höher als der Wert von V _CC - V _TH. Hier stellt V _TH die Schwellwertspannung des Transistors 33 dar. In solchem Fall muß ein Spannungsabfall aufgrund der Schwellwertspannung V _TH des MOS-Transistors 33 durch Rückführen des Spannungspegels an den Knotenpunkt A zu rück zu dem Knotenpunkt B mit Hilfe eines Leiters 34 kompen siert werden, da ein zu dem Ausgangsanschluß 2 überführter Si gnalpegel instabil werden könnte. Als Resultat kann der Pegel der an die Gates (Verbindunspunkt D) der MOS-Transistoren 6 und 7 angelegten Spannung V _D auf den Pegel der Versorgungsspan nung V _CC gesetzt werden.

Wenn ein übermäßiger Spannungsstoß größer als das Versorgungs potential V _CC an den Signaleingangsanschluß 1 angelegt ist, verursacht der MOS-Transitor 33 einen Spannungsdurchbruch, und als Resultat kann ein Spannungsstoß durch die Klemmdiode 3 herausgezogen werden.

Wenn dann das Signal auf dem Low-Level an den Signaleingans anschluß 1 angelegt ist, geht die Gate-Spannung V _D der MOS- Transistoren 6 und 7 ebenfalls auf den Low-Level. Wenn jedoch die Spannung V _IN des Eingangssignales gleich dem Massepotential V _GND ist, wird der Pegel der an das Gate (Verbindungspunkt D) der MOS-Transistoren 6 und 7 angelegten Spanung V _D niemals niedriger als der Wert von

V _GND + V _TH.

Auch in diesem Fall könnte der zu dem Ausgangsanschluß 2 über tragene Signalpegel unstabil werden. Ein Einfluß der Schwell wertspannung V _TH des MOS-Transistors 33 wird durch Rückkoppeln der Spannung des Verbindungspunktes A zu dem Verbindungspunkt B durch den Leiter 34 beseitigt, und als Resultat kann die an die Gates (Verbindungspunkt D) der MOS-Transistoren 6 und 7 angelegte Spannung V _D auf das Massepotential V _GND reduziert werden.

Wenn ein übermäßiger Spannungsstoß geringer als das Massepo tential V _GND an den Signaleingangsanschluß 1 angelegt ist, kann der Stoß durch die Klemmdiode 4 herausgezogen werden.

Als nächstes wird der Fall beschrieben, in dem das Versorguns potential V _CC nicht an den ersten Spannungsversorgungsanschluß angelegt ist, d. h., der Spannungspegel auf dem Spannungsver sorgungsanschluß 8 ist auf dem Low-Level. Zu dieser Zeit ist der MOS-Transistor 33 in einem Aus-Zustand, und der Strompfad zwischen der Eingangsklemmdiode 3 und dem Signaleingangsan schluß 1 ist unterbrochen. Selbst wenn daher das Signal auf dem High-Level an den Signaleingangsanschluß 1 angelegt ist, wenn das Versorgungspotential V _CC nicht an dem Spannungsversorgungs anschluß 8 angelegt ist, fließt nie ein Strom durch die Klemm diode 3 hinein.

Wenn weiterhin ein Spannungsstoß in diesem Zustand an den Si gnaleinangsanschluß 1 angelegt ist, kann eine Stoßspannung durch die Klemmdiode 3 durch den Spannungsdurchbruch des MOS- Transistors 33 herausgezogen werden, wenn er größer als das Versorgungspotential V _CC ist, und eine Stoßspannung kann durch die Klemmdiode 4 herausgezogen werden, wenn ein Stoß geringer als das Massepotential V _CC angelegt ist.

Obwohl in der obigen Ausführungsform ein Fall als Beispiel be schrieben ist, in dem eine Eingangsschutzschaltung vorgesehen ist in einem Eingangsabschnitt einer komplementären, integrier ten MOS-Schaltung, kann der gleiche Effekt wie bei der obigen Ausführungsform erzielt werden, wenn eine erfindungsgemäße Ein gangsschutzschaltung auf einen anderen Typ einer integrierten Halbleiterschaltung, wie etwa PMOS, NMOS oder Bi-CMOS als in tegrierte Schaltungen angewendet wird, solange eine integrierte Schaltung eine Eingangsschutzschaltung mit einer Eingangsklemm diode aufweist.

Obwohl in der obigen Ausführungsform ein Fall beschrieben ist, in dem Polysilizium als Eingangsschutzwiderstand 5 benutzt ist, kann er zusätzlich unter Benutzung eines diffundierten Gebietes mit dem gleichen Effekt gebildet werden wie bei der obigen Aus führungsform.

Wie im vorhergehenden beschrieben ist, wird ein Strompfad zu einem Signaleingangsanschluß und einem Spannungsversorgungsan schluß erfindungsgemäß unterbrochen, wenn ein Versorgungspoten tial nicht angelegt ist, so daß Stromfluß von einem Signalein gangsanschluß zu einem Spannungsversorgungsanschluß verhindert werden kann, selbst wenn ein Signal eines High-Levels an den Signaleingangsanschluß in diesem Zustand angelegt ist, so daß eine Halbleiterschaltungseinrichtung mit einer Eingangsschutz schaltung mit einer Eingangsklemmdiode in einem Schnittstellen abschnitt eines Systemes benutzt werden kann.

Claims

1. Eingangsschutzeinrichtung einer Halbleiterschaltungseinrich tung mit
einem Signaleingangsanschluß (1),
einem ersten und einem zweiten Spannungsversorgungsanschluß (8 bzw. 9), von denen jeder eine Anode und eine Kathode hat,
einer ersten Klemmdiode (3) zwischen dem ersten Spannnungsversor gungsanschluß (8) und dem Signaleingangsanschluß (1),
einer zweiten Klemmdiode (4) zwischen dem zweiten Spannungsver sorgungsanschluß (9) und dem Signaleingangsanschluß (1),
gekennzeichnet durch eine Einrichtung (12, 20 bzw. 33) zwischen der ersten Klemmdiode (3) und dem Signaleingangsanschluß (1) zum Reagieren auf die Höhe der Spannung, die an dem ersten Spannungs versorgungsanschluß (8) angelegt ist, zum wahlweisen Unterbrechen eines Strompfades zwischen der ersten Klemmdiode (3) und dem Signaleingangsanschluß (1).

2. Eingangsschutzeinrichtung einer Halbleiterschaltungseinrich tung nach Anspruch 1, dadurch gekennzeichnet, daß die Einrichtung zum wahlweisen Abschalten (12, 20) eine Schalteinrichtung (12) zwischen der ersten Klemmdiode (3) und dem Signaleingangsanschluß (1) und eine Einrichtung (20), die auf eine an den ersten Spannungsver sorgungsanschluß (1) angelegte Spannung reagiert, zum Steuern des On/Off-Betriebs der Schalteinrichtung (12) aufweist.

3. Einangsschutzeinrichtung einer Halbleiterschaltungseinrich tung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuer einrichtung (20) die Schalteinrichtung (12) in den Off-Zustand steuert, wenn keine Spanunung an dem ersten Spannungsversorgungs anschluß (8) anliegt.

4. Eingangsschutzeinrichtung einer Halbleiterschaltungseinrich tung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Steuereinrichtung (20) die Schalteinrichtung (12) in den Off- Zustand bringt, falls eine Spannung an den ersten Spannungs versorgungsanschluß (8) angelegt ist und wenn die Spannung, die an den Eingangsanschluß (1) angelegt ist, höher ist als die mit einem vorgegebenen Wert multiplizierte, an den Spannungsversor gungsanschluß (8) angelegte Spannung, und die Schalteinrichtung (12) in den On-Zustand bringt, wenn die mit einem vorgegebenen Wert Multiplizierte, an den Einangsanschluß (1) angelegte Span nung niedriger ist als die an den Spannungsversorgungsanschluß (8) angelegte Spannung.

5. Eingangsschutzeinrichtung einer Halbleiterschaltungseinrich tung nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Steuereinrichtung (20) einen über das Gate mit dem ersten Spannungsversorgungsanschluß (8) verbundenen MOS-Transistor (10) eines ersten Leitfähigkeitstyps, dessen einer leitender Anschluß mit dem Eingangsanschluß (1) verbunden ist und dessen anderer leitender Anschluß als Ausgangsteil dient, wobei das Substrat des ersten MOS-Transistors an den Signaleingangsanschluß gekoppelt ist, und einen über das Gate mit dem ersten Spannungsversorgungs anschluß (8) verbundenen MOS-Transistor (11) eines zweiten Leit fähigkeitstyps, dessen einer leitender Anschluß mit dem anderen leitenden Anschluß des ersten MOS-Transistors und dessen anderer leitender Anschluß mit dem zweiten Spannungsversorgungsanschluß (9) verbunden ist, aufweist.

6. Eingangsschutzeinrichtung einer Halbleiterschaltungseinrich tung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Schalteinrichtung (12) einen dritten MOS-Transistor (12) des ersten Leitfähigkeitstyps aufweist.

7. Eingangsschutzeinrichtung einer Halbleiterschaltungseinrich tung nach Anspruch 6, dadurch gekennzeichnet, daß die erste Klemdiode (3) eine Anode und eine mit dem ersten Spannungsver sorgungsanschluß (8) verbundene Kathode aufweist und daß vom dritten MOS-Transistor (12) ein leitender Anschluß mit der Anode der ersten Klemmdiode (3) und der andere leitende Anschluß und das Substrat mit dem Signaleingangsanschluß (1) verbunden sind und das Gate ein Ausgangssignal von der Steuereinrichtung (20) erhält.

8. Eingangsschutzeinrichtung einer Halbleiterschaltungseinrich tung nach Anspruch 1, dadurch gekennzeichnet, daß ein Wider standselement (5) vorgesehen ist, dessen einer Anschluß mit dem Eingangsanschluß (1) verbunden ist, daß die Einrichtung zum wahl weisen Abschalten einen fünften MOS-Transistor (33) aufweist, dessen einer leitende Anschluß mit dem Signaleingangsanschluß (1) und der Kathode der zweiten Klemmdiode (4) verbunden ist, dessen anderer leitende Anschluß mit der Anode der ersten Klemmdiode (3) und dem einen Anschluß des Widerstandselements (5) verbunden ist und dessen Gate mit dem ersten Spannungsversorgungsanschluß (8) verbunden ist, wobei das Substrat des fünften Transistors (33) mit der Anode der ersten Klemmdiode (3) und dem einen Anschluß des Widerstandselements (5) verbunden ist.

9. Eingangsschutzeinrichtung einer Halbleiterschaltungseinrich tung nach Anspruch 8, dadurch gekennzeichnet, daß die Halbleiter einrichtung einen Eingangspuffer (6, 7, 31, 32) zur Abgabe eines gepufferten Signals an eine interne Schaltung der Halbleiterein richtung aufweist und der andere Anschluß des Widerstandselements (5) mit dem Eingangsteil des Eingangspuffers verbunden ist, wobei der Puffer ein Signal abgibt, das mit einem an den Signal eingangsanschluß (1) angelegten Signal in Phase ist, und daß die Eingangsschutzeinrichtung weiterhin einen Leiter (34) zur Rück kopplung des Eingangspufferausgangs auf den einen Anschluß des Widerstandselements (5) aufweist.