DE19983293B4

DE19983293B4 - Eine Belastungsnachführungs-Schaltungskonfiguration

Info

Publication number: DE19983293B4
Application number: DE19983293T
Authority: DE
Inventors: Michael J. Rescue Allen
Original assignee: Intel Corp
Current assignee: Intel Corp
Priority date: 1998-06-11
Filing date: 1999-05-03
Publication date: 2006-08-31
Anticipated expiration: 2019-05-04
Also published as: GB2355121B; US6643110B2; US20020044400A1; GB0029868D0; WO1999065130A1; US6351358B1; HK1056268A1; HK1032684A1; AU3878499A; US6285537B2; US20010001097A1; DE19983293T1; GB2355121A

Abstract

Integrierte Schaltung, aufweisend:
ein Anschluß-Pad;
einen Transistorstapel, von dem ein Transistor mit dem Anschluß-Pad verbunden ist;
eine Schaltungsanordnung zur Spannungsnachführung, die zwischen dem Anschluß-Pad und dem Gate des Transistors eingekoppelt ist;
wobei die Schaltungsanordnung zur Spannungsnachführung so eingekoppelt ist, daß sie die Spannungsbelastung über der Gate-Isolatorschicht des Transistors sowohl beim Überschreiten als auch beim Unterschreiten der Versorgungspotentiale (VDD, VSS) der integrierten Schaltung durch die Spannung am Anschluß-Pad derart reduziert, daß im Betrieb der Transistor in dem Stapel eine Betriebsspannung von bis zu ca. 1,5 Volt oberhalb seiner Nennspannung tolerieren kann.

Description

Die Erfindung bezieht sich auf Transistoren und insbesondere auf eine Belastungsnachführungs-Schaltungskonfiguration zum Schützen der Transistoren.

Wie es gut bekannt ist, können Transistoren unter einer elektrischen Überbeanspruchung (EOS; Electrical Over-Stress) leiden, welche sich in diesem Kontext auf das Anlegen von Spannungen oberhalb eines spezifizierten sicheren Bereichs eines elektrischen Bauelements bezieht und zu einer Bauelementezerstörung führen kann. Dies kann beispielsweise auftreten, wenn der Transistor auf eine weise benutzt wird, die eine signifikant höhere Betriebsspannung verwendet, als die ursprünglichen prozeßgemäßen Transistoren (native process transistors) tolerieren können. Die ursprünglichen prozeßgemäßen Transistoren sind die Grundbausteine eines Halbleiterprozesses. Beispielsweise kann ein 0,25μm-Halbleiterherstellungsprozeß ursprüngliche Transistoren mit spezifizierten Betriebsspannungen von 1,8 bis 2,5 Volt aufweisen. Wenn jedoch eine Technik oder eine Lösung entwickelt würde, bei welcher diese Transistoren diese höheren Betriebsspannungen tolerieren könnten, würde dies ermöglichen, daß unter Verwendung dieser Technologie Bauelemente und/oder Systeme hergestellt werden könnten, die bei höheren Spannungen arbeiten. Bei der heutigen Umgebung benutzen typische Nachfolgebauelemente, -komponenten oder -systeme, wie beispielsweise solche, die Peripheriekomponentenverbindung (PCI), Beschleunigter Grafik-Port (AGP) oder dynamischen Speicher mit wahlfreien Zugriff (DRAM) benutzen oder damit kombiniert werden, höhere Spannungen als herkömmliche Transistoren, die unter Verwendung ursprünglicher (native) Prozesse hergestellt sind.

Die US 5,546,016 beschreibt eine Einrichtung und ein Verfahren zur Begrenzung von Spannungen an integrierten Schaltungen. Wird ein Spannungs-Schwellwert an einem Steueranschluss überschritten, begrenzt eine Schaltungs-Anordnung die Spannung auf eine Schwellenspannung.

Die EP 0 902 517 A2 offenbart eine Schaltung zum Schutz von Transistoren vor heissen Elektronen. Die Transistoren werden vor einer übermässigen Spannungbelastung zwischen Source und Drain geschützt. Allerdings wird die Isolatorschicht des Transistors nicht vor derartigen Überlastungen geschützt.

Gemäß einem Ausführungsbeispiel der Erfindung enthält eine integrierte Schaltung: eine Schaltungskonfiguration zur Spannungsnachführung. Die Schaltungskonfiguration zur Spannungsnachführung ist mit einem Anschluß-Pad (einer Bondinsel) der integrierten Schaltung gekoppelt. Die Schaltungskonfiguration zur Spannungsnachführung ist so ausgebildet, daß sie die Spannungsbelastung über der Gate-Isolatorschicht eines Transistors in einem Transistorstapel derart sowohl beim Überschreiten als auch beim Unterschreiten der Versorgungspotentiale der integrierten Schaltung durch die Spannung am Anschluß-Pad reduziert, daß der Transistor in dem Stapel im Betrieb eine Betriebsspannung toleriert, die etwa 1,5 Volt über seiner Nennspannung liegt. Der Transistorstapel ist ebenfalls mit dem Anschluß-Pad gekoppelt.

Der als Erfindung angesehene Gegenstand ist insbesondere in dem angefügten Abschnitt der Spezifikation angegeben und deutlich beansprucht. Jedoch kann die Erfindung sowohl hinsichtlich ihrer Organisation als auch des Betriebsverfahrens zusammen mit ihren Aufgaben, Merkmalen und Vorteilen am besten unter Bezugnahme auf die folgende detaillierte Beschreibung verstanden werden, wenn sie zusammen mit den begleitenden Zeichnungen gelesen wird, in welchen:
1 ein Schaltbild ist, das ein Ausführungsbeispiel einer Belastungsverfolger-Schaltungskonfiguration gemäß der vorliegenden Erfindung veranschaulicht;
2 ein Schaltbild eines Ausführungsbeispiels einer Vorspannungsquelle ist, die bei dem in 1 veranschaulichten Ausführungsbeispiel benutzt werden kann;
3 eine schematische Darstellung ist, die ein Ausführungsbeispiel eines Vertikal-Drain-Metall-Oxid-Halbleiter-Transistors (VDMOS-Transistors) veranschaulicht, wie er bei dem Ausführungsbeispiel gemäß 1 verwendet werden kann.
DETAILLIERTE BESCHREIBUNG
In der folgenden detaillierten Beschreibung werden zahlreiche spezielle Details angegeben, um ein besseres Verständnis der Erfindung zu erreichen. Für Fachleute ist es jedoch klar, daß die vorliegende Erfindung auch ohne diese speziellen Details ausgeführt werden kann. An anderen Stellen werden gut bekannte Verfahren, Prozeduren, Komponenten und Schaltungen nicht im Detail beschrieben, um die vorliegende Erfindung nicht zu verdunkeln.
Wie es zuvor beschrieben wurde und wie es gut bekannt ist, können Transistoren einer elektrischen Überbeanspruchung (EOS) unterliegen, unter welcher in diesem Kontext das Anlegen von Spannungen oberhalb des spezifizierten sicheren Bereichs eines elektrischen Bauelements zu verstehen ist und welche zu einer Bauelementezerstörung führen kann. Diese kann beispielsweise bei einer Situation auftreten, bei welcher ein Transistor bei einer signifikant höheren Betriebsspannung benutzt wird, als die ursprünglichen prozeßgemäßen Transistoren in der Lage sind zu tolerieren. Typischerweise kann dies auftreten, wenn die Transistoren in einer Schnittstelle benutzt werden, weil dies eine übliche Situation ist, in welcher eine bestimmte Betriebsspannung benutzt werden kann. In gleicher Weise ist es auch gut bekannt, daß die Betriebsspannungen für Schaltungen, insbesondere für integrierte Schaltungen, in den letzten Jahren abnahmen. Im Ergebnis ergab sich eine Situation, bei welcher Transistoren in einem ursprünglichen Prozeß hergestellt werden, welche eine niedrigere Betriebsspannung tolerieren als kompatible Nachfolgeschnittstellen-Betriebsspannungspegel für einige Transistoranwendungen. Beispielsweise ist dies der Fall bei einigen Situationen für Schnittstellen, die beispielsweise die Peripheriekomponentenverbindungs(PCI)-Spezifikation, Version 2.1, erhältlich von der PCI Special Interest Group, 2575 NE Kathryn St. #17, Hillsboro, OR 97124, Dezember 1997, oder die Beschleunigte-Grafik-Port(AGP)-Schnittstellenspezifikation, Version 1, vom 1. August 1996 oder Version 2.0 vom 4. Mai 1998, beispielsweise erhältlich von dem AGP Implementors Forum oder von der Intel Corp., einhalten oder die dynamischem Speicher mit wahlfreiem Zugriff (DRAM) entsprechen, welcher Spannungen im Bereich von 3 bis 5 Volt benutzen kann. Bei einer speziellen Situation ist ein Nachfolgeschnittstellenspannungspegel für eine Eingabe/Ausgabe(I/O)-Operation etwa 3,3 Volt, wohingegen bei einigen bekannten Transistorfabrikationsprozessen der ursprüngliche (native) Spannungspegel in der Größenordnung von beispielsweise 1,8 Volt liegt, obwohl die Erfindung in ihrem Umfang nicht auf diese spezielle Situation eingeschränkt ist. Selbstverständlich ist es nicht vorgesehen, den Umfang der Erfindung auf Fabrikationsprozesse des Standes der Technik einzuschränken. Es wäre wünschenswert, wenn die Transistoren auf eine Weise modifiziert oder benutzt werden könnten, die es ihnen ermöglichte, bei solchen Nachfolgeschnittstellenspannungspegeln mit Zuverlässigkeit und bei verringertem Risiko der Zerstörung infolge einer hohen oder relativ höheren Betriebsspannung betrieben zu werden.
1 ist ein Schaltbild, das ein Ausführungsbeispiel 100 einer Belastungsverfolger-Schaltungskonfiguration gemäß der vorliegenden Erfindung veranschaulicht. Dieses spezielle Ausführungsbeispiel einer Belastungsverfolger-Schaltungskonfiguration umfaßt das veranschaulichte Belastungsverfolger-Schaltungsausführungsbeispiel und zusätzliche Komponenten. Dieses Ausführungsbeispiel ist auf einem Chip einer integrierten Schaltung (IC) veranschaulicht. Selbstverständlich ist die Erfindung nicht auf dieses spezielle Ausführungsbeispiel beschränkt. Folglich können alternative Ausführungsbeispiele ausschließlich ein Ausführungsbeispiel einer Belastungsverfolger-Schaltung gemäß der Erfindung oder mehr als nur ein Ausführungsbeispiel einer Belastungsverfolger-Schaltung umfassen, und diese Alternativen können außerdem auf einem IC, auf mehr als einem IC oder überhaupt nicht auf einem IC ausgebildet sein. Bei dem in 1 veranschaulichten Ausführungsbeispiel ist ein Zwei-Transistor-Stapel als mit einer Spannung Vdd gekoppelt veranschaulicht. Bei diesem speziellen Ausführungsbeispiel sind diese Transistoren P-Kanal-Metall-Oxid-Halbleiter(MOS)-Transistoren, wie beispielsweise 120 und 130, wie es in 1 veranschaulicht ist. Folglich ist der Stapel ein Hochzieh-Stapel (pull-up stack); jedoch ist die Erfindung diesbezüglich nicht eingeschränkt. Beispielsweise kann der Stapel alternativ N-Kanal-Transistoren enthalten und kann als Herunterzieh-Stapel arbeiten. Bei dem in 1 veranschaulichten Ausführungsbeispiel werden Vorspannungsklemmschaltungen an die Gates der Transistoren des Stapels angelegt. Beispielsweise wird eine Isolationsvorspannung 105 an das Gate des Transistors 120 und ein Pegelschieber 140 an das Gate des Transistors 130 angelegt. In diesem Kontext ist ein Pegelschieber eine Schaltung, die ein logisches Signal eines Spannungspegels in einen geeigneten Spannungspegel zur anderweitigen Verwendung ändert. Beispielsweise kann sie Signale zwischen Masse und 1,8 Volt, die in einer Kernlogik verwendet werden, in 1,5- bis 3,3-Volt-Signalpegel ändern, die in einer Ausgabeschaltung verwendet werden. Pegelschieber (Pegelumsetzer) sind gut bekannte Schaltungsblöcke und brauchen hier nicht detaillierter beschrieben zu werden. Irgendeine einer Vielzahl von Möglichkeiten sichert einen befriedigenden Betrieb. Schaltungskonfigurationen zum Erzeugen einer Vorspannungsquelle sind ebenfalls im Stand der Technik gut bekannt und werden hier nicht detaillierter beschrieben. Eine beliebige einer Vielzahl von Vorspannungsquellen oder Vorspannungsgeneratorschaltungen kann verwendet werden. 2 veranschaulicht (ohne Einschränkung) ein solches Ausführungsbeispiel. Die Ausgangsspannung bei diesem Ausführungsbeispiel ist die Summe der Spannung über der Diode und der Spannung über dem N-Kanal-Metall-Oxid-Halbleiter(NMOS)-Transistor. Zusätzlich könnte als weiteres Beispiel eine Bandlückenschaltung benutzt werden, obwohl die erzeugte Spannung nützlich sein kann oder nicht, was von dem speziellen Ausführungsbeispiel der Erfindung abhängig ist. Wie detaillierter unten erläutert werden wird, sind die Vorspannungsklammern oder -klemmschaltungen in die Schaltung so eingekoppelt, daß die Vorspannung "automatisch" Anschlußspannungsausschläge, d.h. Anschlußspannungen, die die Pegel der Versorgungsanschlüsse der Schaltung überschreiten oder unterschreiten, berücksichtigt oder sich automatisch auf diese einstellt. Bei dem speziellen Ausführungsbeispiel gemäß der Erfindung ist es erwünscht, die Belastung oder Beanspruchung infolge der Spannung über den Isolationsschichten oder Gates der Transistoren 120 und 130 zu reduzieren, wenn diese Ausschläge auftreten. Bei diesem Ausführungsbeispiel sind die Isolationsschichten Gate-Oxide, obwohl die Erfindung diesbezüglich nicht eingeschränkt ist.
Ausführungsbeispiel 100, wie es in 1 veranschaulicht ist, enthält eine Belastungsverfolger-Schaltung 110. Wie es bei diesem speziellen Ausführungsbeispiel veranschaulicht ist, ist die Belastungsverfolger-Schaltung mit einem Anschluß (Pad) des IC, hier 150, gekoppelt, wenn die Schaltung auf dem IC ausgebildet ist. Wie zuvor angedeutet, ist die Belastungsverfolger-Schaltung hier so eingekoppelt, daß sie die Spannungsbelastung über dem Gate der Transistoren bei einem Zwei-Transistor-Stapel so reduziert, daß die Transistoren in dem Stapel im Betrieb tolerieren, daß eine Betriebsspannung ihre nominelle oder ursprüngliche (native) Spannung überschreitet. In gleicher Weise ist der Zwei-Transistor-Stapel ebenfalls mit dem Anschluß 150 bei diesem speziellen Ausführungsbeispiel gekoppelt. Bei diesem speziellen Ausführungsbeispiel ermöglicht es die Belastungsverfolger-Schaltung, daß die Transistoren in dem Stapel eine Betriebs spannung tolerieren, die etwa 1,5 Volt über ihrer Nennspannung liegt. Obwohl die Erfindung diesbezüglich nicht eingeschränkt ist, haben beispielsweise die Transistoren 120 und 130 eine Nennspannung oder ursprüngliche Spannung von etwa 1,8 Volt, wohingegen bei diesem speziellen Ausführungsbeispiel die Betriebsspannung etwa 3,3 Volt ist.
Bei der in 1 veranschaulichten Belastungsverfolger-Schaltung sind die benutzten Transistoren Vertikal-Drain-Metall-Oxid-Halbleiter-Feldeffekttransistoren (im folgenden VDMOS-Transistoren). Selbstverständlich ist die Erfindung in ihrem Umfang diesbezüglich nicht eingeschränkt. Bei einem Ausführungsbeispiel können die VDMOS-Transistoren ausgebildet werden, indem der Drain-Knoten eines Transistors mit dem Kanal des Transistors über eine leicht dotierte Wannenschicht gekoppelt wird, welche unterhalb einer Feldoxid-Isolationsschicht durchgeführt ist und vertikal in den Transistorkanal einkoppelt. Dies verringert das hohe elektrische Feld an der Drain/Gate-Grenzfläche und ermöglicht höhere Drainspannungen.
Dieses Ausführungsbeispiel ist in 3 veranschaulicht und umfaßt eine Drain- und Kanalausbildung, die es derartigen Transistoren gestattet, höheren Spannungen zu widerstehen als ursprüngliche Transistoren. Bei einem Herstellungsprozeß mit einer Nennspannung von 1,8 Volt beispielsweise, wäre es bei derartigen Transistoren nicht ungewöhnlich, daß diese mehr als 6 Volt tolerieren.
Bei dem in 1 veranschaulichten Ausführungsbeispiel wird eine Isolationsvorspannung 105 an das Gate des Transistors 120 des Stapels angelegt. wie veranschaulicht, ist der Transistor 120 direkt mit dem Anschluß-Pad 150 gekoppelt, wohingegen der Transistor 130 mit dem Anschluß-Pad indirekt über den Transistor 120 gekoppelt ist. Darüber hinaus koppeln bei diesem speziellen Ausführungsbeispiel drei VDMOS-Transistoren 160, 170 und 180 das Anschluß-Pad 150 mit der Isolationsvorspannung 105. Beispielsweise ist der Transistor 180 zwischen der Vorspannung 105 und dem Anschluß-Pad 150 eingekoppelt. Eine (weitere) Vorspannung ist an das Gate des Transistors 180 angelegt. Bei diesem Ausführungsbeispiel ist die angelegte Vorspannung eine Spannung, die um eine Halbleiterschwellenspannung von einer Source-Betriebsspannung für die integrierte Schaltung abweicht, bei diesem Ausführungsbeispiel eine um eine Schwellenspannung eines N-Kanal-Transistors über V_SS liegende Spannung. Selbstverständlich kann bei einem alternativen Ausführungsbeispiel, wie beispielsweise dann, wenn ein P-Kanal-Transistor benutzt wird, eine abweichende Vorspannung angelegt werden. In gleicher Weise sind bei diesem speziellen Ausführungsbeispiel zwei VDMOS-Transistoren 160 und 170, wie es in 1 veranschaulicht ist, miteinander gekoppelt, wobei jeder in einer Diodenkonfiguration geschaltet ist. In gleicher Weise sind bei diesem Ausführungsbeispiel diese beiden Transistoren 160 und 170 zwischen dem Anschluß-Pad 150 und der Isolationsvorspannung 105 eingekoppelt. Es sei angemerkt, daß bei dem in 1 veranschaulichten Ausführungsbeispiel der Transistor 175 ebenfalls ein VDMOS-Transistoren ist, obwohl wiederum alternative Ausführungsbeispiele möglich sind und die Erfindung folglich diesbezüglich nicht beschränkt ist.
Wie zuvor angedeutet, wird die Schaltungskonfiguration gemäß 1 benutzt, um eine Spannungsbelastung über den Isolatorschichten oder Gates zu reduzieren, wenn die Anschlußspannung die Stromversorgungspotentiale der Schaltung überschreitet oder unterschreitet. Wenn beispielsweise die Anschlußspannung nach "unten" gezogen wird, zieht die Belastungsverfolger-Schaltung bei diesem Ausführungsbeispiel die Spannung der Vorspannung 105 auf einen niedrigeren Pegel. In gleicher Weise zieht die Belastungsverfolger-Schaltung dann, wenn die Anschlußspannung Vdd überschreitet, die Vorspannung auf einen höheren Pegel. Jedoch wird die Vorspannung 105 nominell auf den Ursprungsspannungspegel (native voltage level) gesetzt.
Insbesondere bei Spannungsüberschreitungen (overshoots) über V_dd, wenn der Anschluß ein Eingangsspannungssignal empfängt, ziehen die Transistoren 160 und 170, zum Teil infolge der benutzten Diodenkonfiguration, die Spannung des Vorspannungsknotens hoch, wobei die Belastung über dem Gate-Oxid des Transistors 120 verringert wird. Wenn andererseits die Anschlußspannung abfällt (undershoots), wird die Spannung des Vorspannungsknotens über den Transistor 180 auf geringeren Pegel gezogen, um wiederum die Belastung an dem Gate-Oxid des Transistors 120 zu verringern. Bei dem Transistor 130 andererseits ist bei diesem Ausführungsbeispiel dessen Gate über den Pegelschieber 140 auf eine Spannung festgelegt, die um eine Halbleiterschwellenspannung unterhalb einer Drain-Betriebsspannung liegt, was bei diesem speziellen Ausführungsbeispiel Vdd minus eine P-Kanal-Transistorschwellenwertspannung ist. Wenn die Spannung des Anschlusses 150 unter den niedrigeren Pegel fällt (undershoots), wird der Zwischenknoten, der in 1 mit 115 bezeichnet ist, ebenfalls ein wenig nach unten gezogen. Somit erfährt die Drain/Gate-Grenzfläche des Transistors 120 keine oder nur eine geringe Überbelastung. Wenn der Knoten 115 so konstruiert ist, daß er nicht mehr abfällt als die ursprüngliche Prozeßspannung, welche bei diesem Beispiel 1,8 Volt ist, obwohl die Erfindung diesbezüglich nicht eingeschränkt ist, plus eine P-Kanal-Schwellenwertspannung gegenüber V_dd gesenkt, dann erfährt die Gate/Source-Grenzfläche des Bauelements 130 ebenfalls keine oder nur eine geringe Überbelastung. So werden die Spannungsbelastungen beim Bauelement 130 im Bereich der Belastungen des ursprünglichen Prozesses gehalten, was in diesem Fall 1,8 Volt ist, obwohl wiederum die Erfindung diesbezüglich nicht eingeschränkt ist. Diese Operation gestattet es darüber hinaus, daß der Transistorstapel als MOS-Klammer für den Anschluß benutzt wird. Diesbezüglich siehe beispielsweise das US-Patent 5,546,016 mit dem Titel "MOS Termination for Low Power Signaling" von M. Allen, ausgegeben am 3. Juli 1995 und auf den Zedenten der vorliegenden Erfindung übertragen.
Ein Vorteil dieses Ausführungsbeispiel besteht darin, daß es eine im Vergleich zu der ursprünglichen prozeßgemäßen Spannungsfähigkeit signifikant höhere Betriebsspannung bei akzeptabler EOS und akzeptablem Zuverlässigkeitsrisiko gestattet. Während typische Lösungen gegenüber der ursprünglichen Spannung auf das etwa 1,4-fache erhöhte Betriebsspannungen ermöglichen, ermöglicht diese Lösung eine gegenüber der ursprünglichen Spannung verdoppelte Betriebsspannung. Andere Vorteile dieser Lösung bestehen darin, daß weder zusätzliche Pins noch zusätzliche Stromversorgungen benutzt werden, um ihre Ergebnisse zu erreichen. Folglich können durch Benutzung dieses speziellen Ausführungsbeispiels führende Schaltungsprodukte unter Verwendung von Prozessen mit geringeren ursprünglichen (nativen) Spannungen hergestellt werden, die aber weiterhin eine Schnittstelle zu Bauelementen, Komponenten oder Systemen bilden können, die höhere Nachfolgebetriebsspannungen benutzen, wie beispielsweise 3,3-Volt-Busse oder andere derartige Systeme.
Ein Ausführungsbeispiel eines Verfahrens zum Verringern der Spannungsbelastung über einer Isolationsschicht eines mit dem Anschluß einer integrierten Schaltung gekoppelten Transistors gemäß der vorliegenden Erfindung umfaßt das Folgende. Eine Vorspannung wird über der Isolationsschicht des Transistors angelegt bzw. mit ihr gekoppelt, wie es beispielsweise in 1 veranschaulicht ist. In gleicher Weise wird ein anderer Anschluß des Transistors, wie beispielsweise das Drain oder die Source, mit dem Anschluß-Pad gekoppelt. Die Vorspannung wird ebenfalls mit dem Anschluß-Pad über eines oder mehrere Halbleiterbauelemente gekoppelt, die in der Lage sind, eine Spannung zu tolerieren, die größer als die Nennbetriebsspannung des Transistors ist, wie beispielsweise VDMOS-Transistoren, wie sie in 1 veranschaulicht sind. Folglich wird, wie zuvor erläutert, die An schlußvorspannung "automatisch" eingestellt, um die Belastung über der Isolationsschicht des Transistors zu verringern. Selbstverständlich ist die Erfindung in ihrem Umfang nicht auf dieses spezielle Ausführungsbeispiel eingeschränkt.

Claims

Integrierte Schaltung, aufweisend: ein Anschluß-Pad; einen Transistorstapel, von dem ein Transistor mit dem Anschluß-Pad verbunden ist; eine Schaltungsanordnung zur Spannungsnachführung, die zwischen dem Anschluß-Pad und dem Gate des Transistors eingekoppelt ist; wobei die Schaltungsanordnung zur Spannungsnachführung so eingekoppelt ist, daß sie die Spannungsbelastung über der Gate-Isolatorschicht des Transistors sowohl beim Überschreiten als auch beim Unterschreiten der Versorgungspotentiale (VDD, VSS) der integrierten Schaltung durch die Spannung am Anschluß-Pad derart reduziert, daß im Betrieb der Transistor in dem Stapel eine Betriebsspannung von bis zu ca. 1,5 Volt oberhalb seiner Nennspannung tolerieren kann.
Integrierte Schaltung nach Anspruch 1, wobei die Transistoren in dem Transistorstapel Metall-Oxid-Halbleiter-Transistoren sind.
Integrierte Schaltung nach Anspruch 2, wobei die Nennspannung etwa 1,8 Volt und die Betriebsspannung etwa 3,3 Volt ist.
Integrierte Schaltung nach Anspruch 2, wobei die Transistoren der Schaltungsanordnung zur Spannungsnachführung Vertikal-Drain-Metall-Oxid-Halbleiter-Feldeffekttransistoren (VDMOS-Transistoren) umfassen.
Integrierte Schaltung nach Anspruch 4, wobei die Schaltungsanordnung zur Spannungsnachführung drei VDMOS-Transistoren aufweist; wobei die integrierte Schaltung ferner eine Vorspannung umfaßt, die an das Gate des Transistors in dem Stapel, der mit dem Anschluß-Pad verbunden ist, angelegt ist; wobei einer der VDMOS-Transistoren das Anschluß-Pad mit der Vorspannung koppelt, wobei an das Gate dieses VDMOS-Transistors eine weitere Vorspannung angelegt ist; wobei die verbleibenden VDMOS-Transistoren miteinander gekoppelt sind, jeweils eine Diodenkonfiguration haben und darüber hinaus das Anschluß-Pad mit der Vorspannung koppeln.
Integrierte Schaltung nach Anspruch 5, wobei die an den VDMOS-Transistor angelegte weitere Vorspannung um eine Schwellenspannung von einer Source-Betriebsspannung der integrierten Schaltung abweicht.
Integrierte Schaltung nach Anspruch 6, wobei eine an einen anderen Transistor des Stapels angelegte Vorspannung um eine Schwellenspannung von einer Drain-Betriebsspannung für die integrierte Schaltung abweicht.
Integrierte Schaltung nach Anspruch 2, wobei der Transistorstapel ein P-Kanal-Transistorstapel oder ein N-Kanal-Transistorstapel ist.
Integrierte Schaltung nach Anspruch 2, wobei der Transistorstapel ein Zwei-Transistor-Stapel ist; wobei die Schaltungsanordnung zur Spannungsnachführung so eingekoppelt ist, daß sie die Spannungsbelastung an dem Gate beider Transistoren in dem Stapel reduziert.
Verfahren zum Verringern der Spannungsbelastung an einer Gate-Isolatorschicht eines Transistors, der mit einem Anschluß-Pad einer den Transistor enthaltenden integrierten Schaltung gekoppelt ist, umfassend: Anlegen einer Vorspannung an das Gate des Transistors und Koppeln eines anderen Anschlusses des Transistors mit dem Anschluß-Pad; und Koppeln des Gates des Transistors mit dem Anschluß-Pad über eine Schaltungsanordnung zur Spannungsnachführung, welche die Spannungsbelastung über der Gate-Isolatorschicht des Transistors in einem Transistor-Stapel sowohl beim Überschreiten als auch beim Unterschreiten der Versorgungspotentiale (V_DD, V_SS) der integrierten Schaltung durch die Spannung am Anschluß-Pad derart verringert, daß im Betrieb der Transistor in dem Stapel eine Betriebsspannung von bis zu ca. 1,5 Volt oberhalb seiner Nennspannung tolerieren kann.
Verfahren nach Anspruch 10, wobei der Transistor ein Metall-Oxid-Halbleiter-Transistor ist.
Verfahren nach Anspruch 11, wobei die Schaltungsanordnung zur Spannungsnachführung mehrere Vertikal-Drain-Metall-Oxid-Halbleiter-Transistoren aufweist.