-
HINTERGRUND
DER ERFINDUNG
-
GEBIET DER
ERFINDUNG
-
Die
Erfindung betrifft Spannungsverschiebeschaltungen und insbesondere
digitale Pegelverschieber, damit das Gateoxid von Treiberschaltungen nicht
beschädigt
wird, die als Schnittstelle für
externe Vorrichtungen dienen, die mit erhöhten Spannungspegeln arbeiten,
wobei die Treiberschaltungen so stark verkleinert wurden, dass sie
keine Eingaben mit erhöhten
Spannungen vertragen.
-
BESCHREIBUNG
DES STANDS DER TECHNIK
-
Im
Verlauf der Fortentwicklung der Entwürfe von integrierten Schaltungen
und der Herstellungsverfahren sind die Betriebsspannungen mit zunehmendem
Umfang der Schaltungen immer kleiner geworden. VLSI-Schaltungen
(VLSI = Very Large Scale Integrated circuits) und insbesondere
Mikroprozessoren sind führend
bei der Absenkung der Größe und der
Betriebsspannungen. Daher müssen
VLSI-Schaltungen, die bei geringeren Spannungen arbeiten, mit äußeren Schaltungen
verbunden werden, beispielsweise Ein/Ausgabevorrichtungen (I/O)
oder ähnlichen
Schaltungen, die nicht so stark verkleinert sind wie die VLSI-Schaltungen.
Zudem müssen
die äußeren Schaltungen
auf erhöhte
Spannungspegel angesteuert werden, die weit über den Pegeln im Kern der
VLSI-Schaltungen liegen. Deswegen besitzen viele bereits vorhandene
verkleinerte VLSI-Schaltungen Spannungsumsetzschaltkreise, die den
Spannungshub der I/O-Signale erhöhen,
damit sie gut mit den äußeren Schaltungen
zusammenarbeiten können,
die auf höheren
Spannungspegeln arbeiten.
-
In
den letzten Jahren haben die Abmessungen der VLSI-Schaltungen und
die Betriebsspannungen so stark abgenommen, dass in einigen Fällen verkleinerte
P-Kanal-Schaltungen,
die die Anbindung an äußere Schaltungen
mit höheren
Spannungspegeln herstellen, Gateoxid-Durchbrüche erleiden, wenn man die
gleichen erhöhten
Spannungspegel dazu verwendet, ihre Eingänge anzusteuern. Da man diese
P-Kanal-Schaltungen stark verkleinert hat, ist ihr Gateoxid so dünn, dass,
wenn ihr Gate auf die geringste Spannung im digitalen Spannungsbereich
gezogen wird, (z.B. 0 Volt) und ihre Source auf die erhöhte Spannung
gezogen wird (z.B. 3,3 Volt), die Source-Gate-Spannung VSG, die Kanal-Gate-Spannung VCG und
die Drain-Gate-Spannung VDG jeweils die
Durchbruchsspannung des Gateoxids überschreiten, die mit VBROX bezeichnet wird.
-
Spannungsumsetzschaltungen
waren bisher recht einfach aufgebaut, da die einzige Anforderung darin
bestand, den Pegel einer logischen 1 (etwa von 3,3 Volt auf 5 Volt)
anzuheben und dabei Null (0) Volt als logischen Nullpegel beizubehalten.
Bei ständig kleiner
werdenden Siliciumvorrichtungen werden herkömmliche Pegelverschiebetechniken
jedoch erkennbar nachteilig. Beispielsweise werden heutzutage VLSI-Schaltungen
mit einem 0,18 Mikron-Verfahren hergestellt, das bei einer üblichen
Schaltung zu einer Gateoxiddicke von ungefähr 40 Angström (A) führt. Fachleuten
ist geläufig,
dass die Durchbruchsspannung für
Siliciumdioxid (SiO2) grob 107 Volt
pro Zentimeter (V/cm) beträgt,
und sie wissen auch, dass es sachgemäß ist, die Gatespannungen auf
ungefähr 60
Prozent der Durchbruchsspannung zu beschränken. Damit beträgt ein vorsichtiger
Durchbruch-Grenzwert VBROX für eine 0,18
Mikron-Schaltung ungefähr
2,4 Volt. Die 0,18 Mikron-Schaltungen werden in der Regel mit VDD
= 1,8 Volt bezogen auf die Masse bei 0 Volt betrieben, so dass sie
eine logische Eins (1) bei 1,8 Volt und eine logische Null (0) bei
0 Volt erzeugen. Damit bereitet der Gateoxid-Durchbruch auf Kernspannungspegeln
keine Schwierigkeiten. Für
diese Vorrichtungen wird jedoch in der Regel gefordert, dass sie
als Schnittstelle zu äußeren CMOS-Schaltungen
(CMOS = Complementary Metal-Oxide Semiconductor) dienen, die
auf höheren
Spannungspegeln arbeiten, beispielsweise auf 3,3 Volt. Zieht man
eine P-Kanal-Ausgabeschaltung mit 0,18 Mikron auf 3,3 Volt, während ihr
Gate auf null Volt gehalten wird, so ist ein Schaden am Gateoxid der
P-Kanal-Schaltung
sehr wahrscheinlich. Herkömmliche
Spannungsumsetzschaltungen arbeiten also unter diesen Randbedingungen
nicht.
-
In
neueren Vorgehensweisen für
die Anpassung von Ausgangsspannungen werden sowohl digitale als
auch analoge Schaltungen zum Verschieben einer logischen 1 auf Kernspannungspegel
auf den erhöhten
Pegel der äußeren Vorrichtung
und zum Schieben einer logischen 0 von 0 Volt auf einen Zwischenspannungspegel
verwendet. Der Zwischenspannungspegel wird so nieder gewählt, dass
er eine P-Kanal-Schaltung durchschaltet, jedoch auch so hoch, dass
ein Durchbruch des Gateoxids verhindert wird. Die Analogschaltung
wird zum Erzeugen einer logischen Nullverschiebung für die digitalen
Schaltungen verwendet, so dass eine logische 0 auf dem Zwischenspannungspegel
hergestellt wird und nicht mehr bei 0 Volt. Analogschaltungen neigen
jedoch dazu, räumlich
groß auszufallen
und viel Energie zu verbrauchen. Diese Eigenschaften machen Analogschaltungen
für Anwendungen
bei VLSI-Vorrichtungen ungeeignet. Herkömmliche Pegelverschieber, die
einen Zwischenpegel enthalten, kennt man aus US-6,268,744 B1 und
US-6,040,708 A.
-
Man
muss also eine Steuerung für
verkleinerte P-Kanal-Ausgangstreiberschaltungen bereitstellen, die
Gateoxiddurchbrüchen
ausgesetzt sind, da sie so weit verkleinert wurden, dass ihre Gateoxidschichten
zu dünn
sind, um Eingangssignalpegel auf den erhöhten Pegeln zu ertragen, die
sie an den Ausgängen
liefern müssen.
-
ZUSAMMENFASSUNG
DER ERFINDUNG
-
Ein
digitaler Pegelverschieber gemäß einer Ausführungsform
der Erfindung wird bereitgestellt, um den Eingang einer verkleinerten
Treiberschaltung innerhalb eines spannungsverschobenen Bereichs anzusteuern,
damit man Gateoxiddurchbrüchen
der verkleinerten Treiberschaltung vorbeugen kann. Die verkleinerte
Treiberschaltung weist einen Ausgang auf, der innerhalb eines erhöhten Spannungsbereichs
arbeitet, so dass der spannungsverschobene Bereich die einem logischen
Signal zugeordnete Spannung verschiebt, und zwar von einem unteren Spannungspegel
auf einen Zwischenspannungspegel, damit der Durchbruchsgrenzwert
eingehalten und die verkleinerte Treiberschaltung geschützt wird. Der
digitale Pegelverschieber wird mit digitalen Schaltungen implementiert,
wodurch analoge Verschiebeschaltungen vermieden werden. Der digitale Pegelverschieber
und die verkleinerte Treiberschaltung können auf der gleichen integrierten
Schaltung (IC) implementiert werden und mit Hilfe des gleichen Prozesses
gefertigt werden, den man für
die Kernschaltung einsetzt. Somit kann das IC direkt mit äußeren Schaltungen
zusammenarbeiten, die mit erhöhten
Spannungspegeln betrieben werden, ohne dass die Kernschaltung oder
die verkleinerte Treiberschaltung beschädigt wird.
-
Ein
digitaler Pegelverschieber gemäß einer Ausführungsform
der Erfindung enthält
einen digitalen Spannungsbegrenzer und einen digitalen pegelverschobenen
Schalter. Der digitale Spannungsbegrenzer ist zwischen eine erste
und eine zweite Quellspannung geschaltet, die einen ersten und einen
zweiten Spannungspegel haben und einen ersten Spannungsbereich definieren.
Der digitale Spannungsbegrenzer empfängt ein digitales Eingangssignal,
das innerhalb des ersten Spannungsbereichs betreibbar ist, und liefert
ein zugehöriges
spannungsbegrenztes Signal, das innerhalb eines begrenzten Spannungsbereichs
zwischen dem zweiten Spannungspegel und einem Zwischenspannungspegel betreibbar
ist, der eine Höhe
zwischen dem ersten Spannungspegel und dem zweiten Spannungspegel hat.
Der Zwischenspannungspegel ist so gewählt, dass er eine überhöhte Eingangsspannung
an der verkleinerten Treiberschaltung verhindert. Der digitale pegelverschobene
Schalter ist zwischen eine dritte Quellspannung und die erste Quellspannung
geschaltet, wobei die dritte Quellspannung einen dritten Spannungspegel
aufweist, dessen Höhe über der Höhe des zweiten
Spannungspegels liegt. Der digitale pegelverschobene Schalter empfängt das
spannungsbegrenzte Signal und schaltet entsprechend ein spannungsverschobenes
digitales Signal abhängig
vom Schalten des spannungsbegrenzten Signals, und zwar in einem
spannungsverschobenen Bereich, der zwischen dem Zwischenspannungspegel
und dem dritten Spannungspegel definiert ist.
-
Ein
digitaler Pegelverschieber gemäß einer anderen
Ausführungsform
der Erfindung enthält
einen digitalen Spannungsteiler und einen digitalen pegelverschobenen
Schalter. Der digitale Spannungsteiler umfasst P-Kanal-Schaltungen,
die zwischen einer Referenzspannung und einer ersten Quellspannung
liegen. Der digitale Spannungsteiler empfängt ein digitales Eingangssignal,
das innerhalb eines ersten Spannungsbereichs zwischen der Referenzspannung
und der ersten Quellspannung betreibbar ist, und weist eine Abzweigung
auf, an der ein spannungsbegrenztes Signal entsteht. Das spannungsbegrenzte
Signal ist innerhalb eines begrenzten Spannungsbereichs zwischen
der ersten Quellspannung und einem Zwischenspannungspegel betreibbar
und weist einen Spannungspegel zwischen der Referenzspannung und
der ersten Quellspannung auf. Der digitale pegelverschobene Schalter
enthält
P-Kanal-Schaltungen und N-Kanal-Schaltungen, die in komplementärer Anordnung
zwischen die Referenzspannung und eine zweite Quellspannung geschaltet sind.
Die zweite Quellspannung hat einen Spannungspegel, der höher liegt
als der Pegel der ersten Quellspannung. Der digitale Schalter hat
einen Eingang, der das spannungsbegrenzte Signal aufnimmt, und einen
Ausgang, der ein verschobenes digitales Signal liefert, das innerhalb
eines spannungsverschobenen Bereichs zwischen der Zwischenspannung
und der zweiten Quellspannung betreibbar ist.
-
Eine
integrierte Schaltung (IC) gemäß einer Ausführungsform
der Erfindung enthält
Kernschaltungen, einen digitalen Pegelverschieber und eine verkleinerte
Treiberschaltung. Die Kernschaltung ist an eine Referenzspannung
und eine erste Quellspannung angeschlossen und erzeugt ein erstes
digitales Signal, das in einem unteren Spannungsbereich betreibbar
ist, der durch die Referenzspannung und die erste Quellspannung
bestimmt wird. Der digitale Pegelverschieber ist an die Referenzspannung und
die erste Quellspannung sowie an eine zweite Quellspannung angeschlossen.
Die zweite Quellspannung ist größer als
die erste Quellspannung. Der digitale Pegelverschieber empfängt das
erste digitale Signal und liefert ein verschobenes digitales Signal, das
das erste digitale Signal abbildet. Das verschobene digitale Signal
ist zwischen der zweiten Quellspannung und einer Zwischenspannung
betreibbar, wobei die Zwischenspannung zwischen der Referenzspannung
und der ersten Quellspannung liegt. Die verkleinerte Treiberschaltung
empfängt
das verschobene digitale Signal und liefert ein zweites digitales
Signal, das das erste digitale Signal abbildet. Das zweite digitale
Signal ist in einem erhöhten Spannungsbereich
betreibbar, der zwischen der Referenzspannung und der zweiten Quellspannung
bestimmt ist. Da das verschobene digitale Signal auf der Zwischenspannung
arbeitet, wird ein Gateoxiddurchbruch der verkleinerten Treiberschaltung
verhindert.
-
Weitere
Merkmale und Vorteile der Erfindung gehen aus den verbleibenden
Teilen der Patentschrift und den Zeichnungen hervor.
-
KURZE BESCHREIBUNG DER
ZEICHNUNGEN
-
Diese
und weitere Aufgaben, Merkmale und Vorteile der Erfindung versteht
man anhand der folgenden Beschreibung und der beiliegenden Zeichnungen
besser. Es zeigt:
-
1 ein
vereinfachtes Blockdiagramm eines Systems, das eine digitale Pegelverschiebeschaltung
enthält,
die gemäß einer
Ausführungsform der
Erfindung implementiert ist;
-
2 ein
vereinfachtes Blockdiagramm einer beispielhaften Ausführungsform
der Pegelverschiebeschaltung der Erfindung in 1;
und
-
3 einen
ausführlicheren
Schaltplan einer weiteren beispielhaften Ausführungsform der Pegelverschiebeschaltung
in 1.
-
AUSFÜHRLICHE BESCHREIBUNG
-
Die
folgende Beschreibung dient dazu, einen Fachmann in die Lage zu
versetzen, die Erfindung so zu verwenden, wie sie im Zusammenhang
mit einer bestimmten Anwendung und deren Anforderungen bereitgestellt
wird. Für
Fachleute sind verschiedene Abwandlungen der bevorzugten Ausführungsform
jedoch offensichtlich, und man kann die hier bestimmten allgemeinen
Prinzipien auf andere Ausführungsformen
anwenden. Daher ist nicht beabsichtigt, die Erfindung auf die hier
dargestellten und beschriebenen besonderen Ausführungsformen einzuschränken, sondern
ihr ist der breiteste Bereich zuzugestehen, der mit den hier offenbarten
Prinzipien und neuartigen Merkmalen vereinbar ist.
-
Der
Erfinder dieses Patents hat den Bedarf erkannt, verkleinerte Treiberschaltungen
einzusetzen, die erhöhte
Spannungen ausgeben müssen,
jedoch keine erhöhten
Eingangsspannungen vertragen können.
Er hat daher eine vollständig
digitale Pegelverschiebeschaltung entwickelt, die verkleinerte Treiberschaltungen
mit Spannungspegeln ansteuert, die diese verkleinerten Treiberschaltungen
vor Gateoxiddurchbrüchen
schüt zen.
Dies wird im Weiteren anhand von 1–3 beschrieben.
-
1 zeigt
ein vereinfachtes Blockdiagramm eines Systems 100, das
eine digitale Pegelverschiebeschaltung 103 enthält, die
gemäß einer Ausführungsform
der Erfindung implementiert ist. Der Begriff "digital" bezieht sich so wie er hier verwendet
wird, auf Vorrichtungen, die vergleichbar mit einem Schalter arbeiten
und mehrere diskrete Betriebspunkte aufweisen, die zu unterschiedlichen
Logikzuständen
und/oder unterschiedlichen Spannungspegeln gehören. Eine Kernschaltung 101 empfängt Energie über ein
erstes Quellspannungssignal VDDL, das einen Spannungspegel oder
eine Höhe hat,
der bzw. die auf einen gemeinsamen Pegel bzw. ein Referenzspannungsquellen-Signal
REF bezogen ist, der der Kernschaltung 101 ebenfalls geliefert wird.
Eine Energie- bzw. Spannungsquelle (nicht dargestellt) erzeugt eine
Quellspannung zwischen VDDL und REF. VDDL und REF bestimmen gemeinsam
einen ersten bzw. unteren Spannungsbereich, der zum Versorgen der
Vorrichtungen in der Kernschaltung 101 mit Energie geeignet
ist. Die Kernschaltung 101 erzeugt mindestens ein logisches
oder digitales Signal LDS, das an einen Eingang der Pegelverschiebeschaltung 103 angelegt
wird. Das LDS-Signal weist einen ersten logischen Zustand in der
Nähe oder
auf dem Spannungspegel von REF auf, und einen zweiten logischen
Zustand in der Nähe
oder auf dem Spannungspegel von VDDL. Die Logikzustände bezeichnet
man üblicherweise
als logisch eins oder "1" und logisch null
oder "0". Es werden positive
und negative Logiken betrachtet, so dass beide Zustände logisch
1 und logisch 0 entweder REF oder VDDL entsprechen können. Die
Pegelverschiebeschaltung 103 ist an VDDL und REF angeschlossen,
um die internen digitalen Schaltkreise, die im Folgenden beschrieben
werden, mit Energie zu versorgen, damit sie den logischen Zustand
des Signals LDS erkennen können.
-
Die
Pegelverschiebeschaltung 103 gibt ein verschobenes logisches
oder digitales Signal SDS an den Eingang einer verkleinerten Treiberschaltung 105 ab.
Die verkleinerte Treiberschaltung 105 ist zwischen eine
zweite Spannungsquelle VDDH und REF geschaltet, die gemeinsam einen
zweiten oder erhöhten
Spannungsbereich bestimmen. Eine weitere Energie- bzw. Spannungsquelle
(nicht dargestellt) erzeugt eine Quellspannung zwischen VDDH und
REF. VDDH hat eine größere Höhe als VDDL.
Damit ist der zweite zu VDDH gehörende
Spannungsbereich größer als
der erste zu VDDL gehörende
Spannungsbereich. Die Quellspannungen VDDL und VDDH sind in der
Regel beide positiv. In der Erfindung wird jedoch auch der Gebrauch
negativer Quellspannungen betrachtet. Die verkleinerte Treiberschaltung 105 erzeugt
ein logisches oder digitales Ausgabesignal ODS für mindestens eine "äußere" Vorrichtung 107, die ebenfalls
an VDDH und REF angeschlossen ist. Das ODS-Signal wirkt im zweiten
erhöhten
Spannungsbereich und besitzt einen ersten und einen zweiten logischen
Zustand 0 und 1 mit entsprechenden Spannungspegeln innerhalb der
Spannungspegel von VDDH und REF. Jeder der logischen Zustände 1 und
0 kann entweder REF oder VDDH entsprechen, da sowohl positive als
auch negative Logik betrachtet wird. Die äußere Vorrichtung 107 ist "extern" bezüglich der
Kernschaltung 101. Die äußere Vorrichtung 107 kann
irgendeine Ein/Ausgabeschaltung (I/O) sein, die mit der Kernschaltung 101 verbunden werden
soll.
-
Bei
Betrieb wünscht
man, dass die logische Information des Signals LDS, das die Kernschaltung 101 ausgibt,
an die äußere Vorrichtung 107 übertragen
wird. Die äußere Schaltung 107 ist
jedoch dafür entworfen,
mit Logiksignalen zu arbeiten, die Spannungspegel haben, die im
zweiten erhöhten
Spannungsbereich VDDH - REF definiert sind, der größer ist
als der erste untere Spannungsbereich VDDL - REF. Auf diese Weise
muss die äußere Schaltung 107 auf
Spannungspegel über
dem Signal LDS getrieben werden, damit das logische Schalten vereinfacht
wird. Das Signal LDS wird durch die Pegelverschiebeschaltung 103 in
das Signal SDS umgewandelt, wobei das Signal SDS in einem spannungsverschobenen
Bereich arbeitet, der vom Spannungspegel von VDDH abhängt und
sich zum Ansteuern des Eingangs der verkleinerten Treiberschaltung 105 eignet.
Der spannungsverschobene Bereich erstreckt sich nicht über den
vollen Spannungsbereich des erhöhten
Spannungsbereichs, wodurch das Signal SDS ein spannungsverschobenes
digitales Signal ist. VDDH wird an die Pegelverschiebeschaltung 103 angelegt,
damit die Pegelverschiebeschaltung 103 im verschobenen
Spannungsbereich arbeiten kann. Die verkleinerte Treiberschaltung 105 schaltet
das ODS-Signal beim Umschalten des Signals SDS im vollen erhöhten Bereich,
der zum Ansteuern des Eingangs der äußeren Schaltung 107 erforderlich
ist. Damit setzen die Pegelverschiebeschaltung 103 und die
verkleinerte Treiberschaltung 105 gemeinsam das Signal
LDS, das im unteren Spannungsbereich arbeitet, der für die Kernschaltung 101 geeignet
ist, in das Signal ODS um, das im vollen Spannungsbereich arbeitet,
der für
die äußere Schaltung 107 geeignet
ist. Auf diese Weise übermittelt
die Kernschaltung 101 wie gewünscht erfolgreich logische
Information an die äußere Schaltung 107.
-
Die
verkleinerte Treiberschaltung 105 enthält eine oder mehrere verkleinerte
P-Kanal-Schaltungen (nicht
dargestellt), die die benötigte
Schnittstelle zu den erhöhten
Spannungspegeln der äußeren Schaltung 107 liefern.
Die verkleinerten P-Kanal-Schaltungen können jedoch einen Gateoxid-Durchbruch
erleiden, wenn man den vollen Bereich der erhöhten Spannungspegel zum Ansteuern
ihrer Eingänge
verwendet. Im Einzelnen kann die verkleinerte Treiberschaltung 105 ODS
bei ungefähr
dem Spannungspegel von VDDH anlegen. Das Signal SDS sollte aber nicht
gleichzeitig auf den Spannungspegel von REF gezogen werden, da die
Spannungsdifferenz VDDH - REF an der verkleinerten Treiberschaltung 105 einen Gateoxid-Durchbruch
der inneren P-Kanal-Schaltungen verursachen kann. Die Pegelverschiebeschaltung 103 arbeitet
so, dass sie das Signal SDS innerhalb des spannungsverschobenen
Bereichs zwischen einem Zwischenspannungspegel (INT) und dem Spannungspegel
von VDDH schaltet. Die Höhe des
Spannungspegels INT ist größer als
die Höhe von
REF. Sie wird so gewählt,
dass der spannungsverschobene Bereich VDDH - INT die Durchbruchsspannung
der verkleinerten P-Kanal-Schaltungen
in der verkleinerten Treiberschaltung 105 nicht überschreitet.
Insbesondere kann man das Signal ODS auf den Spannungspegel von
VDDH treiben, wogegen das Signal SDS auf den Spannungspegel INT getrieben
wird, ohne dass das Risiko besteht, dass ein Gateoxid-Durchbruch
der P-Kanal-Schaltungen der verkleinerten Treiberschaltung 105 verursacht wird.
-
Wie
bereits erwähnt
haben sich der Entwurf integrierter Schaltungen (IC) und die Herstellungsverfahren
dahingehend entwickelt, dass sich die Betriebsspannungen zusammen
mit der Größe der Vorrichtungen
verkleinert haben. VLSI-Schaltungen und insbesondere Mikroprozessoren
sind führend
bei der Absenkung der Größe und der
Betriebsspannungen. Daher müssen
VLSI-Schaltungen, die bei geringeren Spannungen arbeiten, häufig mit äußeren Schaltungen
zusammenarbeiten, die nicht so stark verkleinert sind wie die VLSI-Schaltungen.
Die Kernschaltung 101 kann beispielsweise eine VLSI-Schaltung
sein, die in ein IC 109 integriert ist, wobei man wünscht, dass
das IC 109 direkt mit der äußeren Schaltung 107 verbunden
wird. In einer Ausführungsform
sind die Pegelverschiebeschaltung 103 und die verkleinerte
Treiberschaltung 105 in das gleiche IC 109 wie die
Kernschaltung 101 integriert. Zudem werden die Kernschaltung 101,
die Pegelverschiebeschaltung 103 und die verkleinerte Treiberschaltung 105 mit
Hilfe der gleichen Schaltungsverkleinerungstechniken implementiert,
bei denen ihre zugrunde liegenden N-Kanal-Schaltungen und P-Kanal-Schaltungen
eine relative geringe Gateoxiddicke aufweisen. Auf diese Weise enthält das IC 109 mehrere
Stifte oder Anschlüsse
für äußere Quellen,
die mit den jeweiligen Quellspannungen verbunden werden. Wie dargestellt
enthält
das IC 109 beispielsweise einen ersten Quellanschluss 111,
an den VDDL angelegt wird, einen zweiten Quellanschluss 113,
an den REF angelegt wird, und einen dritten Quellanschluss 115,
an den VDDH angelegt wird. Innerhalb des IC 109 ist VDDL
an die Kernschaltung 101 und die Pegelverschiebeschaltung 103 angeschlossen.
VDDH ist an die Pegelverschiebeschaltung 103 und die verkleinerte
Treiberschaltung 105 angeschlossen, und REF ist an die
Kernschaltung 101, die Pegelverschiebeschaltung 103 und
die verkleinerte Treiberschaltung 105 angeschlossen.
-
Man
beachte, dass die Erfindung nicht auf Ausführungsformen beschränkt ist,
in denen die Pegelverschiebeschaltung 103 und die verkleinerte Treiberschaltung 105 mit
dem gleichen Prozess und/oder auf dem gleichen IC implementiert
werden wie die Kernschaltung 101. Man kann jede Schaltung getrennt
implementieren, ohne den Bereich der Erfindung zu verlassen. Ist
man in der Lage, diese Schaltungen auf dem gleichen IC zu entwerfen
und herzustellen, wobei vergleichbare Herstellungsverfahren eingesetzt
werden, so bietet dies, wie Fachleuten geläufig ist, beträchtliche
Vorteile. Man kann eine Verkleinerung der Ausgangsspannung sowohl
mit digitalen als auch analogen Schaltungen erreichen, die den logischen
Zustand mit der höheren
Spannung auf den erhöhten
Spannungspegel der äußeren Schaltung 107 verschieben,
wobei zugleich der logische Zustand mit der geringeren Spannung
auf einen erhöhten
Spannungspegel (z.B. INT) verschoben wird. In diesem Fall verwendet
man die analogen Schaltungen zum Erzeugen einer Logikspannungsverschiebung
für die
digitalen Schaltungen. Analogschaltungen sind jedoch großflächig und
verbrauchen viel Energie. Sie sind damit für Anwendungen in VLSI-Schaltungen ungeeignet.
Es würde
dem Zweck von VLSIs generell widersprechen, die Analogschaltungen
direkt auf dem IC 109 zu implementieren. Extern implementierte
Analogschaltungen verbrauchen wertvolle Platinenfläche und
Energie.
-
In
einer konkreteren Ausführungsform
ist das IC 109 eine VLSI-Schaltung, die mit einem 0,18
Mikron-Prozess hergestellt wird und Metalloxid-Halbleiter-Schaltungen
(MOS) enthält,
die eine Gateoxiddicke von ungefähr
40 Å aufweisen.
Die Kernschaltung 101 kann beispielsweise ein Mikroprozessor
sein, bei dem es erwünscht
ist, Abmessungen und Spannungen soweit wie möglich zu verkleinern. Wie bereits angegeben
beträgt
der Gateoxid-Durchbruchsgrenzwert VBROX für diese
Schaltungen ungefähr
2,4 Volt. VDDL beträgt
bezogen auf REF in der Regel 1,8 Volt, und REF liegt normalerweise
auf 0 Volt oder Erde. Da die an die Kernschaltung 101 angelegten
Höchstspannungspegel
weit unter der Durchbruchsgrenze liegen, ist ein Oxiddurchbruch
nicht zu befürchten.
In der besonderen Ausführungsform
enthält
die äußere Schaltung 107 3,3
Volt CMOS-Schaltungen.
Damit hat VDDH ungefähr
3,3 Volt und REF 0 Volt. Die verkleinerte Treiberschaltung 105 enthält P-Kanal-Schaltungen
mit 0,18 Mikron, die mit der äußeren Schaltung 107 mit
3,3 Volt verbunden werden müssen.
Die Pegelverschiebeschaltung 103 betreibt das Signal SDS
zwischen ungefähr
1,0 Volt und ungefähr 3,3
Volt, wobei INT ungefähr
1,0 Volt beträgt.
In dieser Ausführungsform
beträgt
der spannungsverschobene Bereich ungefähr 2,3 Volt. Da die Gates der P-Kanal-Schaltungen
der verkleinerten Treiberschaltung 105, die auf dem IC 109 integriert
ist, nicht unter ungefähr
1,0 Volt fallen, beträgt
der größtmögliche Spannungsbereich
2,3 Volt. Da die Spannung 2,3 Volt kleiner als VBROX mit
ungefähr
2,4 Volt ist, besteht nur wenig Risiko, dass das Gateoxid der ver kleinerten
P-Kanal-Schaltungen durchbricht.
-
Hier
werden 0,18 Mikron-Teile und die zugehörigen Spannungspegel dazu verwendet,
die erfundene Lösung
für Probleme
darzustellen, die beim Verkleinern von CMOS-Schaltungen auftreten.
Die gleiche Lösung
ist jedoch sowohl für
kleinere als auch für
größere Schaltungen
anwendbar. Dies hat seinen Grund darin, dass die Erscheinung des
Gateoxid-Durchbruchs nicht nur vom Herstellungsvorgang einer Schaltung
abhängt,
sondern auch von der Verwendung der Schaltung, d. h. den Spannungsanforderungen
an Teile, an die eine hergestellte Schaltung angeschlossen werden
muss. Demgemäß ist die
Erfindung nicht auf 0,18 Mikron-Teile und die zugehörigen Spannungspegel
eingeschränkt,
sondern sie ist auf jede Technologie anwendbar, die mit Verkleinerungen
arbeitet. Zudem können
die Quellspannungssignale unterschiedliche Spannungspegel und Polaritäten haben,
die irgendeinen praktisch umsetzbaren Spannungsbereich für einen
gegebenen Herstellungsprozess bestimmen. Beispielsweise kann REF
auf einen von null verschiedenen Spannungspegel geschoben werden,
wobei die restlichen Quellspannungen entsprechend verschoben werden,
damit gewünschte
oder anderweitig geeignete Spannungsbereiche bestimmt werden. Die
Durchbruchsgrenze ist durch den Herstellungsprozess, die Anwendung
und die relativen Spannungspegel festgelegt, damit das Gateoxid
der verkleinerten Treiberschaltungen nicht zerstört wird.
-
In
der erläuterten
Ausführungsform
ist die Pegelverschiebeschaltung 103 auf dem IC 109 implementiert
und enthält
digitale Logik, damit ein verschobener Logikspannungsbereich hergestellt
wird, der sich zum Ansteuern des Eingangs der verkleinerten Treiberschaltung 105 eignet.
In einer Ausführungsform
enthält
die Pegelverschiebeschaltung 103 0,18 Mikron-Schaltungen,
die eine Gateoxiddicke von ungefähr
40 Å aufweisen
und bei Kern-Quellspannungspegeln von 1,8 Volt arbeiten. Die Pegelverschiebeschaltung 103 wird
dazu verwendet, die verkleinerte Treiberschaltung 105 anzusteuern,
die 0,18 Mikron-P-Kanal-Schaltungen enthält, die bei bis zu 3,3 Volt
arbeiten. Die P-Kanal-Schaltungen
erzeugen Logikpegel von 3,3 Volt, die für die Anbindung an die äußere Schaltung 107 erforderlich
sind. Damit hält
die Pegelverschiebeschaltung 103 die Höhe des an die P-Kanal-Schaltungen
angelegten Spannungsbereichs unter 2,4 Volt, um Gateoxid-Durchbrüchen vorzubeugen.
In einer Ausführungsform
begrenzt beispielsweise die Pegelverschiebeschaltung 103 das
Signal SDS so, dass es nicht unter ungefähr 1 Volt fällt. Damit beträgt die höchste an
die verkleinerte Treiberschaltung 105 angelegte Spannung
2,3 Volt.
-
2 zeigt
ein vereinfachtes Blockdiagramm einer beispielhaften Ausführungsform
der Pegelverschiebeschaltung 103 der Erfindung. In diesem Fall
weist die Pegelverschiebeschaltung 103 zwei Hauptstufen
auf, die einen digitalen Spannungsbegrenzer 201 und einen
digitalen pegelverschobenen Schalter 203 enthalten. Der
digitale Spannungsbegrenzer 201 ist an VDDL und REF angeschlossen und
empfängt
das Signal LDS. Der digitale Spannungsbegrenzer 201 erkennt
das Schalten des Signals LDS zwischen den Logikzuständen High
und Low innerhalb des Spannungsbereichs VDDL - REF und schaltet
abhängig
vom Schalten des Signals LDS ein entsprechendes spannungsbegrenztes
Signal VLS an den digitalen pegelverschobenen Schalter 203,
damit die Logikinformation des Signals LDS übermittelt wird. Der digitale
Spannungsbegrenzer 201 dient dazu, das Signal VLS innerhalb
eines begrenzten Spannungsbereichs zwischen den Spannungspegeln
VDDL und INT zu halten, wobei INT eine größere Höhe hat als REF. Im Einzelnen
wird das Signal VLS für
einen Logikzustand (z.B. logisch eins) ungefähr mit dem Spannungspegel von
VDDL angelegt und ungefähr
mit dem Spannungspegel von INT für
den anderen entgegengesetzten Logikzustand (z.B. logisch null) oder
umgekehrt.
-
Der
digitale pegelverschobene Schalter 203 enthält eine
P-Kanal-Schaltung 205, die auf VDDH bezogen ist und das
Signal VLS empfängt
und das Signal SDS ausgibt. Die P-Kanal-Schaltung 205 schaltet
das Signal SDS abhängig
vom Schalten des Signals VLS, damit die logische Information des
Signals LDS an die verkleinerte Treiberschaltung 105 übertragen
wird. Die P-Kanal-Schaltung 205 dient dazu, das Signal
SDS innerhalb des spannungsverschobenen Bereichs zwischen VDDH und
der Zwischenspannung INT zu halten. Im Einzelnen wird das Signal
SDS für
einen Logikzustand (z.B. logisch eins) ungefähr mit dem Spannungspegel von
VDDH angelegt und ungefähr
mit dem Spannungspegel von INT für
den anderen entgegengesetzten Logikzustand (z.B. logisch null) oder
umgekehrt. Wie beschrieben wird der Spannungspegel von INT bezogen
auf den Spannungspegel von VDDH so gewählt, dass ein Gateoxid-Durchbruch
der P-Kanal-Schaltungen
der verkleinerten Treiberschaltung 105 verhindert wird. Somit übermittelt
das Signal SDS die logische Information des Signals LDS vom der
Kernschaltung 101, wobei das Gate der verkleinerten Treiberschaltung 105 unbeschädigt bleibt.
-
In
der dargestellten Ausführungsform
ist der digitale pegelverschobene Schalter 203 komplementär gestaltet
und enthält
eine N-Kanal-Schaltung 207, die über mindestens einen Verschiebeknoten 209 mit der
P-Kanal-Schaltung 205 gekoppelt ist. Die N-Kanal-Schaltung 207 ist
an VDDL und REF angeschlossen und darauf bezogen, sie hält jedoch
die Spannung des Knotens 209 auf einem Pegel, der so hoch ist,
dass eine Beschädigung
der Schaltungen in der P-Kanal-Schaltung 205 verhindert
wird. Die N-Kanal- Schaltung 207 empfängt das
Signal LDS und schaltet abhängig
vom Schalten des Signals LDS, damit das Schalten der P-Kanal-Schaltung 205 erleichtert
wird. Generell arbeiten die N-Kanal-Schaltung 207 und die
P-Kanal-Schaltung 205 zum Schalten in komplementärer Weise
zusammen, damit das Signal SDS den ganzen spannungsverschobenen Bereich
zwischen VDDH und INT einnehmen kann.
-
3 zeigt
einen ausführlicheren
Schaltplan einer weiteren beispielhaften Ausführungsform der Pegelverschiebeschaltung 103.
Es werden nun zusätzliche
Einzelheiten für
besondere Ausführungsformen
des digitalen Spannungsbegrenzers 201 und des digitalen
pegelverschobenen Schalters 203 erläutert, die die P-Kanal-Schaltung 205 und
die N-Kanal-Schaltung 207 enthalten. Der digitale Spannungsbegrenzer 201 umfasst
die P-Kanal-Transistoren
P1 bis P6 und einen Inverter 301. Der Inverter 301 wird
dafür eingesetzt,
das Signal LDSB zu erzeugen, das eine invertierte Version des Signals
LDS ist. Man beachte, dass ein an einen Signalnamen angehängtes "B" hier eine logische Negation bezeichnet, bei
der das invertierte oder komplementäre Signal den entgegengesetzten
logischen Status hat. Die N-Wannen der P-Kanal-Transistoren P1 bis
P6 sind an VDDL angeschlossen. Das Signal LDS wird an die Gates
der P-Kanal-Transistoren P1, P3 und P6 und den Eingang des Inverters 301 geliefert.
Das Signal LDSB wird an die Gates der P-Kanal-Transistoren P2, P4 und P5 angelegt.
Die Sources von P2, P3, P5 und P6 sind an VDDL angeschlossen. Die
Source von P1 ist an der Verbindung 303 mit den Drains
von P2 und P3 verbunden, wobei an der Verbindung 303 das
spannungsbegrenzte Signal VLS entsteht. Das Drain von P1 ist an
REF angeschlossen, d. h. in der dargestellten Ausführungsform
Erde oder null Volt. In ähnlicher
Weise ist die Source von P4 an der Verbindung 305 mit den
Drains von P5 und P6 verbunden, an der das invertierte spannungsbegrenzte
Signal VLSB entsteht. Das Drain von P4 ist an REF angeschlossen.
Man beachte, dass das Signal VLSB nicht von sich aus eine invertierte
Version des Signals VLS darstellt, dass es jedoch aufgrund der Schaltungssymmetrie
und der Wirkung des Inverters 301 abhängig vom Schalten des Signals
LDS generell den entgegengesetzten Logikzustand annimmt.
-
Der
digitale pegelverschobene Schalter 203 enthält die P-Kanal-Transistoren
P7, P8, P9 und P10 und die N-Kanal-Transistoren N1, N2, N3, N4,
N5 und N6 (N1–N6).
In der dargestellten Anordnung enthält die P-Kanal-Schaltung 205 die
Transistoren P7–P10,
und die N-Kanal-Schaltung 207 enthält die Transistoren N1, N2,
N4 und N5. An die Sources von P8 und P10 wird VDDH angelegt. Das
Drain von P8 ist an das Gate von P10, die Source von P7, das Drain
von N3 und das Gate von N6 angeschlossen. Das Ausgangssignal SDS
entsteht am ersten Ausgangsknoten 307, der mit dem Drain
von P8 verbunden ist. Das Gate von P7 und die Source von N3 sind mit
der Verbindung 301 gekoppelt und empfangen das Signal VLS.
In ähnlicher
Weise ist das Drain von P10 mit einem komplementären Ausgangsknoten 309 verbunden,
der an das Gate von P8, die Source von P9, das Drain von N6 und
das Gate von N3 angeschlossen ist. Am Ausgangsknoten 309 entsteht ein
invertiertes Ausgangssignal SDSB. Das Gate von P9 und die Source
von N6 sind mit der Verbindung 303 gekoppelt und empfangen
das Signal VLSB. Die N-Wannen der P-Kanal-Transistoren P7–P10 sind alle
mit VDDH verbunden. Die verkleinerte Treiberschaltung 105 wurde
bisher verbunden mit dem Signal SDS dargestellt. Man kann jedoch
eines der beiden Signale SDS und SDSB oder beide dazu verwenden,
die Eingänge
der verkleinerten Treiberschaltungen anzusteuern, und beide Ausgangssignale
schalten innerhalb des spannungsverschobenen Bereichs VDDH - INT,
wie im Weiteren beschrieben wird.
-
Das
Drain von P7 ist an einem Knoten B1, mit dem Drain von N2 verbunden.
Das Drain von P9 ist an einem Knoten B2 mit dem Drain von N5 verbunden.
Die Knoten B1 und B2 stellen gemeinsam den Verschiebeknoten 209 in 2 dar.
Die Gates von N2 und N5 sind an VDDL angeschlossen. Die Source von
N2 ist mit dem Drain von N1 verbunden, dessen Source an REF angeschlossen
ist. Die Source von N5 ist an das Drain von N4 angeschlossen, dessen
Source an REF liegt. Der Ausgang des Inverters 301 ist
an das Gate von N1 gekoppelt und nimmt das Signal VLSB auf. Das
Signal VLS dient dem Ansteuern des Gates von N4.
-
Die
Abmessungen der P-Kanal-Transistoren P1 und P4 sind verglichen mit
den P-Kanal-Transistoren
P3 und P5 groß.
Durch diese relative Bemessung wirken P1 und P3 in Kombination mit
P4 bzw. P5 als Spannungsteiler. P1 und P4 können nicht ganz bis Erde (null)
herunterziehen, da ein P-Kanal-Transistor, dessen Drain fest an
Erde liegt, nicht bis null herunterziehen kann. Nehmen die Signale VLS
und VLSB hin zu 0 Volt ab, so bewirkt der Body-Effekt von P1 und
P4 zusammen mit dem von P3 und P5 gelieferten Strom, dass P1 und
P4 auf dem Zwischenspannungspegel INT zu sperren beginnen. Auf diese
Weise fallen die Signale VLS und VLSB nicht unter den Spannungspegel
INT, der durch das Verhältnis
der Größen von
P3 zu P1 und P5 zu P4 bestimmt ist. Der Spannungspegel von INT bezogen
auf die Spannungspegel von VDDL und REF wird durch das Größenverhältnis von
P1 und P4 verglichen mit P1 und P3 festgelegt. Um beispielsweise
INT zu erhöhen
wird das Größenverhältnis von
P3 zu P1 und P5 zu P4 erhöht,
und um INT zu verkleinern wird das Größenverhältnis verkleinert. Das Größenverhältnis von
P3 zu P1 sollte ungefähr
so groß sein
wie das Größenverhältnis von
P5 zu P4, damit die Signale VLS und VLSB ungefähr innerhalb des gleichen Spannungsbereichs
gehalten werden.
-
Die
relativen Größenverhältnisse
können sich
auf Wunsch unterscheiden.
-
Wird
das Signal LDS bei Betrieb auf REF gezogen, so wird die Verbindung 303 auf
den Spannungspegel von INT gezogen. P3 wird leitend, und P1 wird
abhängig
vom Strom, den P3 liefert, schwach leitend. Das Signal LDSB wird
hin zu VDDL gezogen und schaltet P2, P4 und P5 ab. P6 wird leitend
und arbeitet als Hochziehvorrichtung, die das Signal VLSB auf den
Spannungspegel von VDDL hochzieht. Wird das Signal LDS auf die Spannung
von VDDL gezogen, so werden in ähnlicher
Weise die Transistoren P1, P3 und P6 gesperrt. Der Inverter 301 zieht das
Signal LDSB auf Erde und schaltet P2 und P5 ein. P4 wird abhängig vom
Strom, den P5 liefert, schwach leitend. Damit wird das Signal VLSB
auf den Spannungspegel von INT gezogen, und das Signal VLS wird
von P2 auf den Spannungspegel von VDDL gezogen. Auf diese Weise
schalten die Signale VLS und VLSB abhängig vom Schalten des Signals
LDS zwischen INT und VDDL.
-
Ist
das Signal LDS auf Low, so wird VLS auf den Spannungspegel INT heruntergezogen,
wodurch P7 leitend wird. P7 zieht das Signal SDS herunter, wenn
er durchschaltet, wodurch auch P10 leitend wird. P10 zieht, wenn
er leitet, das Signal SDSB auf VDDH, wodurch P8 sperrt. Bei hochgezogenem
Signal SDSB leitet N3, so dass das Signal SDS durch N3 auf den Spannungspegel
INT von VLS heruntergezogen wird. Inzwischen ist das Signal LDSB
auf High, und VLSB wird auf den Spannungspegel von VDDL hochgezogen,
so dass P9 sperrt.
-
Ist
LDS High, so wird das Signal VLSB auf Low gezogen, d. h. den Spannungspegel
INT, wodurch P9 leitet. P9 zieht, wenn er leitet, das Signal SDSB
herunter, wodurch auch P8 leitet. P8 zieht, wenn er leitet, das
Signal SDS auf VDDH, wodurch P10 sperrt. Bei hochgezogenem SDS leitet
N6, so dass das Signal SDSB durch N6 auf den Spannungspegel INT
des Signals VLSB heruntergezogen wird. Inzwischen ist das Signal
VLS auf den Pegel von VDDL hochgezogen, wodurch P7 sperrt. Auf diese Weise
schalten die Signale SDS und SDSB abhängig vom Schalten der Signale
LDS und LDSB zwischen den Spannungspegeln von REF und VDDL zwischen den
Spannungspegeln von INT und VDDH. In der komplementären Anordnung
werden die Signale SDS und SDSB bezogen aufeinander auf entgegengesetzte
Logikzustände
geschaltet. In einer Ausführungsform
beträgt
INT ungefähr
1,0 Volt und VDDH ungefähr
3,3 Volt. Damit bewegen sich die Signale SDS und SDSB mit einem
Spannungsbereich von 2,3 Volt zwischen 1 und 3,3 Volt.
-
Das
Signal LDS schaltet im Zustand High N4 durch und sperrt ihn im Zustand
Low. In ähnlicher Weise
schaltet das Signal LDSB N1 im Zustand High durch und sperrt ihn
im Zustand Low. Die Transistoren N2 und N5 leiten stets und dienen
als Schutzvorrichtungen für
die Transistoren N1 bzw. N4. Sie verhindern, dass irgendeiner der
Transistoren N1 und N4 eine hohe Drain-Source-Spannung VDS erhält. Im Allgemeinen
teilt sich während
des Normalbetriebs N1 die Last mit N5, wenn N1 leitet, und N4 teilt sich
die Last mit N5, wenn N4 leitet. Die Reihenschaltung aus N1 und
N2 sperrt P7 zuverlässig,
falls P8 leitet (und falls N1 sperrt). Andernfalls könnte ein Stromfluss
durch P7 auftreten, der verhindern könnte, dass die Spannung des
Signals SDS den Spannungspegel von VDDH erreicht. In ähnlicher
Weise sperrt die Reihenschaltung aus N4 und N5 P9 zuverlässig, falls
P10 leitet (und falls N4 sperrt). Dadurch erreicht das Signal SDSB
im Wesentlichen VDDH.
-
N3
unterstützt
das Herunterziehen des Drains des Transistors P8 auf den Spannungspegel INT,
wenn P8 gesperrt wird. In ähnlicher
Weise unterstützt
N6 das Herunterziehen des Drains des Transistors P10 auf den Spannungspegel
INT, wenn P10 gesperrt wird. Die Signale SDS und SDSB unterschreiten
aufgrund der Wirkungsweise der Transistoren N3 bzw. N6 den durch
die Signale VLS und VLSB eingestellten Spannungspegel INT nicht.
Um einen Oxiddurchbruch zu verhindern, werden N3 und N6 im Normalbetrieb
außerhalb
der Sättigung
im linearen Bereich betrieben (d. h., VDS < (VGS - VTH)), so dass ihre Gate-Kanal-Spannung
stets auf einem sicheren Pegel liegt, wenn ihre Gates auf High schalten.
VTH ist, wie Fachleuten bekannt ist, der Gate-Source-Grenzspannungspegel
von N-Kanal-Transistoren. Die Gates von N3 und N6 sehen grob den
Spannungspegel INT (d. h., 1 Volt), da ihre Kanäle vollständig ausgebildet sind. Würde man,
erlauben, dass N3 und N6 in die Sättigung gehen, so würden ihre
Kanäle
abgeschnürt
und ihre Gates würden
die Bulkspannung sehen, d. h. 0 Volt, und dadurch den Oxiddurchbruchspegel überschreiten.
-
Die
Erfindung ist sehr ausführlich
anhand bestimmter bevorzugter Ausführungsformen der Erfindung
beschrieben. Andere Versionen und Abwandlungen sind möglich und
werden in Betracht gezogen. Es ist beispielsweise eine komplementäre Anordnung
erläutert,
in der in Betracht gezogen wird, dass eine einzige Ausgangsschiebevorrichtung
implementiert werden kann. Zudem können abhängig vom Typ der Schaltungen
und dem Herstellungsvorgängen
bestimmte Spannungspegel und/oder Spannungsbereiche unterschiedlich
sein. Die zugeordneten Spannungspegel der 0,18 Mikron-Schaltungen sind
in beispielhaften Ausführungsformen
erklärt.
Dabei ist klar, dass die Erfindung sowohl auf kleinere als auch
auf größere Vorrichtungen
anwendbar ist, die zu den gleichen oder zu unterschiedlichen Spannungspegeln
gehören.
Positive oder negative Logik wird in Betracht gezogen, und die tatsächlichen Spannungswerte
können
positiv oder negativ sein.
-
Die
Erfindung betrifft das Verschieben der Spannungshöhe, die
zu einem beliebigen Logikwert gehört, um zu verhindern, dass
eine überhöhte Spannung
an eine verkleinerte Treiberschaltung angelegt wird.
-
Zudem
ist die Erscheinung des Gateoxid-Durchbruchs, die bei MOS-Schaltungen
typischerweise auftritt, nicht nur vom Herstellungsvorgang der Schaltung
abhängig,
sondern auch vom Einsatz der Schaltung. Hierzu gehören die
Spannungsanforderungen äußerer Schaltungen,
an die die hergestellte Schaltung angeschlossen werden muss. Obwohl
beispielsweise die erläuterte
Ausführungsform
der Pegelverschiebeschaltung 103 zwei Stufen enthält, können zusätzliche
digitale Zwischenschaltstufen enthalten sein, falls der gleiche
Herstellungsvorgang dazu verwendet wird, äußere Schaltungen anzuschließen, die
auf noch höheren
Spannungspegeln arbeiten, beispielsweise 5 Volt.
-
Fachleute
können
schließlich
erkennen, dass sie die offenbarte Konzeption und die besonderen
Ausführungsformen
leicht als Ausgangspunkt für den
Entwurf oder die Abwandlung anderer Strukturen verwenden können, und
dass sie damit die Zwecke der Erfindung ausführen können, ohne den Bereich der
Erfindung zu verlassen, der durch die beigefügten Ansprüche bestimmt ist.