DE60305103T2

DE60305103T2 - Ausgangstreiber mit Transistoren mit dünnen Gateoxid

Info

Publication number: DE60305103T2
Application number: DE60305103T
Authority: DE
Inventors: James R. Austin Lundberg
Original assignee: IP First LLC
Current assignee: IP First LLC
Priority date: 2002-06-18
Filing date: 2003-06-18
Publication date: 2006-10-05
Anticipated expiration: 2023-06-19
Also published as: US20030231044A1; DE60305103D1; ATE326079T1; US6870407B2; EP1376874A8; EP1376874A1; EP1376874B1

Description

Diese Patentschrift beansprucht den Nutzen der vorläufigen US-Anmeldung Nr. 60/390044, eingereicht am 18. 6. 2002.
Diese Patentschrift ist mit der endgültigen US-Anmeldung Nr. (Docket CNTR.2007) mit dem Titel DIGITAL LEVEL SHIFTER FOR MAINTAINING GATE OXIDE INTEGRITY OF SCALED DRIVER DEVICES verwandt, die die gleichen Erfinder und den gleichen Abtretungsempfänger hat und am gleichen Tag eingereicht wurde.
HINTERGRUND DER ERFINDUNG
GEBIET DER ERFINDUNG
Die Erfindung betrifft proportional verkleinerte Treibervorrichtungen, die als Schnittstelle zu äußeren Vorrichtungen dienen, die auf höheren Spannungspegeln arbeiten, und insbesondere einen Ausgangstreiber mit dünner Oxidschicht einschließlich verkleinerter P-Kanal-Schaltungen, die bei erhöhten Spannungen keinen Oxiddurchbruch erleiden, und verkleinerter N-Kanal-Schaltungen, bei denen keine Hot-Carrier-Injektionseffekte auftreten.
BESCHREIBUNG DES STANDS DER TECHNIK
Im Verlauf der Fortentwicklung der Entwürfe von integrierten Schaltungen und der Herstellungsverfahren sind die Betriebsspannungen mit zunehmender Größe der Schaltungen immer kleiner geworden. VLSI-Schaltungen (VLSI = Very Large Scale Integrated circuits) und insbesondere Mikroprozessoren sind führend bei der Absenkung der Größe und der Betriebsspannungen. Daher müssen VLSI-Schaltungen, die bei geringeren Spannungen arbeiten, mit äußeren Schaltungen verbunden werden, beispielsweise Ein/Ausgabevorrichtungen (I/O) oder ähnlichen Schaltungen, bei denen die Spannungen nicht so stark verringert sind wie bei den VLSI-Schaltungen. Zudem müssen die äußeren Schaltungen auf erhöhte Spannungspegel angesteuert werden, die weit über den Pegeln im Kern der VLSI-Schaltungen liegen. Deswegen besitzen viele bereits vorhandene verkleinerte VLSI-Schaltungen Spannungsumsetzschaltkreise, die den Spannungshub der I/O-Signale erhöhen, damit sie gut mit den äußeren Schaltungen zusammenarbeiten können, die auf höheren Spannungspegeln arbeiten.
In den letzten Jahren haben die Abmessungen der VLSI-Schaltungen und die Betriebsspannungen so stark abgenommen, dass in einigen Fällen verkleinerte P-Kanal-Schaltungen, die die Anbindung an äußere Schaltungen mit höheren Spannungspegeln herstellen, Gateoxid-Durchbrüche erleiden, wenn man die gleichen erhöhten Spannungspegel dazu verwendet, ihre Eingänge anzusteuern. Da man diese P-Kanal- Schaltungen stark verkleinert hat, ist ihr Gateoxid so dünn, dass, wenn ihr Gate auf die geringste Spannung im digitalen Spannungsbereich gezogen wird, (z. B. 0 Volt) und ihre Source auf die erhöhte Spannung gezogen wird (z. B. 3,3 Volt), die Source-Gate-Spannung V_SG, die Kanal-Gate-Spannung V_CG und die Drain-Gate-Spannung V_DG jeweils die Durchbruchsspannung des Gateoxids überschreiten, die mit V_BROX bezeichnet wird.
Beispielsweise werden heutzutage VLSI-Schaltungen mit einem 0,18 Mikron-Verfahren hergestellt, das bei einer üblichen Schaltung zu einer Gateoxiddicke von ungefähr 40 Angström (A) führt. Fachleuten ist geläufig, dass die Durchbruchsspannung für Siliciumdioxid (SiO₂) grob 10⁷ Volt pro Zentimeter (V/cm) beträgt, und sie wissen auch, dass es sachgerecht ist, die Gatespannungen auf ungefähr 60 Prozent der Durchbruchsspannung zu beschränken. Damit beträgt ein vorsichtiger Durchbruch-Grenzwert V_BROX für eine 0,18 Mikron-Schaltung ungefähr 2,4 Volt. Die 0,18 Mikron-Schaltungen werden in der Regel mit VDD = 1,8 Volt bezogen auf die Masse bei 0 Volt betrieben, so dass sie eine logische Eins (1) bei 1,8 Volt und eine logische Null (0) bei 0 Volt erzeugen. Damit bereitet der Gateoxid-Durchbruch auf Kernspannungspegeln keine Schwierigkeiten.
Für die verkleinerten Treiberschaltungen einer VLSI-Schaltung wird in der Regel gefordert, dass sie als Schnittstelle zu äußeren CMOS-Schaltungen (CMOS = Complementary Metal-Oxide Semiconductor) dienen, die auf höheren Spannungspegeln arbeiten, beispielsweise auf 3,3 Volt. Zieht man eine P-Kanal-Ausgabeschaltung mit 0,18 Mikron auf 3,3 Volt, während ihr Gate auf null Volt gehalten wird, so ist ein Schaden am Gateoxid der P-Kanal-Schaltung sehr wahrscheinlich. Umsetzschaltungen für die Ausgangsspannung sind bekannt, die so wirken, dass sie eine logische 1 auf einem Kernspannungspegel auf den erhöhten Pegel der äußeren Schaltungen schieben, und dass sie eine logische 0 von 0 Volt auf einen Zwischenspannungspegel schieben. Der Zwischenspannungspegel wird so nieder gewählt, dass er eine P-Kanal-Schaltung durchschaltet, jedoch auch so hoch, dass ein Durchbruch des Gateoxids verhindert wird. EP 1,081,860 , EP 0,703,665 , US 5,995,010 , US 5,969,542 und JP 08,148,988 betreffen alle herkömmliche Spannungspegel-Umsetzschaltungen.
Ungeachtet des Schutzes, den Ausgangsspannungs-Umsetzschaltungen bieten, treten bei einer herkömmlichen verkleinerten Ausgangstreiberschaltung entsprechende Probleme auf, wenn sie erhöhte Spannungen auf einem Tristate-Bus treibt, beispielsweise wenn die P-Kanal-Schaltung sperrt und der Bus auf Low gezogen wird. Wie im Weiteren beschrieben wird, ist ein Teil des Gateoxids, das den Drain-P-Diffusionsbereich überdeckt, einer überhöhten Spannung ausgesetzt. Dies bewirkt, dass das Oxid im Überdeckungsbereich durchbricht.
Eine weitere Schwierigkeit tritt im N-Kanal-Abschnitt der verkleinerten Treiberschaltung durch Hot-Carrier-Injektionseffekte auf. Hot-Carrier-Injektionseffekte treten in N-Kanal-Schaltungen mit kurzen Kanälen und dünnem Gateoxid auf. Durch wiederholtes Schalten der erhöhten Spannungen beschleunigen sich die Ladungsträger so stark, dass sie im Oxid eingefangen werden. Diese eingefangene Ladung kann den Grenzwert der Schaltung verschieben und im Lauf der Zeit ihre Leistung verschlechtern. Obwohl man Hot-Carrier-Effekten in verkleinerten N-Kanal-Schaltungen vorbeugen kann, indem man die Versorgungsspannung senkt, ist diese Lösung in Fällen nicht anwendbar, in denen die verkleinerten Treiberschaltungen als Schnittstelle zu höheren Spannungen dienen, da man die Versorgungsspannung nicht absenken kann.
Man muss also eine verkleinerte Treiberschaltung bereitstellen, die beim Abschalten gegen Gateoxid-Durchbrüche geschützt ist. Es ist ebenfalls erwünscht, die verkleinerte Treiberschaltung gegen Hot-Carrier-Injektionseffekte zu schützen, die durch wiederholtes Schalten erhöhter Spannungen verursacht werden, so dass ihre Leistung auch auf lange Sicht nicht nachlässt.
ZUSAMMENFASSUNG DER ERFINDUNG
Ein verkleinerter Ausgangstreiber gemäß einer Ausführungsform der Erfindung enthält erste und zweite verkleinerte P-Kanal-Schaltungen und eine N-Kanal-Schaltung. Die erste verkleinerte P-Kanal-Schaltung weist ein Drain und eine Source auf, die zwischen einen ersten Knoten eine höhergelegte Spannungsquelle geschaltet sind, die einen angehobenen Spannungspegel aufweist. Die erste verkleinerte P-Kanal-Schaltung besitzt ein Gate, das ein Hochziehsignal empfängt, das die erste verkleinerte P-Kanal-Schaltung abschaltet, wenn gegen den erhöhten Spannungspegel getrieben wird. Die zweite verkleinerte P-Kanal-Schaltung weist ein Drain und eine Source auf, die zwischen einen ersten Knoten einen Ausgabeknoten geschaltet sind, und ein Gate, das an eine statische Spannungsquelle angeschlossen ist. Die statische Spannungsquelle besitzt einen Spannungspegel, der Gateoxid-Durchbrüche der ersten verkleinerten P-Kanal-Schaltung verhindert, wenn die erste verkleinerte P-Kanal-Schaltung abgeschaltet wird. Die N-Kanal-Schaltung ist zwischen den Ausgabeknoten und eine Bezugsquellspannung geschaltet. Die erste und die zweite P-Kanal-Schaltung sind 0,18 Mikron-Schaltungen, deren Gateoxid ungefähr 40 Angström dick ist, wobei der erhöhte Spannungspegel etwa 3,3 Volt beträgt. Die Bezugsquellspannung hat ungefähr 0 Volt, und der statische Spannungspegel beträgt circa 1,0 Volt.
Weitere Merkmale, Vorteile und Gewinne der Erfindung gehen aus dem verbleibenden Teil der Patentschrift und den Zeichnungen hervor.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Diese und weitere Aufgaben, Merkmale und Vorteile der Erfindung versteht man anhand der folgenden Beschreibung und der beiliegenden Zeichnungen besser. Es zeigt:
1 ein vereinfachtes Blockdiagramm eines Systems, das eine Kernschaltung, eine Spannungsverschiebeschaltung, eine verkleinerte Treiberschaltung, die gemäß einer Ausführungsform der Erfindung implementiert ist, und eine äußere Vorrichtung 107 umfasst;
2 einen ausführlicheren symbolischen Schaltplan einer herkömmlichen verkleinerten Treiberschaltung, die gemäß dem Stand der Technik implementiert ist;
3 einen Schaltplan einer beispielhaften Ausführungsform einer verkleinerten Treiberschaltung, die gemäß der Erfindung implementiert ist; und [0020] 4 einen Schaltplan einer weiteren verkleinerten Treiberschaltung, die gemäß einer anderen Ausführungsform der Erfindung implementiert und an eine beispielhafte Ausführungsform der Spannungsverschiebeschaltung in 1 angeschlossen ist.
AUSFÜHRLICHE BESCHREIBUNG
Die folgende Beschreibung dient dazu, einen Fachmann in die Lage zu versetzen, die Erfindung so zu verwenden, wie sie im Zusammenhang mit einer bestimmten Anwendung und deren Anforderungen bereitgestellt wird. Für Fachleute sind verschiedene Abwandlungen der bevorzugten Ausführungsform jedoch offensichtlich, und man kann die hier bestimmten allgemeinen Prinzipien auf andere Ausführungsformen anwenden. Daher ist nicht beabsichtigt, die Erfindung auf die hier dargestellten und beschriebenen besonderen Ausführungsformen einzuschränken, sondern ihr ist der breiteste Bereich zuzugestehen, der mit den hier offenbarten Prinzipien und neuartigen Merkmalen vereinbar ist.
Der Erfinder dieses Patents hat den Bedarf erkannt, verkleinerte Treiberschaltungen einzusetzen, die erhöhte Spannungen ausgeben müssen, beispielsweise zum Ansteuern von Tristate-Bussen usw., die jedoch keine erhöhten Spannungspegel vertragen können, die an den überlappenden Gateabschnitten der Vorrichtung angelegt werden, wenn diese sperrt. Der Erfinder hat zudem den Bedarf erkannt, Hot-Carrier-Injektionseffekte in verkleinerten N-Kanal-Schaltungen bei wiederholtem Schalten erhöhter Spannungen zu vermeiden. Er hat daher eine verkleinerte Treiberschaltung entwickelt, die einen Hochziehabschnitt enthält, der beim Abschalten bei erhöhten Spannungspegeln keinem Gateoxid-Durchbruch ausgesetzt ist, und einen Herunterziehabschnitt, der beim wiederholtem Schalten erhöhter Spannungen keine Hot-Carrier-Injektionseffekte zeigt. Dies wird im Weiteren anhand von 1–4 beschrieben.
1 zeigt ein vereinfachtes Blockdiagramm eines Systems 100, das eine Kernschaltung 101, eine Spannungsverschiebeschaltung 103, eine verkleinerte Treiberschaltung 105 und eine "äußere" Schaltung 107 enthält. Die Kernschaltung 101 erhält Energie von einer ersten Spannungsquelle VDDL, die einen Spannungspegel bzw. eine Höhe hat, die auf eine Masse bzw. eine Bezugsquellspannung REF bezogen ist, die der Kernschaltung 101 ebenfalls geliefert wird. Die Energie- oder Spannungsquelle (nicht dargestellt) erzeugt eine Quellspannung zwischen VDDL und REF. VDDL und REF bestimmen zusammen einen ersten oder unteren Spannungsbereich (VDDL–REF), der sich für die Versorgung der Schaltkreise innerhalb der Kernschaltung 101 mit Energie eignet. Die Kernschaltung 101 erzeugt ein oder mehrere logische oder digitale Signale, die an die jeweiligen Eingänge einer oder mehrerer Spannungsverschiebeschaltungen 103 angelegt werden. Der Begriff "digital" bezieht sich so wie er hier verwendet wird, auf Vorrichtungen, die vergleichbar mit einem Schalter arbeiten und mehrere diskrete Betriebspunkte aufweisen, die zu unterschiedlichen Logikzuständen und/oder unterschiedlichen Spannungspegeln gehören.
In der dargestellten Ausführungsform gibt die Kernschaltung 101 ein Hochziehsignal PU und ein Herunterziehsignal PD ab, die an die jeweiligen Eingänge der Spannungsverschiebeschaltung 103 angelegt werden. Die Signale PU und PD sind dafür gedacht, den Status eines äußeren Tristate-Busses oder einer ähnlichen Vorrichtung in einen von drei Zuständen zu ziehen, nämlich einen logischen High-Zustand bei Abgabe des Signals PU, einen logischen Low-Zustand bei Abgabe des Signals PD oder einen dritten Zustand, wenn weder ein PU- noch ein PD-Signal abgegeben werden. Die Signale PU und PD besitzen jeweils einen ersten logischen Status auf oder nahe an dem Spannungspegel REF und einen zweiten logischen Status auf oder nahe an dem Spannungspegel VDDL. In der Regel bezeichnet man die Logikzustände als logisch eins oder "1" und logisch null oder "0". Es werden positive und negative Logiken betrachtet, so dass beide Zustände logisch 1 und logisch 0 entweder REF oder VDDL entsprechen können. Die Spannungsverschiebeschaltung 103 ist an VDDL und REF angeschlossen, um die internen digitalen Schaltkreise, die im Folgenden beschrieben werden, mit Energie zu versorgen, damit sie die logischen Zustände der Signale PU und PD erkennen können.
Die Spannungsverschiebeschaltung 103 gibt zwei logische oder digitale Signale PUPB und PDN an die entsprechenden Eingänge der verkleinerten Treiberschaltung 105 ab. Das PUPB-Signal ist dazu gedacht, den logischen Status des PU-Signals anzugeben. Das PDN-Signal ist dafür gedacht, den logischen Status des PD-Signals anzugeben. Man beachte, dass ein an einen Signalnamen oder Ein/Ausgabe-Stift (I/O) angehängtes "B" hier eine logische Negation bezeichnet, bei der das invertierte oder komplementäre Signal bzw. der I/O-Stift den entgegengesetzten logischen Status hat. Das Signal PUPB ist beispielsweise das logisch komplementäre Signal eines Signals PUP (nicht dargestellt), das andernfalls den gleichen logischen Zustand hätte wie das PU-Signal. Da das PUPB-Signal P-Kanal-Schaltungen steuert, kann man es so konfigurieren, dass es bezogen auf das PU-Signal den entgegengesetzten logischen Status hat.
Die verkleinerte Treiberschaltung 105 ist zwischen eine zweite Spannungsquelle VDDH und REF geschaltet, die gemeinsam einen zweiten oder erhöhten Spannungsbereich (VDDH–REF) bestimmen. Eine weitere Energie- bzw. Spannungsquelle (nicht dargestellt) erzeugt eine Quellspannung zwischen VDDH und REF. VDDH hat eine größere Höhe als VDDL. Damit ist der zweite zu VDDH gehörende Spannungsbereich größer als der erste zu VDDL gehörende Spannungsbereich. Die Quellspannungen VDDL und VDDH sind in der Regel beide positiv. In der Erfindung wird jedoch auch der Gebrauch negativer Quellspannungen betrachtet. Die verkleinerte Treiberschaltung 105 erzeugt ein logisches oder digitales Ausgabesignal ODS für die äußere Vorrichtung 107, die ebenfalls an VDDH und REF angeschlossen ist.
Das ODS-Signal wirkt im zweiten erhöhten Spannungsbereich und besitzt einen ersten und einen zweiten logischen Zustand 0 und 1 mit entsprechenden Spannungspegeln innerhalb der Spannungspegel von VDDH und REF. Jeder der logischen Zustände 1 und 0 kann entweder REF oder VDDH entsprechen, da sowohl positive als auch negative Logik betrachtet wird. Die äußere Vorrichtung 107 ist "extern" bezüglich der Kernschaltung 101. Die äußere Vorrichtung 107 kann irgendeine Ein/Ausgabeschaltung (I/O) sein, die mit der Kernschaltung 101 verbunden werden soll. Das ODS-Signal weist ebenfalls einen dritten Zustand auf, wenn es nicht einem der logischen Zustände 0 oder 1 zugeordnet ist. Wird beispielsweise PUPB hochgezogen und zugleich das PDN-Signal heruntergezogen, so versetzt die verkleinerte Treiberschaltung 105 ihren Ausgang in den dritten Zustand und steuert das ODS-Signal weder in den logischen Zustand 1 noch 0. Die äußere Schaltung 107 kann jedoch weitere Treiber oder ähnliche Schaltungen enthalten (z. B. einen Bustreiber, nicht dargestellt), und jeder beliebige Treiber könnte sonst das ODS-Signal entweder in den logischen Zustand 0 oder 1 ziehen, wenn die verkleinerte Treiberschaltung 105 ihren Ausgang in den dritten Zustand versetzt. Auf diese Weise können die Schaltkreise innerhalb der verkleinerten Treiberschaltung 105 und unter bestimmten Bedingungen erhöhten Spannungspegeln ausgesetzt werden, beispielsweise dann, wenn die verkleinerte Treiberschaltung 105 ihren Ausgang in den dritten Zustand versetzt und eine äußere Vorrichtung das ODS-Signal herunterzieht.
Bei Betrieb wünscht man, dass die logische Information der Signale PU und PD, die die Kernschaltung 101 ausgibt, über das ODS-Signal an die äußere Vorrichtung 107 übertragen wird. Die Signale PU und PD werden in der Spannungsverschiebeschaltung 103 in die Signale PUPB bzw. PDN umgewandelt. Die verkleinerte Treiberschaltung 105 gibt die logische Information der Signale PUPB und PDN an das ODS-Signal weiter. Die äußere Schaltung 107 ist dafür entworfen, mit Logiksignalen zu arbeiten, die Spannungspegel haben, die im zweiten erhöhten Spannungsbereich VDDH–REF definiert sind, der größer ist als der erste kleinere Spannungsbereich VDDL–REF. Auf diese Weise muss die äußere Schaltung 107 auf Spannungspegel über den PU- und PD-Signalen getrieben werden, damit das logische Schalten vereinfacht wird. VDDH wird an die Spannungsverschiebeschaltung 103 und die verkleinerte Treiberschaltung 105 angelegt, damit beide Schaltungen in der Lage sind, im erhöhten Spannungsbereich zu arbeiten. Die verkleinerte Treiberschaltung 105 schaltet das ODS-Signal im vollen erhöhten Bereich, der zum Ansteuern des Eingangs der äußeren Schaltung 107 beim Umschalten der Signale PUPB und PDN benötigt wird.
Das PUPB-Signal arbeitet in einem Bereich mit verschobener Spannung, der vom Spannungspegel von VDDH abhängt und sich zum Ansteuern eines Eingangs der verkleinerten Treiberschaltung 105 eignet. Der Bereich mit verschobener Spannung erstreckt sich nicht über den vollen Spannungsbereich des erhöhten Spannungsbereichs; damit ist das PUPB-Signal ein spannungsverschobenes digitales Signal. Im Einzelnen arbeitet die Spannungsverschiebeschaltung 103 so, dass sie das PUPB-Signal innerhalb eines spannungsverschobenen Bereichs zwischen einem Zwischenspannungspegel (INT) und dem Spannungspegel von VDDH schaltet. Der Wert des Spannungspegels INT liegt über dem Wert von REF und ist so gewählt, dass der spannungsverschobene Bereich VDDH–INT nicht die Durchbruchspannung der verkleinerten P-Kanal-Schaltungen in der verkleinerten Treiberschaltung 105 überschreitet. Insbesondere wird das ODS-Signal auf den Spannungspegel von VDDH gesteuert, wenn das PUPB-Signal auf den INT-Spannungspegel gezogen wird, ohne dass das Risiko besteht, dass beim Einschalten ein Gateoxid-Durchbruch der P-Kanal-Schaltungen der verkleinerten Treiberschaltung 105 bewirkt wird.
Für das PDN-Signal werden mehrere Ausführungsformen in Betracht gezogen. Generell wird das PDN-Signal an mindestens eine N-Kanal-Schaltung in der verkleinerten Treiberschaltung 105 geliefert, die als Herunterzieh-Vorrichtung arbeitet. In einer Ausführungsform wird das ODS-Signal auf Low gezogen, wenn das PDN-Signal auf High gezogen wird, und das ODS-Signal wird entweder auf den dritten Status geschaltet oder auf High gezogen, und zwar abhängig vom Zustand des PUPB-Signals beim Herunterziehen des PDN-Signals. Das PDN-Signal kann im vollständigen erhöhten Spannungsbereich VDDH–REF betrieben werden. Im Weiteren wird ausführlicher erklärt, dass das PDN-Signal zahlreiche Signale enthalten kann oder dass es mit einem anderen Signal kombiniert werden kann, damit es eine oder mehrere N-Kanal-Schaltungen so betätigt, dass die Hot-Carrier-Injektionseffekte verringert oder anderweitig beseitigt werden. Dies ist besonders vorteilhaft für verkleinerte N-Kanal-Schaltungen, die kurze Kanäle und ein dünnes Gateoxid aufweisen.
In einer Ausführungsform wird die Spannungsverschiebeschaltung 103 entsprechend einem verwandten Patent implementiert, der endgültigen US-Patentschrift mit der laufenden Nummer ___ (Docket CNTR.2007) und dem Titel DIGITAL LEVEL SHIFTER FOR MAINTAINING GATE OXIDE INTEGRITY OF SCALED DRIVER DEVICES, die die gleichen Erfinder und den gleichen Abtretungsempfänger hat und am Tag dieses Patents eingereicht wurde und hiermit durch Bezugnahme zur Gänze eingeschlossen ist. Der in der eingeschlossenen Offenlegung beschriebene digitale Spannungsverschieber arbeitet so, dass er den Pegel einer logischen 0 für einen Eingang auf eine erhöhte Treiberausgangsspannung anhebt. Verwendet man den in der eingeschlossenen Offenlegung beschriebenen digitalen Spannungsverschieber, so sind damit gewisse Vorteile verbunden. Erstens wird der digitale Pegelverschieber vollständig mit digitalen Schaltungen implementiert und kann ganz in der gleichen integrierten Schaltung (IC) aufgenommen werden, die die Kernschaltung 101 bildet, und man kann die gleichen Prozessverfahren anwenden. Dies wird im Weiteren beschrieben. Zweitens liefert der digitale Pegelverschieber mehrere Signale, die in ausgewählten Spannungsbereichen arbeiten, die gemeinsam die Funktionen der PUPB- und PDN-Signale ausführen, siehe die folgende Beschreibung.
Man beachte jedoch, dass man die Spannungsverschiebeschaltung 103 durch jede beliebige geeignete Spannungsverschiebeschaltung implementieren kann. Man kann beispielsweise die Spannungsverschiebeschaltung 103 als herkömmliche Spannungsverschiebeschaltungen implementieren, in denen analoge und digitale Schaltkreise verwendet werden. In diesem Fall verwendet man die analogen Schaltkreise zum Erzeugen eines logischen Spannungsversatzes für die digitalen Schaltungen. Analoge Vorrichtungen sind jedoch umfangreich und erfordern viel Energie; sie sind für VLSI-Anwendungen wenig geeignet, und man muss sie daher getrennt oder extern implementieren.
Wie bereits erwähnt haben sich der Entwurf integrierter Schaltungen (IC) und die Herstellungsverfahren dahingehend entwickelt, dass sich die Betriebsspannungen zusammen mit der Größe der Vorrichtungen verkleinert haben. Die Kernschaltung 101 kann beispielsweise eine VLSI-Schaltung sein, die in einem IC integriert ist, wobei es erwünscht ist, dass das IC direkt mit der äußeren Schaltung 107 verbunden ist. In einer Ausführungsform ist die Spannungsverschiebeschaltung 103 als digitale Verschiebeschaltung implementiert, die in dem oben eingeschlossenen endgültigen US-Patent beschrieben ist, wobei sowohl die digitale Verschiebeschaltung 103 als auch die verkleinerte Treiberschaltung 105 im gleichen IC integriert sind, in dem sich auch die Kernschaltung 101 befindet, siehe die gestrichelte Linie 109. Zudem sind die Kernschaltung 101, die Pegelverschiebeschaltung 103 und die verkleinerte Treiberschaltung 105 mit den gleichen Schaltungsverkleinerungstechniken implementiert, in denen die zugrunde liegenden n-Kanal- und P-Kanal-Schaltungen eine relativ geringe Gateoxiddicke aufweisen. Auf diese Weise enthält das IC 109 wie dargestellt mehrere äußere Quellenstifte oder Anschlüsse für die Verbindung mit den jeweiligen Spannungsquellen.
Man beachte, dass die Erfindung nicht auf Ausführungsformen beschränkt ist, in denen die Spannungsverschiebeschaltung 103 und die verkleinerte Treiberschaltung 105 mit dem gleichen Prozess und/oder auf dem gleichen IC implementiert sind wie die Kernschaltung 101. Man kann jede Schaltung getrennt implementieren, ohne den Bereich der Erfindung zu verlassen. Implementiert man beispielsweise die Spannungsverschiebeschaltung 103 in herkömmlicher Weise, so kann es sein, dass sie nicht auf dem IC 109 implementiert wird oder zumindest analoge Anteile enthält, die nicht auf dem IC 109 bereitgestellt sind. Ist man in der Lage, diese Schaltungen vollständig auf dem gleichen IC zu entwerfen und herzustellen, wobei vergleichbare Herstellungsverfahren eingesetzt werden, so bietet dies, wie Fachleuten geläufig ist, beträchtliche Vorteile.
In einer konkreteren Ausführungsform ist das IC 109 eine VLSI-Schaltung, die mit einem 0,18 Mikron-Prozess hergestellt wird und Metalloxid-Halbleiter-Schaltungen (MOS) enthält, die eine Gateoxiddicke von ungefähr 40 A aufweisen. Die Kernschaltung 101 kann beispielsweise ein Mikroprozessor sein, bei dem es erwünscht ist, Abmessung und Spannung soweit wie möglich zu verkleinern. Wie bereits angegeben beträgt der Gateoxid-Durchbruchsgrenzwert V_BROX für diese Schaltungen ungefähr 2,4 Volt. VDDL beträgt bezogen auf REF in der Regel 1,8 Volt, und REF liegt üblicherweise auf 0 Volt oder Erde. Da die an die Kernschaltung 101 angelegten Höchstspannungspegel weit unter der Durchbruchsgrenze liegen, steht ein Oxiddurchbruch nicht zur Debatte.
In der besonderen Ausführungsform enthält die äußere Schaltung 107 3,3 Volt CMOS-Schaltungen. Damit hat VDDH ungefähr 3,3 Volt und REF 0 Volt. Die verkleinerte Treiberschaltung 105 enthält P-Kanal- und N-Kanal-Schaltungen mit 0,18 Mikron, die mit der äußeren Schaltung 107 mit 3,3 Volt verbunden werden müssen. Die Spannungsverschiebeschaltung 103 betreibt das PUPB-Signal zwischen ungefähr 1,0 Volt und ungefähr 3,3 Volt, wobei INT ungefähr 1,0 Volt beträgt. In dieser besonderen Ausführungsform beträgt der spannungsverschobene Bereich ungefähr 2,3 Volt, da die Gates der P-Kanal-Schaltungen der verkleinerten Treiberschaltung 105, die auf dem IC 109 integriert ist, nicht unter ungefähr 1,0 Volt fallen. Da 2,3 Volt weniger als V_BROX mit ungefähr 2,4 Volt sind, besteht nur wenig Risiko, dass das Gateoxid der verkleinerten P-Kanal-Schaltungen beim Einschalten durchbricht. Im Weiteren wird beschrieben, dass die verkleinerte Treiberschaltung 105 so aufgebaut ist, dass eine ähnliche Gateoxid-Durchbruchsbedingung beim Abschalten und wenn das ODS-Signal auf 0 Volt gezogen wird, nicht auftritt.
2 zeigt einen ausführlicheren symbolischen Schaltplan einer herkömmlichen verkleinerten Treiberschaltung 200, die gemäß dem Stand der Technik implementiert ist. Die herkömmliche verkleinerte Treiberschaltung 200 ist dargestellt, um die Gateoxid-Durchbruchsprobleme zu erläutern, die auftreten, wenn man sie als verkleinerte Treiberschaltung 105 in 1 einsetzt. Die verkleinerte Treiberschaltung 200 enthält eine P-Kanal-Schaltung 201, die an einem Drainanschluss 205 der P-Kanal-Schaltung 201 mit einer entsprechenden N-Kanal-Schaltung 203 verbunden ist. Das Drain 205 erzeugt das Signal ODS. Die P-Kanal-Schaltung 201 enthält ein P-Substrat 207, einen N-Wannenbereich (N-Wanne) 209 und zwei P-Diffusionsbereiche (P+) 211 und 213. Eine Gateisolierschicht 215 ist auf dem N-Wannenbereich 209 angeordnet; sie überlappt die P-Bereiche 211 und 213, und zwar wie dargestellt in den Überlappungsbereichen 212 und 214. Der Drainanschluss 205 und ein Sourceanschluss 219 sind mit dem P-Bereich 211 bzw. dem P-Bereich 213 verbunden. An die Gateisolierschicht 215 ist ein Gateanschluss 221 angeschlossen. Im N-Wannenbereich 209 ist ein N-Bereich (N+) 223 vorhanden. Mit dem N-Wannenbereich 223 ist ein N-Wannenanschluss 225 verbunden. VDDH ist an den Sourceanschluss 219 und an den N-Wannenanschluss 225 angeschlossen. Das PUPB-Signal wird an den Gateanschluss 221 geliefert und das PDN-Signal an die N-Kanal-Schaltung 203. Das PUPB- und das PDN-Signal steuern gemeinsam die herkömmliche verkleinerte Treiberschaltung 200, damit das ODS-Signal in einen von drei Zuständen bzw. Werten gesteuert wird, die für Tristate-Schaltungen festgelegt sind.
Wie beschrieben wird das PUPB-Signal von der Spannungsverschiebeschaltung 103 geliefert und im spannungsverschobenen Bereich VDDH–INT gehalten. Der spannungsverschobene Bereich verhindert, dass die an den Gateanschluss 221 gelieferte Einschaltspannung auf einen Pegel fällt, der das Gateoxid der Gateschicht 215 durch zu hohe Source-Gate- oder Kanal-Gate-Spannungen beschädigen würde. Der Drainanschluss 205 kann jedoch von jeder beliebigen daran angeschlossenen Vorrichtung (z. B. der äußeren Schaltung 107 oder irgendeiner anderen an den Bus angeschlossenen Vorrichtung, nicht dargestellt) oder auch durch die N-Kanal-Schaltung 203 auf den REF-Spannungspegel heruntergezogen werden. Wird das PUPB-Signal auf den erhöhten Spannungspegel VDDH gezogen, der die P-Kanal-Schaltung 201 sperrt, und zwar zu dem Zeitpunkt, zu dem der Drainanschluss 205 auf den REF-Spannungspegel gezogen wird, so erfährt der Überlappungsbereich 212 den erhöhten Spannungspegel VDDH–REF. Der erhöhte Spannungspegel bewirkt, dass das Oxid im Überlappungsbereich 212 durchbricht, obwohl der größte Teil des Gateoxids der Gateschicht 215 nur den Spannungspegel der N-Wanne 209 sieht, die sich auf dem gleichen Spannungspegel (VDDH) befindet wie der Gateanschluss 221.
3 zeigt einen Schaltplan einer beispielhaften Ausführungsform einer verkleinerten Treiberschaltung 300, die gemäß der Erfindung implementiert ist. Die verkleinerte Treiberschaltung 300 kann als verkleinerte Treiberschaltung 105 in 1 verwendet werden, die einen Gateoxid-Durchbruch verhindert. Das PUPB-Signal wird an das Gate einer ersten P-Kanal-Schaltung P2 angelegt. Die Source von P2 ist mit VDDH verbunden und das Drain von P2 ist mit einem Knoten 301 verbunden, der auch an die Source einer zweiten P-Kanal-Schaltung P1 angeschlossen ist. Die N-Wannen der beiden P-Kanal-Schaltungen P1 und P2 sind an VDDH angeschlossen. Das Gate von P1 liegt an einer statischen Spannung (SV). Das Drain von P1 ist an die N-Kanal-Schaltung 203 angeschlossen, und zwar an einem Zwischenknoten 303, an dem das ODS-Signal entsteht.
Die N-Kanal-Schaltung 203 empfängt das PDN-Signal und wird davon gesteuert.
P1 ist am Knoten 301 wie dargestellt in einer Cascodeanordnung mit P2 verbunden. Dabei liegt das Gate von P1 fest an SV, die einen statischen Spannungspegel aufweist. Der statische Spannungspegel von SV wird auf einer geeigneten Spannungshöhe gewählt, damit P1 leitet, wenn sein Drain auf 0 Volt heruntergezogen wird, beispielsweise durch die äußere Schaltung 107 oder möglicherweise durch die N-Kanal-Schaltung 203. P1 beginnt zu sperren, wenn die Spannung an seiner Source fällt und sich einem Schutzspannungspegel PVL nähert, der durch die Summe aus dem statischen Spannungspegel (SV) und einem Grenzspannungspegel TL bestimmt ist, z. B. PVL = SV + TL. Die Cascodeschaltungsanordnung P1–P2 arbeitet als Hochziehvorrichtung und zieht das ODS-Signal auf High, wenn das PUPB-Signal auf Low gezogen wird, und sie schützt die Ausgänge sowohl von P1 als auch von P2 davor, dass zu hohe Gateoxidspannungen anliegen. Für eine 0,18 Mikron-Prozess-Schaltung, bei der VDDH ungefähr 3.3 Volt beträgt und REF ungefähr 0 Volt, wird SV so gewählt, dass sie einen statischen Spannungspegel von ungefähr 1,0 Volt hat.
Wird das PUPB-Signal hochgezogen und sperrt P2, so leitet P1. Wird das ODS-Signal auf Low gezogen, beispielsweise hinunter auf den Spannungspegel REF (z. B. 0 Volt), so entlädt sich der Knoten 301 (Drain von P2 und Source von P1) nur bis auf den Schutzspannungspegel PVL. Für einen 0,18 Mikron-Prozess, bei dem SV ungefähr 1,0 Volt beträgt und REF ungefähr 0 Volt, beträgt der Grenzspannungspegel TL ungefähr 0,5 Volt. Somit wird der Knoten 301 auf ungefähr 1,5 Volt hinuntergezogen. Der Knoten 301 entlädt sich nur auf PVL, da das Gate von P1 auf dem Spannungspegel des Signals SV gehalten wird. Damit beginnt P1 zu sperren, wenn seine Source PVL erreicht. Die Cascodeanordnung von P1 und P2 schützt P2 falls P1 sperrt. Die Source von P2 liegt auf der erhöhten Quellspannung VDDH, und das Gate von P2 liegt auch auf VDDH, wenn dieser sperrt. Das Drain von P2 (Knoten 301) fällt nur auf den Schutzspannungspegel PVL wenn P2 sperrt. Auf diese Weise kann man sehen, dass SV so gewählt wird, dass es bei sperrendem P2 einen Gateoxid-Durchbruch verhindert. P1 ist ebenfalls vor zu hohen Oxidspannungen geschützt, da an P1 nur eine mit V_GD bezeichnete Gate-Drain-Spannung von SV–REF anliegt, die für den 0,18 Mikron-Prozess ungefähr 1 Volt beträgt, falls SV ungefähr bei 1 Volt liegt und REF ungefähr bei 0 Volt.
4 zeigt einen Schaltplan einer weiteren verkleinerten Treiberschaltung 400, die gemäß einer anderen Ausführungsform der Erfindung implementiert und an eine beispielhafte Ausführungsform der Spannungsverschiebeschaltung 103 angeschlossen ist. Man kann die verkleinerte Treiberschaltung 400 anstelle der verkleinerten Treiberschaltung 105 in 1 dazu verwenden, Gateoxid-Durchbrüche zu verhindern und zudem Hot-Carrier-Injektionseffekte zu vermeiden. Komponenten, die den in der verkleinerten Treiberschaltung 300 verwendeten Komponenten gleichen, sind mit den gleichen Bezugszeichen bezeichnet. Die Spannungsverschiebeschaltung 103 enthält zwei digitale Pegelschiebeschaltungen 401 und 403, die jeweils gemäß der oben eingeschlossenen endgültigen US-Patentschrift implementiert sind. Beide digitale Pegelschiebeschaltungen 401 und 403 sind auf VDDL, VDDH und REF bezogen und enthalten eine erste Stufe 405 und eine zweite Stufe 407. In jeder digitalen Pegelschiebeschaltung 401 und 403 besitzt die erste Stufe 405 ein komplementäres Eingangspaar IN und INB, die ein entsprechendes komplementäres Eingangssignalpaar aufnehmen, die logische Zustände aufweisen, und zwar bei Spannungspegeln zwischen VDDL und REF. Die erste Stufe 405 schaltet ein entsprechendes Paar digitaler Ausgangssignale an komplementären Ausgängen OUT1 und OUT1B zwischen VDDL und einem Zwischenspannungspegel, beispielsweise INT, und zwar abhängig vom Schalten der Eingangssignale. Die Ausgangssignale an den Ausgängen OUT1 und OUT1B der ersten Stufe 405 werden an zugehörige Eingänge IN bzw. INB der zweiten Stufe 407 geliefert. Die komplementären Ausgänge OUT2 und OUT2B der zweiten Stufe 407 werden jeweils abhängig vom Schalten der Eingangssignale zwischen VDDH und dem Zwischenspannungspegel INT geschaltet.
Wie dargestellt empfängt die erste Stufe 405 der digitalen Pegelschiebeschaltung 401 ein komplementäres Signalpaar PU und liefert das PUPB-Signal am Ausgang OUT2B der entsprechenden zweiten Stufe 407. Man beachte, dass sowohl eine positive als auch eine negative Logik betrachtet wird. Für eine positive Logik enthält das PU-Signalpaar das PU-Signal, das an den Eingang IN angelegt wird, und ein komplementäres Signal PUB, das an den Eingang INB der ersten Stufe 405 angelegt wird. Die erste Stufe 405 der digitalen Pegelschiebeschaltung 403 empfängt das komplementäre Signalpaar PD, wobei das Signalpaar PD dem Signalpaar PU gleicht, indem es das PD-Signal und ein komplementäres Signal PDB enthält. Das an den Eingang IN angelegte PU-Signal wird als Signal PDN verwendet, das zwischen den Pegeln VDDL und REF schaltet. Am Ausgang OUT1 der ersten Stufe entsteht ein Signal PDNS, das eine spannungsbegrenzte oder spannungsverschobene Version des PDN-Signals darstellt. Insbesondere schaltet das PDNS-Signal abhängig vom Schalten des PDN-Signals zwischen den Pegeln VDDL und INT. Die zweite Stufe 407 ist so gestaltet, dass sie ihre Ausgänge abhängig vom Schalten der spannungsbegrenzten Ausgänge der ersten Stufe 405 schaltet.
Die verkleinerte Treiberschaltung 400 enthält die P-Kanal-Schaltungen P1 und P2, die am Knoten 301 im Wesentlichen so miteinander verbunden sind wie P1 und P2 bei der verkleinerten Treiberschaltung 300, und sie sind zwischen VDDH und den Knoten 303 geschaltet, wobei am Knoten 303 das ODS-Signal entsteht. Die N-Kanal-Schaltung 203 ist durch die N-Kanal-Schaltungen N1 und N2 ersetzt, die in Cascodeanordnung verbunden sind. Das Drain der N-Kanal-Schaltung N2 ist an den Knoten 303 angeschlossen, die Source ist mit dem Drain der N-Kanal-Schaltung N1 verbunden und dem Gate, das das PDNS-Signal empfängt. Die Source von N1 liegt an REF und dem Gate, das das PDN-Signal aufnimmt. Die N-Wannen von N1 und N2 sind jeweils mit ihren entsprechenden Sources gekoppelt, d. h. die N-Wanne von N1 liegt an REF und die N-Wanne von N2 ist an das Drain von N1 angeschlossen.
Die in Cascode geschalteten N-Kanal-Schaltungen N1 und N2 bilden gemeinsam eine Herunterziehstufe für die verkleinerte Treiberschaltung 400. In einer Ausführungsform sind N1 und N2 verkleinerte Schaltungen mit relativ kurzen Kanälen und dünnem Gateoxid. Die Cascodevorrichtung N2 verhindert Hot-Carrier-Injektionseffekte in N1, indem sie auf erhöhten Spannungspegeln schaltet. Wie beschrieben treten Hot-Carrier-Effekte normalerweise in N-Kanal-Schaltungen auf, die sehr kurze Kanäle und ein dünnes Gateoxid besitzen. Bei wiederholtem Schalten von erhöhten Spannungen beschleunigen die Ladungsträger so stark, dass sie im Oxid eingefangen werden. Diese eingefangene Ladung kann die Grenzwerte der Vorrichtung verschieben und nach und nach die Leistungsfähigkeit verschlechtern. In der Cascodeanordnung folgt das Gate von N2 logisch dem Gate von N1, da das PDNS-Signal, das das Gate von N2 ansteuert, dem Signal PDN folgt, das das Gate von N1 steuert. In der dargestellten Ausführungsform ist die untere Grenze des spannungsbeschränkten PDNS-Signals, das das Gate von N2 steuert, ungefähr der mittlere Spannungspegel INT und nicht der Spannungspegel REF. N2 schützt N1, da die Vorrichtungen N2 und N1 gemeinsam als Widerstandsteiler wirken, während das ODS-Signal von der erhöhten Spannung VDDH transient auf den REF-Spannungspegel geschaltet wird. Dadurch wird Hot-Carrier-Effekten in N1 vorgebeugt. Die erhöhte Spannungslast wird zwischen N1 und N2 aufgeteilt.
Das PDNS-Signal, das die Gatespannung von N2 steuert, wird auf den Zwischenspannungspegel INT gesenkt, wenn das PDN-Signal auf REF gezogen wird und N1 sperrt. Dies schützt N2 vor Bustransienten auf dem ODS-Signal. Die Spannung auf dem ODS-Signal kann durch Leitungseffekte unter den REF-Pegel sinken. Liegt beispielsweise sonst der Spannungspegel VDDL am Gate von N2, wenn N1 gesperrt wird, und zieht eine Transiente das Drain von N2 am Knoten 303 unter den REF-Spannungs pegel, so liegt an N2 eine Gate-Kanal-Spannung, die einen zu hohen Werte haben könnte. Statt dessen wird die Gatespannung an N2 auf den INT-Spannungspegel gesenkt, wenn N1 abgeschaltet wird, um zu hohen Gate-Kanal-Spannungen vorzubeugen, die durch Bustransienten entstehen.
Hier werden 0,18 Mikron-Teile und die zugehörigen Spannungspegel dazu verwendet, die erfundene Lösung für Probleme darzustellen, die beim Verkleinern von Treiberschaltungen auftreten. Man beachte, dass die gleiche Lösung sowohl für kleinere als auch für größere Vorrichtungen anwendbar ist. Dies hat seinen Grund darin, dass die Erscheinung des Gateoxid-Durchbruchs nicht nur vom Herstellungsvorgang einer Schaltung abhängt, sondern auch von der Verwendung der Schaltung, d. h. den Spannungsanforderungen an Teile, denen eine hergestellte Schaltung im Betrieb widerstehen muss. Demgemäß ist die Erfindung nicht auf 0,18 Mikron-Teile und die zugehörigen Spannungspegel eingeschränkt, sondern sie ist auf jede Technologie anwendbar, die mit Verkleinerungen arbeitet. Zudem können die Quellspannungssignale unterschiedliche Spannungspegel und Polaritäten haben, die irgendeinen umsetzbaren Spannungsbereich für einen gegebenen Herstellungsprozess bestimmen. Beispielsweise kann REF auf einen von null verschiedenen Spannungspegel geschoben werden, wobei die restlichen Quellspannungen entsprechend verschoben werden, um gewünschte oder anderweitig geeignete Spannungsbereiche zu bestimmen. Die Durchbruchsgrenze ist durch den Herstellungsprozess, die Anwendung und die relativen Spannungspegel festgelegt, damit das Gateoxid der verkleinerten Treiberschaltungen nicht beschädigt wird.
Die Erfindung wird sehr ausführlich anhand gewisser bevorzugter Ausführungsformen der Erfindung beschrieben. Andere Versionen und Abwandlungen sind möglich und werden in Betracht gezogen. Beispielsweise können abhängig vom Typ der Schaltungen und dem Herstellungsvorgängen bestimmte Spannungspegel und/oder Spannungsbereiche unterschiedlich sein. Die zugeordneten Spannungspegel der 0,18 Mikron-Schaltungen sind in beispielhaften Ausführungsform erklärt. Dabei ist klar, dass die Erfindung sowohl auf kleinere als auch auf größere Vorrichtungen anwendbar ist, die zu den gleichen oder zu unterschiedlichen Spannungspegeln gehören. Positive oder negative Logik wird in Betracht gezogen. Die P-Kanal- und N-Kanal-Schaltungen können als PMOS- bzw. NMOS-Schaltungen implementiert werden, beispielsweise als PMOS- und NMOS-Transistoren, die Fachleuten bekannt sind.
Die Erscheinung des Gateoxid-Durchbruchs, die bei MOS-Schaltungen typischerweise auftritt, hängt nicht nur vom Herstellungsvorgang der Schaltung ab, son dern auch vom Einsatz der Schaltung. Hierzu gehören die Spannungsanforderungen äußerer Schaltungen, an die die hergestellte Schaltung angeschlossen werden muss.
Fachleute können schließlich erkennen, dass sie die offenbarte Konzeption und die besonderen Ausführungsformen leicht als Ausgangspunkt für den Entwurf oder die Abwandlung anderer Strukturen verwenden können, und dass sie damit die Zwecke der Erfindung ausführen können, ohne den Bereich der Erfindung zu verlassen, der durch die beigefügten Ansprüche bestimmt ist.

Claims

Proportionaler Ausgangstreiber (300; 400), umfassend: eine erste proportionale P-Kanal-Vorrichtung (P2), bei der ein Drain und eine Source zwischen einen ersten Knoten (301) und eine erhöhte Quellspannung (VDDH) geschaltet sind, die einen erhöhten Spannungspegel aufweist, wobei die erste proportionale P-Kanal-Vorrichtung (P2) ein Gate besitzt, das ein Hochziehsignal (PUPB) empfängt, das die erste proportionale P-Kanal-Vorrichtung (P2) ausschaltet, wenn gegen den erhöhten Spannungspegel (VDDH) eingespeist wird, gekennzeichnet durch eine zweite proportionale P-Kanal-Vorrichtung (P1), bei der ein Drain und eine Source zwischen den ersten Knoten (301) und einen Ausgabeknoten (303) geschaltet sind, und ein Gate an eine statische Quellspannung (SV) angeschlossen ist, wobei die statische Quellspannung (SV) einen Spannungspegel hat, der einen Gateoxid-Durchbruch der ersten proportionalen P-Kanal-Vorrichtung (P2) verhindert, wenn die erste proportionale P-Kanal-Vorrichtung (P2) abgeschaltet ist; und eine N-Kanal-Vorrichtung (203; N2, N1), die zwischen den Ausgabeknoten (303) und eine Bezugsquellspannung (REF) geschaltet ist, wobei die erste und die zweite proportionale P-Kanal-Vorrichtung (P2, P1) 0,18-Mikron-Vorrichtungen sind, die jeweils eine Gateoxiddicke von ungefähr 40 Angström aufweisen, der angehobene Spannungspegel (VDDH) ungefähr 3,3 Volt beträgt, die Bezugsquellspannung (REF) ungefähr 0 Volt beträgt und der statische Spannungspegel (SV) ungefähr 1,0 Volt beträgt.
Proportionaler Ausgangstreiber nach Anspruch 1, wobei die zweite proportionale P-Kanal-Vorrichtung (P1) eingeschaltet ist, wenn die erste proportionale P-Kanal-Vorrichtung (P2) abgeschaltet ist, und beginnt auszuschalten, wenn sich der erste Knoten (301) einem Schutzspannungspegel (PVL) nähert.
Proportionaler Ausgangstreiber nach Anspruch 2, wobei die zweite proportionale P-Kanal-Vorrichtung (P1) einen Grenzspannungspegel (TL) aufweist und der Schutzspannungspegel (PVL) die Summe aus dem Grenzspannungspegel (TL) und dem statischen Quellspannungspegel (SV) ist.
Proportionaler Ausgangstreiber nach Anspruch 2, wobei die zweite proportionale P-Kanal-Vorrichtung (P1) beginnt auszuschalten, wenn der Ausgabeknoten (303) auf die Bezugsquellspannung (REF) fällt.
Proportionaler Ausgangstreiber nach Anspruch 1, wobei das Hochziehsignal (PUPB) in einem Spannungsverschiebebereich zwischen dem erhöhten Spannungspegel (VDDH) und einem Zwischenspannungspegel (INT) wirksam ist, der zwischen dem erhöhten Spannungspegel (VDDH) und der Bezugsquellspannung (REF) liegt.
Proportionaler Ausgangstreiber nach Anspruch 1, wobei die N-Kanal-Vorrichtung (203) umfasst: eine erste proportionale N-Kanal-Vorrichtung (N1), bei der ein Gate sowie ein Drain und eine Source zwischen einen zweiten Knoten und die Bezugsquellspannung (REF) geschaltet sind; und eine zweite proportionale N-Kanal-Vorrichtung (N2), bei der ein Gate sowie ein Drain und eine Source zwischen den Ausgabeknoten (303) und den zweiten Knoten geschaltet sind, wobei die Gates der ersten und der zweiten proportionalen N-Kanal-Vorrichtung (N1, N2) jeweils ein erstes bzw. ein zweites Herunterziehsignal (PDNS, PDN) empfangen.
Proportionaler Ausgangstreiber nach Anspruch 6, wobei die erste und die zweite proportionale N-Kanal-Vorrichtung (N1, N2) während des transienten Schaltvorgangs des Ausgabeknotens (303) gemeinsam als Widerstandsteiler arbeiten, um Hot-Carrier-Effekten vorzubeugen.
Proportionaler Ausgangstreiber nach Anspruch 6, wobei das erste Herunterziehsignal in einem unteren Spannungsbereich zwischen einer unteren Quellspannung und der Bezugsquellspannung wirksam ist, und das zweite Herunterziehsignal innerhalb eines begrenzten Spannungsbereichs zwischen der unteren Quellspannung und einem Zwischenspannungspegel wirksam ist, der zwischen der unteren Quellspannung und der Bezugsquellspannung liegt.