-
Hintergrund der Erfindung
-
1. Gebiet der Erfindung
-
Die
vorliegende Erfindung betrifft eine Pull-up-Schaltung, welche das Potential eines
vorgegebenen Knotens in einer Schaltung auf ein vorgegebenes Niveau
erhöht,
und eine Halbleitereinrichtung, die solch eine Pull-up-Schaltung
hat. Halbleitereinrichtungen können
mit einer verringerten Stromversorgungsspannung vor deren Herstellungsverfahren betrieben
werden. In der obigen Situation gibt es einen Fall, in dem ein System
durch Verwendung von Halbleitereinrichtungen aufgebaut wird, die
mit unterschiedlichen Stromversorgungsspannungen betrieben werden.
-
2. Beschreibung des diesbezüglichen
Stands der Technik
-
1 ist
ein Blockdiagramm eines Systems, in dem Halbleitereinrichtungen,
die mit unterschiedlichen Stromversorgungsspannungen betrieben werden,
miteinander über
einen Bus verbunden sind. Das System, das in 1 gezeigt
ist, ist auf einer Leiterplatte ausgebildet. Halbleitereinrichtungen
A und B sind miteinander über
einen Bus 10 verbunden, über den Daten dazwischen übermittelt
wird. Die Halbleitereinrichtungen A und B werden mit unterschiedlichen
Stromversorgungsspannungen betrieben. Zum Beispiel wird die Halbleitereinrichtung
B mit einer Stromversorgungsspannung von 5 V betrieben, und die
Halbleitereinrichtung A wird mit einer Stromversorgungsspannung
von 3,3 V betrieben. Wenn die Halbleitereinrichtung B Daten an den
Bus 10 ausgibt, steuert sie das Potential des Busses 10 auf
0 V oder 5 V gemäß den Daten,
die ausgegeben werden sollen. Wenn das hohe Potential und das niedrige
Potential des Busses 10 jeweils als Vh bzw. Vl bezeichnet
werden, steuert die Halbleitereinrichtung B den Bus 10 so,
daß Vh
= 5 V und Vl = 0 V. Wenn die Halbleitereinrichtung A Daten auf den
Bus 10 ausgibt, steuert die Halbleitereinrichtung ähnlich den
Bus 10 so, daß Vh
= 3,3 und Vl = 0 V.
-
Im
Allgemeinen sind die Halbleitereinrichtung A und B mit Pull-up-Schaltungen
ausgestattet, die sich bei deren Schnittstellenteilen befinden.
In 1 ist die interne Struktur der Halbleitereinrichtung
A der Einfachheit halber veranschaulicht. Die Halbleitereinrichtung
A hat einen Verbindungsanschluß 16,
mit dem der Bus 10 verbunden ist. Eine interne Schaltung
der Halbleitereinrichtung A ist elektrisch mit dem Bus 10 über den
Anschluß 16 verbunden.
Die Halbleitereinrichtung A hat einen Puffer 12 und eine
Pull-up-Schaltung 14, die mit dem Anschluß 16 verbunden
sind und eine Schnittstelle mit dem Bus 10 bilden. Der
Puffer 12 ist z. B. ein Eingangspuffer oder ein Ausgangspuffer
und kann ein (bidirektionaler) Eingang/Ausgang-Puffer sein. Daten
auf dem Bus 10 werden in den Puffer 12 über den
Anschluß 16 gespeichert
und zu einer internen Schaltung (nicht gezeigt) der Halbleitereinrichtung
A zugeführt.
-
Die
Pull-up-Schaltung 14 wirkt so, daß sie das Potential des Anschlusses 16 auf
die Stromversorgungsspannung der Halbleitereinrichtung A heraufzieht.
In dem Fall, in dem die Halbleitereinrichtung A mit einer Stromversorgungsspannung
von 3,3 V betrieben wird, zieht die Pull-up-Schaltung 14 das Potential
des Anschlusses 16 auf 3,3 V (= Vdd) herauf. Deshalb ist
es möglich
zu verhindern, daß das Potential
des Anschlusses 16 bei einem Zwischenniveau zwischen 0
V und 3,3 V auf Grund eines bestimmten Faktors ist. Wenn das Potential
des Anschlusses 16 solch ein Zwischenniveau wird, können der
Puffer 12 und/oder die interne Schaltung versagen, oder
kann verschwenderisch Strom darin verbraucht werden.
-
Wie
in 1 gezeigt, wird die Pull-up-Schaltung aus einem
MOS-Transistor vom P-Kanal-Typ (auf den im folgenden einfach aus
PMOS-Transistor Bezug genommen wird) oder einen MOS-Transistor vom
N-Kanal-Typ (NMOS-Transistor) gebildet. Wenn die Pull-up-Schaltung 14 aus
dem PMOS-Transistor gebildet ist, wird zu dessen Quelle die Stromversorgungsspannung
Vdd (gleich 3,3 V in dem obigen Beispiel) zugeführt und dessen Steueranschluß wird auf ein
Potential Vss (z. B. gleich 0 V) festgelegt. Die Senke des PMOS-Transistors
ist mit dem Anschluß 16 verbunden.
Somit ist der PMOS-Transistor an und zieht das Potential des Anschlusses 16 auf
die Stromversorgungsspannung Vdd herauf. Wenn der NMOS-Transistor
verwendet wird, ist dessen Steueranschluß auf die Stromversorgungsspannung
Vdd festgelegt, so daß er
an ist.
-
Jedoch
hat die gewöhnliche
Pull-up-Schaltung 14 die folgenden Nachteile.
-
Wie
vorher beschrieben wurde, kann das Potential des Busses 10 auf
5 V eingestellt werden. Zum Beispiel steuert die Halbleitereinrichtung
B den Bus 10 zu seiner Stromversorgungsspannung, die gleich 5
V ist. Gleichzeitig wird das Potential des Anschlusses 16 gleich
5 V. Wenn die Pull-up-Schaltung 14 aus dem
PMOS-Transistor gebildet ist, wird zu dessen Senke eine Spannung 5V zugeführt. Allgemein
ist die hintere Steuerspannung des PMOS-Transistors auf die Stromversorgungsspannung
festgelegt, die in dem vorliegenden Beispiel gleich 3,3 V ist. Das
heißt, die
Senke des PMOS-Transistors
der Pull-up-Schaltung 14 ist bei 5 V, während der hintere Steueranschluß bei 3,3
V ist. Deshalb ist ein Stromweg, der von der Senke zu dem hinteren
Steueranschluß (einer
Wanne vom N-Typ) gerichtet ist, ausgebildet. Mit anderen Worten
ist eine Diode zwischen der Senke und dem hinteren Steueranschluß des PMOS-Transistors
in der Vorwärtsrichtung
verbunden. Ein Strom fließt
in den obigen Stromweg von dem Bus 10 zu der Stromversorgung
Vdd. Solch ein Strom verschlechtert die Zuverlässigkeit des PMOS-Transistors und verringert
das Potential des Busses 10.
-
Es
gibt auch einen Fall, in dem ein weiterer Strom von der Senke des
PMOS-Transistors zu der Stromversorgung Vdd über dessen Quelle fließt. Wenn
die Senke des PMOS-Transistors
bei 5 V ist und dessen Quelle bei 3,3 V (= Vdd) ist, gibt es einen Stromweg
von der Senke zu der Quelle. Wenn auch solch ein Strom betrachtet
wird, kann die Dicke einer Oxidschicht des PMOS-Transistors erhöht werden, oder
eine spezielle Pull-up-Schaltung kann vorgesehen werden, um das
Potential des Busses 10 auf 5 V hoch zu ziehen. Jedoch
können
diese Mittel hinsichtlich der Herstellungskosten nicht praktisch
sein und können
nicht das Auftreten des Stroms selbst verhindern.
-
Wenn
die Pull-up-Schaltung aus NMOS-Transistoren gebildet wird, ist dessen
Quellenpotential höher
als dessen Senkenpotential, und somit kann das Auftreten der obigen
Ströme,
die von dem Bus 10 fließen, verhindert werden. Jedoch
hat der NMOS-Transistor nur eine Fähigkeit, den Bus 10 auf
eine Spannung heraufzuziehen, die durch Abziehen der Schwellspannung
des NMOS-Transistors von dessen Steueranschlußpotential (das gleich der Stromversorgungsspannung
Vdd gesetzt ist) definiert ist. Deshalb kann die Pull-up-Schaltung 14,
die aus dem NMOS-Transistor gebildet ist, die Pull-up-Operation
nicht ausreichend durchführen. Wenn
zum Beispiel die Stromversorgungsspannung Vdd, die normalerweise
= 3,3 V ist, zeitweilig auf 3,0 V abnimmt, kann der NMOS-Transistor den Bus 10 auf
nur 2,5 V heraufziehen, wobei dessen Schwellspannung gleich 0,5
V ist. Solch ein Zwischenpotential wirkt als ein unbestimmtes Potential
mit Bezug auf eine interne Schaltung, die mit dem Puffer 10 verbunden
ist, und die interne Schaltung kann versagen.
-
EP-A2-0 614 279 betrifft
eine Ausgangspufferschaltung mit drei Zuständen, die dazu dient, einen Überspannungsschutz
von Spannungssignalen auf einen gemeinsamen Bus zu schaffen, der
ein höheres
Spannungsniveau als die interne Stromschiene mit hoher Spannung
der Ausgangspufferschaltung mit drei Zuständen hat. Eine Pseudoschiene (PV)
mit hohen Potentialniveau ist mit der N-Wanne eines P-Kanal-Pull-up-Ausgangstransistors
(P4) gekoppelt. Eine Komparatorschaltung (P5, P6) koppelt die Pseudoschiene
(PV) mit dem Ausgang (VOUT). Die Anschlüsse der Komparatorschaltung
(P5, P6) sind so aufgebaut, daß sie
die Pseudoschiene (PV) mit der Stromschiene (VCC) mit hohem Potential
für VOUT < VCC koppeln und
die Pseudoschiene (PV) mit dem Ausgang (VOUT) für VOUT > VCC koppeln. Ein Rückkopplungstransistor ist mit
der Pseudoschiene und dem Steueranschluß des Pull-up-Transistors (P4)
gekoppelt. Der Pull-up-Transistor (P4) wird abhängig von der Eingangsspannung
(Vin) der Pufferschaltung und abhängig von den Anschalteingangssignalen
(EN und ENB) für
drei Zustände
betrieben. In einem Modus mit zwei Zuständen bleibt der Rückkopplungstransistor
P1 (durch EN) aus, und ob Strom in dem Weg zwischen Senke und Quelle des
Pull-up-Transistors
(P4) fließen
kann oder nicht, hängt
normalerweise von der Eingangsspannung (Vin) der Pufferschaltung
ab. In dem Modus mit drei Zuständen
wird der Rückkopplungstransi stor
(P1) (durch EN) angeschaltet und bleibt der Pull-up-Transistor (P4) die
ganze Zeit aus.
-
Zusammenfassung der Erfindung
-
Es
ist ein allgemeines Ziel der vorliegenden Erfindung, eine Pull-up-Schaltung
zu schaffen, in der die obigen Nachteile vermieden werden.
-
Ein
spezielleres Ziel der vorliegenden Erfindung ist es, eine Pull-up-Schaltung
zu schaffen, die unter Verwendung eines MOS-Transistors mit P-Kanal
gebildet wird und ein Fließen
eines Stroms in der Pull-up-Schaltung von einem Knoten verhindern kann,
selbst wenn das Potential des Knotens höher als die Stromversorgungsspannung
wird, die an der Pull-up-Schaltung anliegt, ohne die Durchbruchsspannung
des PMOS-Transistors zu erhöhen
und die Schaltungen zu beeinträchtigen,
die mit der Pull-up-Schaltung verbunden sind.
-
Gemäß der vorliegenden
Erfindung ist eine Pull-up-Schaltung
in Übereinstimmung
mit Anspruch 1 vorgesehen.
-
Weiterentwicklungen
der Erfindung sind in den abhängigen
Ansprüchen
angegeben.
-
Kurze Beschreibung der Zeichnungen
-
Weitere
Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus
der folgenden detaillierten Beschreibung offensichtlicher werden, wenn
diese in Verbindung mit den beiliegenden Zeichnungen gelesen wird,
in denen:
-
1 ein
Blockdiagramm eines Systems ist, das Halbleitereinrichtungen hat,
die mit einer gewöhnlichen
Pull-up-Schaltung
ausgestattet sind;
-
2 ein
Blockdiagramm einer erfindungsgemäßen Pull-up-Schaltung ist;
-
3 eine
erste Stromversorgungsschaltung ist, die in der Pull-up-Schaltung
verwendet wird, die in 2 gezeigt ist;
-
4A, 4B und 4C Wellenformdiagramme
der Operationen der Pull-up-Schaltung sind, die in 2 gezeigt
ist;
-
5 ein
Schaltungsdiagramm einer zweiten Stromversorgungsschaltung ist,
die in der Pull-up-Schaltung verwendet wird, die in 2 gezeigt
ist;
-
6 ein
Schaltungsdiagramm einer weiteren Anordnung der zweiten Stromversorgungsschaltung
ist; und
-
7 ein
Blockdiagramm eines Systems ist, das Halbleitereinrichtungen verwendet,
die gemäß der vorliegenden
Erfindung aufgebaut sind.
-
Beschreibung der bevorzugten
Ausführungsformen
-
2 ist
ein Blockdiagramm, das das Prinzip einer erfindungsgemäßen Pull-up-Schaltung
zeigt. Die Pull-up-Schaltung,
die in 2 gezeigt ist, ist mit einem PMOS-Pull-up-Transistor 20,
einer ersten Stromversorgungsschaltung 22, einer zweiten Stromversorgungsschaltung 24 und
einem Anschluß 26 ausgestattet.
Die Pull-up-Schaltung, die in 2 gezeigt
ist, wird durch die Pull-up-Schaltung 14 ersetzt, die in 1 gezeigt
ist. Die erste Stromversorgungsschaltung 22 steuert einen
Stromweg (Diode) von der Senke des PMOS-Pull-up-Transistors 20 zu dem
hinteren Steueranschluß (einer
Wanne vom N-Typ). Die zweite Stromversorgungsschaltung 24 steuert
einen Stromweg (Diode) von der Senke des PMOS-Pull-up-Transistors 20 zu
dessen Quelle. Eine Steuerschaltung zum Steuern des PMOS-Pull-up-Transistors 20 wird
durch die erste Stromversorgungsschaltung 22 und die zweite Stromversorgungsschaltung 24 gebildet.
-
Die
erste Stromversorgungsschaltung 22 vergleicht ein Potential
Vx des Anschlusses 26 mit einem ersten Stromversorgungspotential
V1 (das der vorher erwähnten
Stromversorgungsspannung Vdd entspricht) und erzeugt ein Wannenpotential
Vw, das gleich oder ungefähr
gleich dem höheren
des Potentials Vx und des ersten Stromversorgungspotentials V1 ist.
Die folgende Beschreibung geht davon aus, daß das Wannenpotential Vw gleich
dem höheren
ist. Dann legt die erste Stromversorgungsschaltung 22 das
Wannenpotential Vw an den unteren Steueranschluß (Wanne vom N-Typ) des PMOS-Pull-up-Transistors 20 an.
Der Anschluß 26 ist
mit dem Bus verbunden, der in 1 gezeigt
ist. Wenn das Potential des Anschlusses 26 gleich 0 V ist,
dann ist Vx < V1, und
somit stellt die erste Stromversorgungsschaltung 22 das
Potential des hinteren Steueranschlusses des PMOS-Pull-up-Transistors 20 auf
das Potential Vdd ein. Somit wird eine Spannung in der umgekehrten Richtung
an der Diode, welche die Vorwärtsrichtung hat,
von der Senke zu dem hinteren Steueranschluß (Wanne vom N-Typ) angelegt,
so daß kein
Strom in der Diode fließt.
-
Wenn
das Potential des Busses 10, d. h. das Potential Vx des
Anschlusses 26 höher
als die erste Stromversorgungsspannung V1 wird, stellt die erste Stromversorgungsschaltung 22 den
hinteren Steueranschluß auf
das Potential Vx ein. Somit wird eine Spannung in der umgekehrten
Richtung über
die Diode, welche die Vorwärtsrichtung
hat, von der Senke zu dem hinteren Steueranschluß angelegt, so daß kein Strom
in der Diode fließt.
Selbst wenn das Potential Vx des Anschlusses 26 höher als
das erste Stromversorgungspotential V1 wird, fließt deshalb kein
Strom in der Pull-up-Schaltung von dem Bus 10.
-
Die
zweite Stromversorgungsschaltung 24 vergleicht das Potential
Vx des Anschlusses 26 mit der ersten Stromversorgungsspannung
V1. Wenn Vx > V1 ist,
dann legt die zweite Stromversorgungsschaltung 24 ein Steueranschlußpotential
Vg an den Steueranschluß des
PMOS-Pull-up-Transistors 20 an, wobei das Steuerpotential
Vg gleich oder ungefähr
gleich dem Potential Vx ist. Die folgende Beschreibung geht davon
aus, daß Vg
= Vx ist. Wenn Vx < V1
ist, dann legt die zweite Stromversorgungsschaltung 24 das
Steueranschlußpotential
Vg an den Steueranschluß des
PMOS-Pull-up-Transistors 20 an, wobei das Steuerpotential
Vg gleich dem zweiten Stromversorgungspotential V2 (< V1) ist. Selbst wenn
das Potential Vx des Anschlusses 26 das erste Stromversorgungspotential
V1 überschreitet,
ist der Steueranschluß des
PMOS-Pull-up-Transistors 20 auf
das Potential Vx festgelegt, und somit ist der PMOS-Pull-up-Transistor 20 aus.
Im Ergebnis fließt kein
Strom in der Pull-up-Schaltung von dem Bus 10.
-
Aus
der obigen Beschreibung ist zu sehen, daß der PMOS-Pull-up-Transistor 20 ein Schwellenniveau
hat, welches veranlaßt,
daß der
PMOS-Transistor 20 aus ist, wenn Vx > V1 (Vg = Vw = WX) ist, und an ist, wenn
Vx < V1 (Vg = V2,
Vw = V1) ist.
-
3 ist
ein Schaltungsdiagramm einer Anordnung der ersten Stromversorgungsschaltung 22. Die
erste Stromversorgungsschaltung 22 schließt einen
ersten PMOS-Transistor 30 und einen zweiten PMOS-Transistor 32 ein.
Die Quelle des ersten PMOS-Transistors 30 und der Steueranschluß des zweiten
PMOS-Transistor 32 sind mit einer ersten Stromversorgungsleitung 34 des
Potentials V1 verbunden. Der Steueranschluß des ersten PMOS-Transistors 30 und
die Senke des zweiten PMOS-Transistors 32 sind mit dem
Anschluß 26 verbunden.
Die Senke des ersten PMOS-Transistors 30, die Quelle des
zweiten PMOS-Transistors 32 und die hinteren Steueranschlüsse dieser
Transistoren sind mit den Wanne vom N-Typ (hinterer Steueranschluß) des PMOS-Pull-up-Transistors 20,
der in 2 gezeigt ist, verbunden. Der erste PMOS-Transistor 30 und
der zweite PMOS-Transistor 32 funktionieren als Schaltelemente,
die nicht auf PMOS-Transistoren beschränkt sind.
-
Wenn
das Potential Vx des Anschlusses 26 niedriger als das erste
Stromversorgungspotential (Vx < V1)
ist, ist der erste PMOS-Transistor 30 an, und sind die
zweiten PMOS-Transistoren 32 aus.
Somit ist die Wanne vom N-Typ (hinterer Steueranschluß) des PMOS-Pull-up-Transistors 20 auf
das erste Stromversorgungspotential V1 (= Vw) festgelegt. Somit
haben die Senke und der hintere Steueranschluß des PMOS-Pull-up-Transistors 20 ein
identisches Potential, welches verhindert, daß ein Strom von der Senke zu
dem hinteren Steueranschluß fließt.
-
4A ist
ein Diagramm, das Variationen des ersten Stromversorgungspotentials
V1, des Potentials des Anschlusses 26 und des Wannenpotentials
Vw zeigt.
-
5 ist
ein Schaltungsdiagramm einer Anordnung der zweiten Stromversorgungsschaltung, die
in 2 gezeigt ist. Die zweite Stromversorgungsschaltung 24 schließt einen
dritten PMOS-Transistor 40, einen vierten PMOS-Transistor 42,
einen ersten NMOS-Transistor 44 und einen zweiten NMOS-Transistor 46 ein.
Der Anschluß 26 ist mit
der Quelle des dritten PMOS-Transistors 40 und dem Steueranschluß des vierten
PMOS-Transistors 42 verbunden. Die erste Stromversorgungsleitung 34 des
ersten Stromversorgungspotentials V1 ist mit dem Steueranschluß des dritten
PMOS-Transistors 40 und der Quelle des vierten PMOS-Transistors 42 verbunden.
Die Senke des dritten PMOS-Transistors 40 und die Senke
des ersten NMOS-Transistors 44 sind mit dem Steueranschluß des zweiten NMOS-Transistors 46 und
dem Steueranschluß des PMOS-Pull-up-Transistors 20 verbunden.
Die Senke des vierten PMOS-Transistors 42 ist mit dem Steueranschluß des ersten
NMOS-Transistors 44 und der Senke des zweiten NMOS-Transistors 46 verbunden. Die
Quelle des ersten NMOS-Transistors 44 und
die Quelle des zweiten NMOS-Transistors 46 sind mit einer
zweiten Stromversorgungsleitung 48 des zweiten Stromversorgungspotentials
V2 verbunden. Der vierte PMOS-Transistor 42 und der erste
NMOS-Transistor 44 funktionieren als eine Schaltsteuerungsschaltung,
welche den dritten PMOS-Transistor 40 und den zweiten NMOS-Transistor 46 steuert,
die als Schaltelemente wirken.
-
Wenn
das Potential Vx des Anschlusses 26 niedriger als das erste
Stromversorgungspotential V1 (Vx < V1)
ist, wird der vierte PMOS-Transistor 42 angeschaltet, und
die erste Stromversorgungsspannung V1 wird an den Steueranschluß des ersten NMOS-Transistors 44 (Vg
= V1) angelegt.
-
Deshalb
wird der erste NMOS-Transistor 44 angeschaltet, und wird
der Steueranschluß des PMOS-Pull-up-Transistors 20 gleich
dem zweiten Stromversorgungspotential V2 (< V1), welches zum Beispiel das Erdungsniveau
ist. Wenn Vx < V1
ist, dann wird deshalb der PMOS-Pull-up-Transistor 20 ange schaltet.
In dem Fall sind der dritte PMOS-Transistor 40 und der
zweite NMOS-Transistor 46 aus.
-
Wenn
das Potential Vx des Anschlusses 26 das erste Stromversorgungspotential
V1 (Vx > V1) überschreitet,
wird der dritte PMOS-Transistor 40 angeschaltet, und wird
die Spannung V1 an den Steueranschluß des zweiten NMOS-Transistors 46 angelegt.
Deshalb wird der zweite NMOS-Transistor 46 angeschaltet,
und die Senke des vierten PMOS-Transistors 42 und
der Steueranschluß des ersten
NMOS-Transistors 44 werden
gleich dem zweiten Stromversorgungspotential V2. Deshalb sind der
vierte PMOS-Transistor 42 und der erste NMOS-Transistor
aus. Im Ergebnis wird das Potential Vx zu dem Steueranschluß des PMOS-Pull-up-Transistors 20 über den
dritten PMOS-Transistor 40 (Vg = Vx) zugeführt. Somit
ist der PMOS-Pull-up-Transistor 20 aus. Selbst wenn Vx > V1, kann somit kein
Strom von der Senke des Pull-up-Transistor 20 zu
dessen Quelle fließen.
-
4B ist
ein Diagramm, welches die zweite Stromversorgungsschaltung 24 betrifft,
und zeigt Variationen des ersten Stromversorgungspotentials V1, des
Potentials Vx des Anschlusses 26 und des Steueranschlußpotentials
Vg.
-
6 ist
ein Schaltungsdiagramm einer weiteren Anordnung der zweiten Stromversorgungsschaltung 24.
In 6 haben Teile, welche die gleichen wie diejenigen
sind, die in 5 gezeigt sind, die gleichen
Bezugszeichen. Die zweite Stromversorgungsschaltung 24,
die in 6 gezeigt ist, wird durch Hinzufügen eines
dritten NMOS-Transistors 50 und eines vierten NMOS-Transistors 52 zu
der Anordnung, die in 5 gezeigt ist, aufgebaut. Der
dritte NMOS-Transistor 50 ist zwischen dem dritten PMOS-Transistor 40 und
dem ersten NMOS-Transistor 44 vorgesehen. Der Steueranschluß des dritten NMOS-Transistors 50 ist
auf ein drittes Stromversorgungspotential V3 über eine dritte Stromversorgungsleitung 35 festgelegt.
Die dritte Stromversorgungsleitung V3 ist um zumindest dessen Schwellenspannung
höher als
das Quellenpotential des dritten NMOS-Transistors 50 und
ist zum Beispiel gleich dem Potential V1. Der vierte NMOS-Transistor 52 ist zwischen
dem Anschluß 26 und
dem Steueranschluß des
vierten PMOS-Transistors 42 vorgesehen. Der Steueranschluß des vierten
NMOS-Transistors 52 ist auf das erste Stromversorgungspotential
V1 festgelegt.
-
Der
dritte NMOS-Transistor 50 und der vierte NMOS-Transistor 52 sind
so vorgesehen, daß alle NMOS-Transistoren, welche
die zweite Stromversorgungsschaltung 24 bilden, eine identische
Durchbruchsspannung (mit anderen Worten: eine identische Größe) haben.
Deshalb kann das Herstellungsverfahren vereinfacht werden.
-
In
der Anordnung, die in 5 gezeigt ist, kann die Spannung
Vx, die höher
als die erste Stromversorgungsspannung V1 ist, an die Quelle und
die Senke des ersten NMOS-Transistors 44 oder
dessen Senke und Steueranschluß angelegt
werden. Insbesondere wenn der dritte PMOS-Transistor 40 angeschaltet
ist, ist die Spannung V1 (z. B. gleich 5 V) an der Senke des ersten
NMOS-Transistors 44 angelegt. Deshalb ist die Spannung
zwischen der Senke und der Quelle des ersten NMOS-Transistors 44 gleich
5 V, und die Spannung zwischen dem Steueranschluß und der Quelle des zweiten
NMOS-Transistors 46 wird
gleich 5 V. Außerdem
wird die Spannung zwischen der Senke und dem Steueranschluß des vierten
PMOS-Transistors 42 gleich
5 V. Deshalb ist es erforderlich, daß diese Transistoren eine Größe haben,
die eine Durchbruchs spannung verwirklicht, die dadurch definiert
ist, daß die
obige Spannung von 5 V berücksichtigt
wird. Zum Beispiel wird eine vergrößerte Dicke des Oxidschicht
des Steueranschlusses verwendet.
-
Durch
Vorsehen des dritten NMOS-Transistors 50 und des vierten
NMOS-Transistors 52 können im
Gegensatz hierzu alle die MOS-Transistoren, die in 6 gezeigt
sind, so ausgebildet werden, daß sie eine
identische Größe haben,
die eine Durchbruchsspannung verwirklicht, die dadurch definiert
ist, daß die
Stromversorgungsspannung V1 berücksichtigt wird.
Das Quellenpotential des dritten NMOS-Transistors 50 ist
gleich einem Niveau, das durch Abziehen des Schwellenniveaus des
dritten NMOS-Transistors 50 von seinem Steueranschlußpotential
erhalten wird, d. h. dem dritten Stromversorgungspotential V3. Selbst
wenn das Senkenpotential des dritten NMOS-Transistors 50 gleich dem ersten
Stromversorgungspotential V1 ist, ist somit das Quellenpotential
des dritten NMOS-Transistors 50 um
dessen Schwellenspannung niedriger als das Steueranschlußpotential
V3. Im Ergebnis gibt es keine Möglichkeit,
daß die
Senke des ersten NMOS-Transistors 44 und der Steueranschluß des zweiten
NMOS-Transistors 46 das Potential Vx (z. B. gleich 5 V)
haben, das höher
als das erste Stromversorgungspotential V1 ist. Ähnlich ist das Steueranschlußpotential
des vierten PMOS-Transistors 42 um dessen Schwellenspannung
niedriger als die erste Stromversorgungsspannung V1. Selbst wenn
das Potential des Anschlusses 26 gleich Vx wird, das höher als
die erste Stromversorgungsspannung V1 ist, kann das Steueranschlußpotential
des vierten PMOS-Transistors 42 das Niveau nicht überschreiten,
das durch Abziehen von dessen Schwellenspannung von dem ersten Stromversorgungspotential
V1 definiert ist.
-
Somit
empfängt
jeder von allen NMOS-Transistoren eine Spannung, die niedriger als
die erste Stromversorgungsspannung V1 zwischen dem Steueranschluß und der
Senke, zwischen dem Steueranschluß und der Quelle, zwischen
dem hinteren Steueranschluß (Wanne)
und dem Steueranschluß und zwischen
der Quelle und der Senke ist. Somit können alle NMOS-Transistoren so ausgebildet
werden, daß sie
eine identische Durchbruchsspannung (die der ersten Stromversorgungsspannung
V1 widersteht) haben und eine identische Größe haben.
-
4C betrifft
die Anordnung, die in 6 gezeigt ist, und zeigt Variationen
des ersten Stromversorgungspotentials V1, des Potentials Vx des
Anschlusses 26, des Steueranschlußpotentials Vg des PMOS-Pull-up-Transistors 20,
der Quellspannung Vn1 des dritten NMOS-Transistors 50,
und des Steueranschlußpotentials
Vn2 des vierten PMOS-Transistors 42.
-
7 ist
ein Blockdiagramm eines erfindungsgemäßen Systems, in dem Teile,
die gleich sind wie diejenigen, die in den vorher beschriebenen Figuren
gezeigt sind, die gleichen Bezugszeichen haben. Das System, das
in 7 gezeigt ist, ist eine Leiterplatte 100,
die Halbleitereinrichtungen 110A und 110E einschließt, die
miteinander über
den Bus 10 verbunden sind. In der Praxis werden viele Halbleitereinrichtungen
auf der Leiterplatte 100 angebracht werden. Jedoch sind
nur die zwei Halbleitereinrichtungen 110A und 110E in 7 der
Einfachheit halber veranschaulicht.
-
Die
Halbleitereinrichtung 110A wird mit einer Spannung von
zum Beispiel 3,3 V (gleich V1) über
einen Stromversorgungsanschluß 132 betrieben.
Die Halbleitereinrichtung 110E wird mit einer Spannung von
zum Beispiel 5 V über
einen Stromversorgungsanschluß 130 betrieben.
Die Halbleitereinrichtung 110B stellt das Potential des
Busses 10 auf 0 V oder 5 V gemäß den Daten, die übermittelt
werden sollen, ein. Die Halbleitereinrichtung 110A stellt
das Potential des Busses 10 auf 0 V oder 3,3 V gemäß der Daten,
die übermittelt
werden sollen, ein. Gewöhnlich haben
die Halbleitereinrichtungen eine Ausgabeschnittstelle, die einen
Ausgabepuffer hat (der zum Beispiel aus einem CMOS-Inverter besteht).
Solch eine Ausgangsschnittstelle stellt das Potential der Daten 10 auf
die Stromversorgungsspannung oder das Erdungsniveau gemäß der Daten
ein, die zu dem Bus 10 übermittelt
werden sollen.
-
Die
Halbleitereinrichtung 110A schließt eine Pull-up-Schaltung 120,
den Puffer 12 und eine interne Schaltung 122 ein.
Der Puffer 12 ist zum Beispiel ein bidirektionaler Puffer.
Der Puffer 12 empfängt
Daten von dem Bus 10 über
den Anschluß 26,
die empfangenen Daten, die daraus gelesen werden und zu der internen
Schaltung 122 zugeführt
werden. Außerdem
empfängt
der Puffer 12 Daten von der internen Schaltung 122,
wobei die empfangenen Daten daraus gelesen werden und zu dem Bus 10 zugeführt werden.
Die Pull-up-Schaltung 120 ist
erfindungsgemäß aufgebaut,
wie in 2 gezeigt. Das heißt, die Pull-up-Schaltung 120 schließt den PMOS-Pull-up-Transistor 20,
die erste Stromversorgungsschaltung 22 und die zweite Stromversorgungsschaltung 24 ein.
Die erste Stromversorgungsschaltung 22 ist wie in 3 gezeigt
aufgebaut, und die zweite Stromversorgungsschaltung 24 ist
wie in 5 oder 6 gezeigt aufgebaut.
-
Die
Pull-up-Schaltung 120 ist wie vorher beschrieben aufgebaut.
Selbst wenn die Halbleitereinrichtung 110E den Bus zu einem
hohen Niveau (z. B. gleich 5 V) steuert, fließt deshalb kein Strom von dem Bus
zu der Stromversorgungsleitung oder Erdung über die Pull-up-Schaltung 120.
Selbst wenn das Potential des Busses 10 zur Pull-up-Verwendung
höher als
die Stromversorgungsspannung wird, fließen deshalb keine Ströme von dem
Bus 10, so daß die Pull-up-Operation
sicher durchgeführt
werden kann, ohne die Transistordurchbruchsspannung zu erhöhen. Deshalb
ist die Halbleitereinrichtung 110B, die mit dem Bus 10 verbunden
ist, nicht beeinträchtigt, wenn
der Bus 10 durch die Halbleitereinrichtung 110A angesteuert
wird.
-
Die
oben erwähnten
Ausführungsformen
der vorliegenden Erfindung verwenden die MOS-Transistoren und können andere
Typen von Feldeffekttransistoren oder bipolaren Transistoren verwenden.
Die vorliegende Erfindung schließt alle Systeme ein, die eine
Schnittstelle mit einem Bus oder eine Signalleitung haben, die zu
unterschiedlichen Spannungen von den Schaltungen gesteuert werden.
Vorher wurde nur ein Anschluß 26 beschrieben.
In der Praxis besteht der Bus 10 aus mehreren Bitleitungen.
Deshalb sind die Pull-up-Schaltungen 120 für die entsprechenden
Bitleitungen des Busses 10 vorgesehen.
-
Die
vorliegende Erfindung ist nicht auf die speziell beschriebenen Ausführungsformen
und Variationen beschränkt
und weitere Variationen und Abänderungen
können
gemacht werden, ohne vom Umfang der vorliegenden Erfindung abzuweichen.