-
VERWANDTE
ANMELDUNGEN
-
Die
vorliegende Anmeldung steht mit der vorläufigen US-Anmeldung 60/529
411, "Output Drive Circuit
Which Tolerates Variable Supply Voltages", eingereicht am 11. Dezember 2003,
von David Pilling, Leo Lee und Mario Au, die durch den Hinweis in ihrer
Gesamtheit hierin aufgenommen wird, in Beziehung und beansprucht
deren Priorität.
-
HINTERGRUND
Gebiet der Erfindung
-
Die
vorliegende Erfindung betrifft eine Ausgangssteuereinheit und insbesondere
einen Ausgangstreiber, der sich an variable Versorgungsspannungen
anpasst.
-
Erörterung
des Standes der Technik
-
Die
Schaltungsentwicklung ist häufig
ein Ergebnis einer technologischen Änderung. 1960 waren die N-Kanal-MOS-Gateoxiddicken
etwa 2000 Å,
um Gatevorspannungspotentiale von etwa 18 Volt zu unterstützen. In
den letzten zehn Jahren werden Produkte, die mit 130 Å dicken
Gates für
Versorgungen von fünf
Volt entworfen wurden, nun für
Betriebsversorgungsspannungen von 3,3 Volt mit Kernversorgungen
von 2,5 Volt entworfen. Jüngere
Entwürfe
mit Kernspannungen von 1,0 Volt weisen externe Ansteuerungen mit
3,3 Volt mit Gateoxiden von Kerntransistoren mit Gatedicken von
16 Å auf.
Diese späteren
Verringerungen auf Entwürfe
mit einer Versorgung von einem Volt erfordern nun den zusätzlichen Aufwand
eines Doppeloxidprozesses, beispielsweise eines Prozesses für 80 Å für Bauelementpotentiale von
3,3 Volt und einen Prozess für
16 Å für Bauelementpotentiale
von 1,0 Volt. Die niedrigeren Bauelementpotentiale können zu
einem niedrigeren Leistungsverbrauch führen.
-
Ferner
verwenden viele Bauelemente immer noch eine höhere Spannungsversorgung, selbst wenn
einige der integrierten Schaltungen mit dünneren Gateoxiden ausgebildet
werden (und daher für Anwendungen
mit niedrigerer Spannung entworfen sind). Die Anwendung von Spannungen,
die größer sind
als die Entwurfsspezifikation für
eine spezielle Gateoxiddicke, kann zu einer Beschädigung des Transistors
führen.
Ferner kann die Anwendung von hohen Spannungsversorgungen in Schaltungen,
die mit Transistoren für
eine niedrigere Spannung ausgebildet sind, die Zeitsteuerung dieser
Schaltungen beeinflussen.
-
Daher
besteht ein Bedarf, die Kosten der Verarbeitung für zwei Gateoxiddicken
zu verringern und externe Versorgungsspannungen zu ermöglichen,
die entweder bei einer hohen Spannung oder bei einer niedrigen Spannung
arbeiten.
-
ZUSAMMENFASSUNG
-
Gemäß der Erfindung
wird eine Treiberschaltung beschrieben, die ermöglicht, dass ein einzelner Prozess
für ein
dünnes
Gateoxid verwendet wird, wo ein Doppeloxidprozess normalerweise
erforderlich sein kann. Schaltungen, die nur Bauelemente mit dünnem Gateoxid
verwenden, werden als Entwurfsbasis für ein einzelnes Produkt mit
einem einzelnen Satz von Werkzeugausrüstung und Fertigungsprozess
verwendet, um innerhalb derselben Zeitsteuerspezifikationen für eine Kernspannungs-Ausgangsansteuerung
sowie für
eine höhere
Systemansteuerung zu arbeiten.
-
Einige
Ausführungsbeispiele
einer Ausgangstreiberschaltung gemäß der vorliegenden Erfindung umfassen
einen ersten Transistor, der zwischen eine Versorgungsspannung und
eine Ausgangskontaktstelle gekoppelt ist; einen zweiten Transistor,
der zwischen den ersten Transistor und die Ausgangskontaktstelle
gekoppelt ist; einen Pegelumsetzer, der zwischen den ersten Transistor
und ein Eingangssignal gekoppelt ist, wobei der Pegelumsetzer ein
Signal zu einem Gate des ersten Transistors liefert; und eine Steuerschaltung, die
mit einem Gate des zweiten Transistors gekoppelt ist, wobei die
Steuerschaltung ein Signal zum Gate des zweiten Transistors in Reaktion
auf das Eingangssignal und ein Versorgungsspannungs-Steuersignal
liefert. Der Pegelumsetzer und die Steuerschaltung sind mit einer
Spannung gekoppelt, die auf die Erdung gesetzt wird, wenn das Versorgungsspannungs-Steuersignal
eine niedrige Versorgungsspannung angibt, und auf eine Zwischenspannung
gesetzt wird, wenn das Versorgungsspannungs-Steuersignal eine hohe
Versorgungsspannung angibt. In einer solchen Anordnung überschreiten
die über
ein Gateoxid des ersten Transistors und ein Gateoxid des zweiten
Transistors angelegten Spannungen die niedrige Versorgungsspannung
nicht. In einigen Ausführungsbeispielen kann
ein monostabiles Kippglied mit der Spannung gekoppelt sein, um die
Spannung vorübergehend
zu erden, um die Laderate der Ausgangskontaktstelle zu erhöhen, wenn
das Versorgungsspannungs-Steuersignal
die hohe Versorgungsspannung angibt.
-
Ein
Verfahren zum Ansteuern einer Ausgangsspannung gemäß einigen
Ausführungsbeispielen
der vorliegenden Erfindung umfasst das Liefern einer Spannung zu
einem Pegelumsetzer, wobei die Spannung eine Zwischenspannung ist,
wenn eine hohe Spannung angelegt wird, und die Spannung eine Erdungsspannung
ist, wenn eine niedrige Spannung angelegt wird, und das Anlegen
der Spannung an ein Gate eines ersten Transistors, um den ersten Transistor
durchzusteuern, wenn eine Ausgangskontaktstelle aufgeladen wird.
In einigen Ausführungsbeispielen
kann ein weiterer Schritt des vorübergehenden Erdens der Spannung
bei einem Übergang einer
Eingangsspannung von niedrig auf hoch durchgeführt werden.
-
Es
soll selbstverständlich
sein, dass sowohl die vorangehende allgemeine Beschreibung als auch die
folgende ausführliche
Beschreibung nur beispielhaft sind und die Erfindung, wie beansprucht,
erläutern
und nicht einschränken.
Diese und weitere Ausführungsbeispiele
werden nachstehend mit Bezug auf die folgenden Figuren weiter beschrieben.
-
KURZBESCHREIBUNG
DER ZEICHNUNGEN
-
1A und 1B stellen
Transistorstrukturen dar.
-
2 stellt
eine Treiberschaltung gemäß einigen
Ausführungsbeispielen
der vorliegenden Erfindung dar.
-
3 stellt
eine Treiberschaltung gemäß einigen
Ausführungsbeispielen
der vorliegenden Erfindung dar.
-
4A zeigt
eine vereinfachte Schaltung, die einem Teil des Ausführungsbeispiels
von 3 entspricht, für den Fall, in dem eine hohe
Versorgungsspannung verwendet wird.
-
4B zeigt
eine vereinfachte Schaltung, die einem Teil des in 3 gezeigten
Ausführungsbeispiels
entspricht, welche die Bedingung mit drei Zuständen darstellt.
-
5A und 5B stellen
verschiedene Spannungen von Beispielen des in 3 gezeigten Ausführungsbeispiels
mit typischen Betriebsspannungen und -bedingungen dar.
-
6A und 6B stellen
vereinfachte Schaltungen der Ausführungsbeispiele von 3 für eine Ausgangsansteuerung
mit niedriger Spannung und eine Ausgangsansteuerung mit hoher Spannung gemäß einigen
Ausführungsbeispielen
der vorliegenden Erfindung dar.
-
7 stellt
eine Ausgangsfreigabeschaltung für
einen Ausgangstreiber gemäß einigen
Ausführungsbeispielen
der vorliegenden Erfindung dar.
-
In
den Figuren haben Elemente mit derselben Bezeichnung dieselbe oder
eine ähnliche
Funktion.
-
AUSFÜHRLICHE
BESCHREIBUNG
-
Gemäß der vorliegenden
Erfindung wird eine Treiberschaltung dargestellt, die mit einer
niedrigen Versorgungsspannung oder einer hohen Versorgungsspannung
arbeiten kann. Die Transistoren der Schaltung können dem Anlegen der niedrigen
Versorgungsspannung standhalten, können jedoch durch direktes
Anlegen der hohen Versorgungsspannung beschädigt werden.
-
Die
Ausführungsbeispiele
einer erfindungsgemäßen Treiberschaltung
können
mindestens zwei Entwurfsziele erfüllen. Erstens sollten die mit
dünnen Gateoxiden
bearbeiteten Transistoren festgelegte Entwurtsgrenzen in der Umgebung
mit hoher Spannung (d.h. beim Anlegen der hohen Spannungsversorgung)
nicht überschreiten.
Zweitens sollten die Verzögerungen
der Schaltung für
Ausgangstreiber mit sowohl hoher als auch niedriger Spannung gleich sein.
Die 1A und 1B stellen
das erste Entwurfsziel dar. 1A stellt
einen N-Kanal-Transistor dar, wobei die Bezeichnungen A, B, C und
D die Source-, Gate-, Drain- bzw. Substratknoten bedeuten. 1B stellt
einen P-Kanal-Transistor
dar, wobei E, F, G und H den Sourcepol, das Gate, den Drainpol bzw.
das Substrat bedeuten. Die Spannungen zwischen dem Gate- und dem
Source-, Drain- oder Substratknoten sollten beispielsweise die festgelegten
Bauelementgrenzen nicht überschreiten oder
eine Beschädigung
des Transistors kann sich ergeben. In einigen Ausführungsbeispielen
der Erfindung können
die an die in 1A und 1B gezeigten
Transistoren angelegten Spannungen eine niedrige Spannung (z.B.
2,5 V) beispielsweise nicht überschreiten,
ohne den Transistor zu beschädigen. In
einigen Anwendungen wird jedoch eine Versorgung mit hoher Spannung
(z.B. 3,3 V) als Ansteuerspannung verwendet.
-
2 stellt
eine Treiberschaltung 200 gemäß einigen Ausführungsbeispielen
der vorliegenden Erfindung dar. Die Treiberschaltung 200 steuert die
Aufladung einer Ausgangskontaktstelle 204 auf VDDX für Ansteuerbedingungen
mit hoher und Kernspannung. In dem Ausführungsbeispiel der Treiberschaltung 200,
das in 2 gezeigt ist, wird das Eingangssignal an den
Eingangsknoten 208 (DI) angelegt, während eine Angabe dessen, ob
VDDX eine hohe Spannung oder eine niedrige Spannung (z.B. 3,3 V
bzw. 2,5 V) ist, an den Eingang 205 (H2.5) angelegt wird.
In einigen Ausführungsbeispielen
wird ein "hohes" Signal an den Eingang 205 angelegt,
um eine niedrige Versorgungsspannung (z.B. 2,5 V) anzugeben, während ein "niedriges" Signal an den Eingang 205 angelegt
wird, um eine hohe Versorgungsspannung (z.B. 3,3 V) anzugeben.
-
Wie
in 2 dargestellt ist, wird die Treiberschaltung 200 ferner
mit einer internen Spannung versorgt, die von der Versorgungsspannung
unabhängig
ist und die geringer als oder gleich der niedrigen Versorgungsspannung
ist. Ferner ist die niedrige Versorgungsspannung niedrig genug,
dass, wenn die niedrige Versorgungsspannung über das Gateoxid eines Transistors
wie z.B. jener, die in der Treiberschaltung 200 verwendet
werden, geliefert wird, der Transistor innerhalb seiner Entwurfsspezifikationen liegt.
Ferner wird angenommen, dass, wenn die hohe Versorgungsspannung über das
Gateoxid eines Transistors wie z.B. jener, die in der Treiberschaltung 200 verwendet
werden, angelegt wird, die Entwurtsspezifikationen für diesen
Transistor überschritten werden
können.
-
In
einigen Ausführungsbeispielen
wird ein Ausgangsfreigabesignal (OE) an den Eingang 224 angelegt.
In einigen Ausführungsbeispielen
wird, wenn das Ausgangsfreigabesignal "niedrig" ist, die Schaltung deaktiviert, während, wenn
das Ausgangsfreigabesignal "hoch" ist, die Treiberschaltung 200 aktiviert
wird. Wenn das Ausgangsfreigabesignal "niedrig" ist, dann ist das Ausgangssignal aus
dem NICHT-UND-Gatter 202 ungeachtet des an 208 angelegten
Eingangssignals DI "hoch". Daher ist das aus
dem Pegelumsetzer 201 ausgegebene Signal hoch und der Transistor 210 ist
aufgrund des Inverters 225 "gesperrt". Daher ist das Signal am Knoten 209 "hoch" und der Transistor 217 ist "gesperrt". Das Ausgangssignal
aus dem NICHT-UND-Gatter 213 hängt vom Signal H2.5 ab, was
dazu führt,
dass einer des Transistors 214 oder Transistors 215 durchgesteuert
wird, was das Gate des Transistors 218 mit entweder der
internen Spannung oder einer durch die Stromquelle 220 und
die Spannungsversorgung 221 festgelegten Spannung versorgt.
In welchem Fall, ob der Transistor 218 durchgesteuert ist
oder nicht, da der Transistor 217 "gesperrt" ist, die Spannung zwischen dem Gate
und dem Sourcepol, Drainpol oder Substrat des Transistors 218 die Spannungsentwurfsspezifikationen
des Transistors 218 nicht überschreitet. Wenn ein "niedriges" Ausgangsfreigabesignal
an den Eingang 224 angelegt wird, ist ferner das Ausgangssignal
aus dem NICHT-ODER-Gatter 226 "niedrig". Obwohl der Transistor 222 immer "durchgesteuert" ist, da der Transistor 225 "durchgesteuert" ist, ist der Transistor 223 daher "gesperrt". Daher werden wieder
keine Spannungen jenseits der Entwurfsspezifikation zwischen dem
Gate und dem Sourcepol, Drainpol oder Substrat der Transistoren 222 oder 223 angelegt.
-
Für den Rest
der Erörterung
des Ausführungsbeispiels
der Treiberschaltung 200, das in 2 gezeigt
ist, wird angenommen, dass das Ausgangsfreigabesignal, das an den
Eingang 224 angelegt wird, "hoch" ist.
In diesem Fall hängt
das Ausgangssignal aus dem NICHT-UND-Gatter 202 vom Eingangssignal
in den Eingang 208 ab und ist "niedrig", wenn das Eingangssignal "hoch" ist, und "hoch", wenn das Eingangssignal "niedrig" ist. Ferner hängt das
Ausgangssignal aus dem NICHT-ODER-Gatter 226 vom Eingangssignal
in den Eingang 208 ab und ist "niedrig", wenn das Eingangssignal "hoch" ist, und "hoch", wenn das Eingangssignal "niedrig" ist.
-
Für Ansteuerbedingungen
mit niedriger Spannung (z.B. VDDX auf 2,5 V) wird der Eingang 205 "hoch" gesetzt und der
Transistor 206 ist "durchgesteuert", was den PBIAS-Knoten 207 auf
den "niedrigen" Pegel setzt. Wie
vorstehend angegeben, ist, wenn das Eingangssignal am Eingang 208 "hoch" ist, das Ausgangssignal
aus dem NICHT-UND-Gatter 202 "niedrig". Aufgrund des Inverters 225 ist
der Transistor 210 "durchgesteuert". Ferner wird das Ausgangssignal
aus dem Pegelumsetzer 201 auf den PBIAS-Knoten 207 auf
den niedrigen Pegel gesetzt, welcher über den Transistor 206 mit
der Erdung gekoppelt ist. Bei einem stationären "hohen" Eingang ist außerdem das Ausgangssignal aus
dem monostabilen Kippglied 203 "niedrig" und daher ist der Transistor 219 "gesperrt".
-
Unter
diesen Bedingungen wird der UP-Knoten 209 durch den Transistor 210 und
das Ausgangssignal aus dem Pegelumsetzer 201 im Wesentlichen auf
Erdung "niedrig" gesetzt. Wenn der
Eingang 205 "hoch" ist und das Ausgangssignal
aus dem NICHT-UND-Gatter 202 niedrig ist, ist der Knoten 212 (das
Ausgangssignal aus dem NICHT-UND-Gatter 213) "hoch", was den Transistor 214 "durchsteuert" und den Transistor 215 "sperrt", wobei der Knoten 216 mit
dem Knoten 207 gekoppelt wird, der wiederum über den
Transistor 206 mit der Erdung gekoppelt wird. Daher ist
der Transistor 217 "durchgesteuert", wobei die Potentialdifferenz
zwischen dem Gate und dem Sourcepol, Drainpol oder Substrat des Transistors 217 innerhalb
der zulässigen
niedrigen Spannungsgrenzen (z.B. 2,5 Volt) liegt. Der Transistor 218 ist
auch "durchgesteuert" mit der vollen Potentialdifferenz
des Knotens 216 am Gate gegen die zulässigen Potentiale von 2,5 Volt
des Sourcepols, Drainpols und Substrats.
-
Wenn
das Eingangssignal am Eingang 208 "hoch" ist,
ist ferner das Ausgangssignal aus dem NICHT-ODER-Gatter 226 niedrig
und daher ist der Transistor 223 "gesperrt". Die Spannungen vom Gate zum Sourcepol,
Drainpol oder Sourcepol in beiden Transistoren 222 und 223 liegen
wiederum innerhalb der zulässigen
Entwurfsgrenzen (z.B. 2,5 V).
-
Wenn
das an den Eingang 208 angelegte Eingangssignal "niedrig" ist, dann ist das
Ausgangssignal aus dem NICHT-UND 202 "hoch" und
der Transistor 210 ist "gesperrt". Daher ist der UP-Knoten 209 "hoch" und die Transistoren 217 und 218 sind "gesperrt". Ferner ist das
Ausgangssignal aus dem NICHT-UND 213 "hoch",
was den Transistor 215 "sperrt" und den Transistor 214 "durchsteuert". Der Transistor 218 ist
dann "durchgesteuert". Wiederum liegen
die zwischen dem Gate und dem Sourcepol, Drainpol oder Substrat
von einem der Transistoren 217 und 218 angelegten
Spannungen innerhalb der zulässigen
Spannungsgrenzen in der Einstellung mit niedriger Spannung (z.B.
VDDX=2,5 Volt).
-
Wenn
das Signal H2.5 am Eingang 205 "niedrig" gehalten wird, was anzeigt, dass sich
VDDX auf einer hohen Spannung (z.B. 3,3 Volt) befindet, ist der
Transistor 206 "gesperrt". Wenn der Dateneingangsknoten 208 dann "hoch" gehalten wird, ist
das Ausgangssignal des NICHT-UND 202 "niedrig", was den Transistor 210 durchsteuert
und den Knoten 209 mit dem PBIAS-Knoten 207 koppelt.
Ferner zieht der Pegelumsetzer 201 mit einem "niedrigen" Eingang auch den
Knoten 209 auf den Spannungspegel des PBIAS-Knotens 207 auf
niedrig. Bei einem stationären
hohen Eingang in das monostabile Kippglied 203 ist wiederum
das Ausgangssignal aus dem monostabilen Kippglied 203 "niedrig" und daher ist der
Transistor 219 "gesperrt". Ferner ist das
Ausgangssignal aus dem NICHT-UND 213, am Knoten 212, "hoch", was den Knoten 216 mit
dem Knoten 207 koppelt, indem der Transistor 214 "durchgesteuert" wird und der Transistor 215 "gesperrt" wird. Das Potential
am Knoten 207 ist durch die Stromquelle 220 und
die Spannungsquelle 221 festgelegt. Das Potential am Knoten 207 sollte
ungefähr
gleich der oder höher
als die Differenz der Spannung zwischen hohem VDDX und niedrigem
VDDX gesetzt werden, aber nicht so hoch, dass, wenn es an das Gate
eines Transistors angelegt wird, es vielmehr den Effekt von "hoch" als von "niedrig" hat. In einigen
Ausführungsbeispielen
kann die Spannung am Knoten 207 mit einem hohen VDDX bei
3,3 V und einem niedrigen VDDX bei 2,5 V auf etwa 0,8 Volt gesetzt
werden. In einigen Ausführungsbeispielen
kann die Stromquelle 220 deaktiviert werden, um den Leistungsverbrauch
zu verringern.
-
Wenn
der Knoten 208 "hoch" ist, wird der Knoten 209 durch
die Wirkung des Transistors 210 und des Ausgangssignals
aus dem Pegelumsetzer 201 auf das Potential des Knotens 207 auf
einen niedrigen Pegel gesetzt. Die Knoten 209 und 216 werden
daher auf dem Spannungspegel des Knotens 207 gehalten,
beispielsweise ungefähr
0,8 Volt. Die Gates der Transistoren 217 und 218 werden
dann auf die Spannung des PBIAS-Knotens 207 oder in diesem
Beispiel ungefähr
0,8 Volt gesetzt. Daher werden die Potentiale vom Gate zum Sourcepol,
Drainpol oder Substrat der Transistoren 217 und 218 innerhalb
der Grenzen der Spezifikation von 2,5 Volt der Grenzen für dünne Gateoxide
der Transistoren 217 und 218 gehalten. Ferner
schränkt
die verringerte Gateansteuerung, die an die Pull-up-Transistoren 217 und 218 angelegt
wird, die schnellere Reaktion ein, die durch die erhöhte Versorgung
VDDX=3,3 Volt erreicht werden kann. Ferner sind die Gatespannungen
für die
Transistoren 217 und 218 immer noch niedrig genug,
so dass die Transistoren 217 und 218 "durchgesteuert" werden.
-
Wie
vorstehend erörtert,
ist der Transistor 223 mit einem Eingangssignal, das "hoch" ist, "gesperrt". Die Gateansteuerungen
an den Pull-down-Transistoren 222 und 223 bleiben
auf der internen Kernspannung für
entweder 2,5 Volt oder 3,3 Volt an VDDX. Ferner liegen die Spannungen vom
Gate zum Sourcepol, Drainpol oder Substrat der Transistoren 222 und 223 innerhalb
der Entwurfsspezifikationen für
diese Dünnschichttransistoren.
-
Da
die Gates der Transistoren 222 und 223 mit den
internen Kernspannungen für
entweder 2,5 oder 3,3 Volt, die an VDDX angelegt werden, angesteuert
werden, werden die Ausgangsabfallzeiten für die Kontaktstelle 204 durch
die Differenzen von VDDX nicht erheblich beeinflusst. Die Ladungszeiten der
Kontaktstelle 204 bei einem Übergang des Eingangssignals
von "niedrig" auf "hoch" können jedoch dadurch
drastisch beeinflusst werden, ob eine hohe oder eine niedrige Spannung
an VDDX angelegt wird. Die Treiberschaltung 200 verbessert
die Aufladezeit für
VDDX mit hoher Spannung, so dass sich die Kontaktstelle 204 auf
eine "hohe" Spannung (d.h. VDDX)
in im Wesentlichen derselben Zeit auflädt, ob VDDX ein hoher Spannungspegel
(z.B. 3,3 V) oder ein niedriger Spannungspegel (z.B. 2,5 V) ist.
-
Wie
vorstehend erörtert,
sind mit einem Eingangssignal am Eingang 208, das auf "niedrig" gesetzt ist, die
Transistoren 217 und 218 beide gesperrt und die
Transistoren 222 und 223 sind "durchgesteuert". Wenn das Signal H2.5 auf "niedrig" gesetzt ist, liegt
der PBIAS-Knoten 207 auch auf einer Zwischenspannung (z.B.
0,8 V). Wenn das Eingangssignal von "niedrig" auf "hoch" überführt wird,
geht das Eingangssignal in das monostabile Kippglied 203 von "niedrig" auf "hoch" über, was bewirkt, dass das
monostabile Kippglied 203 mit einem einzelnen "hohen" Impuls mit kurzer
Dauer auslöst.
Der Transistor 219 wird dann vorübergehend "durchgesteuert" und PBIAS 207 wird auf die
Erdung entladen. Ferner geht der Knoten 212 von "niedrig" auf "hoch" über, so dass der Transistor 215 "gesperrt" wird und der Transistor 214 "durchgesteuert" wird. Ferner steuert
ein hoher Signaleingang in das monostabile Kippglied 203 den Transistor 210 an
der Kopplung des Knotens 209 mit dem Knoten 207 durch.
In der Zeit, die durch die Zeitkonstante im monostabilen Kippglied 203 festgelegt ist,
wird der Transistor 219 "gesperrt" und der PBIAS-Knoten wird auf den Zwischenpegel
(z.B. 0,8 V), der durch die Stromquelle 220 und die Spannungsquelle 221 festgelegt
wird, zurückgebracht.
Die Spannungen an den Knoten 209 und 216, die
nun die Transistoren 217 und 218 "durchsteuern", nehmen mit der
Zeit zu, so dass die Potentiale über
den Gateoxiden der Transistoren 217 und 218 die
Entwurfsparameter nicht überschreiten,
aber auch so, dass die Transistoren 217 und 218 schneller "durchgesteuert" werden als es ansonsten
der Fall wäre.
-
3 stellt
ein detailliertes Beispiel eines Ausführungsbeispiels der Treiberschaltung 200 gemäß einigen
Ausführungsbeispielen
der vorliegenden Erfindung dar. Wie in 3 gezeigt,
sind ausführliche
Beispiele des Pegelumsetzers 201 und des monostabilen Kippgliedes 203 gezeigt.
Ferner ist der Ausgangstreiberabschnitt für den Fall, in dem das Eingangssignal
am Eingang 208 "niedrig" ist, vorgesehen.
Das monostabile Kippglied 203 kann beispielsweise Inverter 301, 302 und 303 und
Kondensatoren 304 und 305 umfassen. Ferner kann
der Transistor 306 in Reihe mit dem Transistor 219 enthalten
sein, so dass, wenn das Ausgangssignal aus dem NICHT-UND 202 "hoch" ist, der Transistor 219 vom
PBIAS-Knoten 207 abgekoppelt wird. Daher ist der Transistor 219 nur
mit dem PBIAS-Knoten 207 gekoppelt, wenn das Eingangssignal
am Eingang 218 "hoch" ist. Beim Übergang
des Eingangssignals von "niedrig" auf "hoch" wird der Transistor 306 "durchgesteuert" und der Transistor 219 wird
durchgesteuert gehalten, wobei der PBIAS-Knoten 207 für eine Zeitdauer
geerdet wird, die durch das Entladen der Kondensatoren 304 und 305 bestimmt
ist.
-
Ferner
umfasst die Spannungsquelle 221 Transistoren 307 und 308.
Die Transistoren 307 und 308 erzeugen einen Widerstandsweg
zwischen dem PBIAS-Knoten 207 und
der Erdung. Die Stromquelle 220 umfasst Transistoren 309, 310, 311 und 312.
Der Transistor 310 ist "gesperrt", wenn H2.5 "hoch" ist, was eine Versorgung
von 2,5 V angibt. In dem in 3 gezeigten
Ausführungsbeispiel
ist die Stromquelle 220 daher nur eingeschaltet, wenn die
Spannungsversorgung VDDX auf der hohen Spannung (z.B. 3,3 V) liegt.
Wenn der Transistor 310 "durchgesteuert" ist, fließt ein Strom durch den Transistor 312 von
der Spannungsversorgung VDDX, was eine Spannung durch die Transistoren 307 und
308 am PBIAS-Knoten 207 erzeugt.
-
Der
Transistor 210 ist mit dem Transistor 313 ergänzt. Die
Transistoren 210 und 313 sind mit dem UP-Knoten 209 über die
Transistoren 315 bzw. 314 gekoppelt. Die Gates
der Transistoren 315 und 314 sind mit den Eingangssignalen
PUA bzw. PUB gekoppelt, die auf eine "hohe" interne
Spannung gesetzt sind.
-
Der
Pegelumsetzer 201 umfasst, wie in dem Ausführungsbeispiel
von 3 gezeigt, Transistoren 316, 317, 318, 319, 320, 321, 322, 323, 324 und 325. Zusammen
können
diese Transistoren als die zwei Inverter arbeiten, die in 2 als
Pegelumsetzer 201 gezeigt sind, wobei der "niedrige" des Ausgangsinverters
mit dem PBIAS-Knoten 207 gekoppelt ist. Ein Fachmann wird
erkennen, dass andere Strukturen für den Pegelumsetzer 201 implementiert
werden können.
Ein Sourcefolger-Pegelumsetzer kann beispielsweise auch als Pegelumsetzer 201 verwendet werden.
-
Ferner
ist in dem Ausführungsbeispiel
der Treiberschaltung 200, das in 3 gezeigt
ist, der Inverter 227 mit Transistoren 326, 327 und 328 gebildet,
und im Fall, dass das Eingangssignal in den Eingang 208 "niedrig" ist, wird das Gate
des Transistors 223 durch eine Kombination von Transistoren 328 und 329 auf
einen hohen Pegel gesetzt. Die Transistoren 328 und 329 sind
mit dem Gate der Transistoren 223 über die Transistoren 327 bzw. 330 gekoppelt.
Die Gates der Transistoren 327 und 330 werden durch
Eingangssignale PDA bzw. PDB angesteuert. Beide Eingangssignale
PDA und PDB sind "niedrig", wenn die Treiberschaltung 200 in
Betrieb ist.
-
4A stellt
eine vereinfachte Version von 3 in dem
Fall dar, in dem die Versorgungsspannung hoch ist (z.B. VDDX=3,3
V), und daher ist das Signal H2.5 am Eingang 205 "niedrig". Das Gate des Transistors 310 in
der Stromquelle 220 wird daher niedrig gehalten und der
Transistor 310 ist "durchgesteuert". Der Knoten 340 wird
dann auf eine Spannung vorgespannt, die durch die Diodenwirkungen der
Transistoren 309 und 311 und den Widerstand des "durchgesteuerten" Transistors 310 bestimmt
ist. Wie in 4A gezeigt, ist der Knoten 340 sowohl
mit dem Gate des Transistors 312 als auch dem Gate des
Transistors 320 gekoppelt.
-
Wie
dargestellt ist, sind beide Transistoren 324 und 317 "durchgesteuert", da der Transistor 225 ihre
Gates mit der internen Spannung koppelt. Ferner ist die Stromquelle 220 in
Betrieb, was den PBIAS-Knoten 207 auf eine niedrige Zwischenspannung
(z.B. 0,8 V, wie vorstehend beschrieben) treibt. Daher sind die
Transistoren 323, 321 und 318 "durchgesteuert", da ihre Gates auf
einen "niedrigen" Pegel gesetzt werden.
-
Wenn
das Signal ONAND, das das Ausgangssignal aus dem NICHT-UND-Gatter 202 ist, "hoch" ist, wird der Transistor 325 "durchgesteuert", was den Knoten 402 auf
die Erdung zieht. Der Transistor 316 ist daher "gesperrt" und der Knoten 403 wird
auch auf die Spannung des Knotens 402 gesetzt, die "niedrig" ist. Der Transistor 319 wird
daher durchgesteuert, was die Spannung VDDX, "hoch", mit
dem Knoten 209 koppelt. Ferner wird der Transistor 322 durch
die hohe Spannung an seinem Gate "gesperrt". Unter diesen Umständen wird der Knoten 403 auf
1,5 V gesetzt, die durch den PBIAS-Knoten 207 und den Transistor 321 festgelegt
wird. Daher wird die Entwurfsspezifikation des Transistors 319 nicht
verletzt.
-
Wenn
das Signal ONAND "niedrig" ist, ist jedoch
der Transistor 325 "gesperrt". Der Knoten 209 wird
durch die Transistoren 315 und 210 auf die Spannung
an PBIAS 207 getrieben. Daher ist der Transistor 322 "durchgesteuert", was den Knoten 402 in
Richtung von VDDX auf den hohen Pegel setzt. Wenn der Knoten 402 "hoch" ist, wird der Transistor 316 "durchgesteuert", was den Knoten 209 weiter
in Richtung des PBIAS-Knotens 207 treibt. Der Knoten 403 ist
auch "hoch" und daher ist der
Transistor 319 "gesperrt".
-
Der
Transistor 320 schützt
den Transistor 319 im Fall, dass der Knoten 403 auf
der hohen Versorgungsspannung VDDX gehalten wird. Der Transistor 320 wird "durchgesteuert", wenn die Spannung am
Knoten 403 die durch die Spannung am Knoten 340 festgelegte
Schwelle überschreitet.
Wenn der Transistor 320 "durchgesteuert" wird, wird der Knoten 403 in
Richtung von VDDX gesetzt, was sicherstellt, dass über das
Gateoxid des Transistors 319 angelegte Spannungen die Entwurfsgrenzen
des Transistors 319 nicht überschreiten.
-
4B stellt
die Treiberschaltung 200 unter der Bedingung mit drei Zuständen dar.
Die Bedingung mit drei Zuständen
tritt beim Übergang
des Eingangssignals in den Eingang 208 von "niedrig" auf "hoch" am Beginn des Aufladeprozesses
auf. Unter diesem Umstand sind die Transistoren 217 und 223 beide "gesperrt". Das ONAND-Signal
ist "hoch". Wenn der Knoten
H2.5 "hoch" ist, was angibt,
dass VDDX die niedrige Spannungsversorgung (z.B. 2,5 V) ist, wird
der PBIAS-Knoten 207 durch den Transistor 206 geerdet.
Der Transistor 214 "steuert
durch", was den
Knoten 216 auf die Erdung entlädt. Wenn der Knoten H2.5 "niedrig" ist, was angibt,
dass VDDX auf der hohen Spannung (z.B. 3,3 V) liegt, ist der Knoten 212 niedrig,
was den Transistor 215 "durchsteuert" und den Knoten 219 auf
die interne Spannung VDD auflädt,
wobei folglich die Gates der Transistoren 216 und 217 geschützt werden,
wenn die Kontaktstelle 204 auf die extern gesteuerte hohe
Versorgungsspannung (z.B. 3,3 V) aufgeladen wird.
-
Die 5A und 5B sind
wieder Vereinfachungen des Ausführungsbeispiels
der Treiberschaltung 200, das in 3 gezeigt
ist. Die 5A und 5B stellen
dar, dass die Entwurfsbegrenzungen von jedem der Transistoren mit
dünnem
Gateoxid, die die Treiberschaltung 200 bilden, erfüllt werden. 5A ist
eine Vereinfachung des in 3 gezeigten
Ausführungsbeispiels,
die die detaillierten Knotenspannungen im Pegelumsetzer 201 für die Beispielbedingungen
zeigt, dass VDDX die hohe Spannung von 3,3 V ist, die interne Kernspannung und
die niedrige Versorgungsspannung 2,5 V sind und das Signal ONAND
auf einem logisch "hohen" Pegel von 2,5 V
liegt. 5B ist eine Vereinfachung des
in 3 gezeigten Ausführungsbeispiels, die die detaillierten
Knotenspannungen im Pegelumsetzer 201 für die Beispielbedingungen zeigt,
dass VDDX die hohe Spannung von 3,3 V ist, die interne Kernspannung
und die niedrige Versorgungsspannung 2,5 V sind und das Signal ONAND
auf einem logisch "niedrigen" Pegel von 0 V liegt.
Wie durch die in den 5A und 5B gezeigten
Spannungen zu sehen ist, überschreitet
keine der Spannungen über den
Gateoxiden der Transistoren 2,5 V. In 5A ist die
Spannung über
dem Gateoxid des Transistors 325 beispielsweise 2,5 V,
die Spannung über
dem Gateoxid des Transistors 324 ist 2,5 V und die Spannung über dem
Gateoxid des Transistors 323 ist 0,85 V. Ebenso ist in 5B die
Spannung über
dem Gateoxid des Transistors 325 1,8 V und die Spannung über dem
Gateoxid des Transistors 324 ist etwa 0,8 V.
-
Die
Ausführungsbeispiele
des Pegelumsetzers 201 können daher an den Entwurfsspezifikationen
der Transistoren ungeachtet dessen festhalten, ob die hohe Spannungsversorgung
(z.B. 3,3 V) oder die niedrige Spannungsversorgung (z.B. 2,5 V)
verwendet wird. Ein Fachmann wird alternative Ausführungsbeispiele
des Pegelumsetzers 201 und der Treiberschaltung 200,
bei denen die in der Schaltung verwendeten Transistoren die Entwurfsspezifikation der
Dünnschichttransistoren
nicht überschreiten,
für den
Betrieb mit entweder der niedrigen Spannungsversorgung oder der
hohen Spannungsversorgung erkennen.
-
Die 6A und 6B stellen
vereinfachte Schaltungen dar, die dem Ausführungsbeispiel der Treiberschaltung 200,
das in 3 gezeigt ist, entsprechen. 6A stellt
eine vereinfachte Schaltung für
den Fall dar, in dem VDDX die niedrige Versorgungsspannung (z.B.
2,5 V) ist. 6B stellt eine vereinfachte
Schaltung für
den Fall dar, in dem VDDX die hohe Versorgungsspannung (z.B. 3,3
V) ist. Wie in 6A gezeigt, ist, wenn VDDX die
niedrige Versorgungsspannung ist, das Eingangssignal H2.5 am Knoten 205 "hoch". Daher ist der PBIAS-Knoten 207 über den
Transistor 206 geerdet. Ferner werden die Stromquelle 220 und
die Spannungsquelle 221 nicht verwendet. 6B stellt
die vereinfachte Schaltung für
den Fall dar, in dem das Eingangssignal H2.5 "niedrig" ist, was den Fall darstellt, in dem
VDDX die hohe Versorgungsspannung (z.B. 3,3 V) ist. In diesem Fall
ist gezeigt, dass die Stromquelle 220 und die Spannungsquelle 221 den
PBIAS-Knoten 207 auf einer Zwischenspannung (z.B. etwa
0,8 V) halten.
-
7 stellt
eine Beispiel-Ausgangsfreigabeschaltung dar, die in einem Ausführungsbeispiel
der erfindungsgemäßen Treiberschaltung 200 verwendet werden
kann. Wenn das Ausgangsfreigabesignal "hoch" ist,
hängen,
wie vorstehend erörtert,
das Ausgangssignal des NICHT-UND 202 und NICHT-ODER 226 vom
Eingangssignal am Eingang 208 ab. Wenn jedoch das Ausgangsfreigabesignal "niedrig" ist, ist ungeachtet
des an den Eingang 208 angelegten Eingangssignals das Ausgangssignal
aus dem NICHT-UND 202 "hoch" und das Ausgangssignal
aus dem NICHT-ODER-Gatter 226 ist "niedrig".
-
Andere
Ausführungsbeispiele
der Erfindung sind für
Fachleute aus der Betrachtung der Patentbeschreibung und der Ausführung der
hierin offenbarten Erfindung ersichtlich. Es ist vorgesehen, dass
die Patentbeschreibung und die Beispiele nur als beispielhaft betrachtet
werden, wobei ein wahrer Schutzbereich und Gedanke der Erfindung
durch die folgenden Ansprüche
angegeben wird.
-
Zusammenfassung
-
Gemäß der Erfindung
wird eine Treiberschaltung beschrieben, die ermöglicht, dass ein einzelner Prozess
für ein
dünnes
Gateoxid verwendet wird, wo ein Doppeloxidprozess normalerweise
erforderlich sein kann. Schaltungen, die nur Bauelemente mit dünnem Gateoxid
verwenden, werden als Entwurfsbasis für ein einzelnes Produkt mit
einem einzelnen Satz von Werkzeugausrüstung und Fertigungsprozess
verwendet, um innerhalb derselben Zeitsteuerspezifikationen für eine Kernspannungs-Ausgangsansteuerung
sowie für
eine höhere
Systemansteuerung zu arbeiten.