DE69531820T2

DE69531820T2 - Durchbruchschutzschaltung mit hochspannungsdetektierung

Info

Publication number: DE69531820T2
Application number: DE69531820T
Authority: DE
Inventors: Saroj Pathak; E. James PAYNE; A. Glen ROSENDALE
Original assignee: Atmel Corp
Current assignee: Atmel Corp
Priority date: 1994-01-13
Filing date: 1995-01-10
Publication date: 2004-07-15
Anticipated expiration: 2015-01-11
Also published as: KR970700395A; JP3577316B2; TW295718B; EP0740861A1; JPH09507728A; EP0740861B1; EP0740861A4; CN1139997A; KR100296197B1; WO1995019660A1; US5493244A; CN1088943C; DE69531820D1

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft im Allgemeinen Schaltungen für hohe Spannung und insbesondere gegen Durchbruch geschützte Schaltungen, die mit hohen Geschwindigkeiten und hohen Spannungen betreibbar sind.
Stand der Technik
Bei der Fertigung von integrierten Schaltungen unter Verwendung der Metalloxid-Halbleiter- (MOS) Verfahren werden Gateoxidschichten immer dünner, um weitere Steigerungen der Transistorleistung zu erzielen. Für einen gegebenen Satz von Anschlussspannungen ist der Drainstrom eines MOS-Transistors umgekehrt proportional zur Dicke des Gateoxids. Ein "Transistor mit dünnem Gate" kann eine Gateoxidschicht aufweisen, die weniger als 300 Å dick ist. Das Verringern der Länge der Transistorkanäle verbessert auch die Leistung einer integrierten Schaltung.
Eine Verringerung der Dicke der Gates einer integrierten Schaltung macht die Schaltung für einen gategestützten Übergangsdurchbruch anfälliger. Ein gategestützter Übergangsdurchbruch verursacht falsche Spannungspegel in einer Logikschaltung, eine hohe Verlustleistung und möglicherweise eine irreversible Beschädigung an den betroffenen Transistoren.
Viele nicht-flüchtigen Bauelemente, einschließlich EPROMs, EEPROMs, PLDs und FPGAs, erfordern einen Betrieb mit hohen Spannungen ohne Durchbruch. Eine hohe Spannung kann beispielsweise in einer Schreib- oder Löschoperation verwendet werden. Schaltungen, die einen Schutz gegen einen Durchbruch bei hohen Spannungen umfassen, sind bekannt. Solche Schaltungen sind im US-Pat. Nr. 4 161 663, Martinez, 4 689 504, Raghunathan et al., 4 845 381, Cuevas und 5 054 001, Guillot, beschrieben. Obwohl Schaltungen des Standes der Technik wie entworfen gut funktionieren, bestehen gewisse Nachteile. Einige Schaltungen erfordern beispielsweise nicht nur die herkömmliche Versorgungsspannung (V_cc) und die hohe Betriebsspannung (V_pp), sondern erfordern auch eine Zwischenspannung (V₁ und V₂). Ein weiterer Nachteil besteht darin, dass einige der bekannten Schaltungen auf das Umschalten zwischen v_pp und der Erdung an einem Ausgangsknoten oder das Umschalten zwischen V_pp und V_cc am Ausgangsknoten begrenzt sind. Schaltungen, die das Auswählen zwischen V_pp und der Erdung oder zwischen V_cc und der Erdung ermöglichen, sind typischerweise komplex. Die Komplexität verringert häufig die Geschwindigkeit der Schaltung.
WO 90/02405 A1 offenbart eine Transistordurchbruch-Schutzschaltung mit zwei gesteuerten Transistorwegen. Der durchgesteuerte/gesperrte Zustand der zwei Transistorwege wird durch zwei Gateleitungen gesteuert, die jeweils mit einem der Transistorwege verbunden sind. In Abhängigkeit von den Signalen, die an die zwei Gateleitungen angelegt werden, nehmen die zwei gesteuerten Transistorwege vier verschiedene Schaltzustände an. Die Signale auf den Gateleitungen werden durch ein Steuermittel bereitgestellt, das selbst durch Befehlsleitungen mit drei Zuständen gesteuert wird. Insgesamt erfordert die Steuerung der Zustände der zwei Transistorwege (Ausgangsansteuerung) ein Eingangssignal (IN) in die Gates der Wegtransistoren, Signale mit drei Zuständen, die in das Steuermittel eingegeben werden, und eine vorausgewählte Versorgungsspannung Vpp/Vdd sowie eine zusätzliche Leitung HVPP (und HVPN) für den Schutzmodus.
Es ist eine Aufgabe der vorliegenden Erfindung, eine Schaltung für hohe Spannung bereitzustellen, die die Verwendung von Transistoren mit hoher Geschwindigkeit und dünnem Gate, ohne die Schaltung für einen gategestützten Übergangsdurchbruch anfällig zu machen, und ohne Komplexität ermöglicht.
Die Erfindung ist in Anspruch 1 definiert. Spezielle Ausführungsbeispiele der Erfindung sind in den abhängigen Ansprüchen dargelegt.
Die obige Aufgabe wurde durch eine Schaltung gelöst, die einen Detektor für hohe Spannung verwendet, um erstens festzustellen, ob ein Eingangsknoten in einen gesteuerten Weg auf einer hohen positiven Versorgungsspannung (V_pp) oder einer niedrigen positiven Versorgungsspannung (V_cc) liegt, und um zweitens auf der Basis der Feststellung einen Durchbruchschutzmodus herzustellen. Der gesteuerte Weg umfasst eine Reihenschaltung von Source- und Drainelektroden eines Steuer-MOS-Transistors und eines Schutz-MOS-Transistors. Im Durchbruchschutzmodus begrenzt der Schutz-MOS-Transistor die Spannung über dem Steuer-MOS-Transistor. In einem Nicht-Schutz-Modus bleibt der Schutz-MOS-Transistor für den Schaltungsbetrieb durchlässig.
Der Detektor für hohe Spannung ist zum Überwachen der Spannung in den gesteuerten Weg angeschlossen. Die Überwachung kann direkt am Eingangsknoten in den gesteuerten Weg stattfinden. Alternativ kann die Überwachung indirekt sein, wie z. B. durch Feststellen, wann eine hohe Spannungsversorgung mit dem Eingangsknoten in elektrischer Verbindung steht. Wenn der Eingangsknoten auf VPP liegt, spannt der Detektor für hohe Spannung ein Gate des Schutz-MOS-Transistors derart vor, dass das Schalten des Steuer-MOS-Transistors in einen "gesperrten" Zustand verursacht, dass der Schutz-MOS-Transistor sperrt. Folglich wird der Spannungsabfall über dem Steuer-MOS-Transistor um die Differenz der Gatespannung und der Schwellenspannung des Schutz-MOS-Transistors verringert. In einem bevorzugten Ausführungsbeispiel ist die Gatespannung gleich V_cc, so dass kein Bedarf besteht, Zwischenspannungen zu erzeugen. Wenn V_cc gleich 5 Volt ist und die Schwellenspannung –1 Volt ist, wird die Spannung über dem Steuer-MOS-Transistor um 6 Volt verringert, was es weniger wahrscheinlich macht, dass der Transistor einen gategestützten Übergangsdurchbruch erleidet.
Wenn der Eingangsknoten in den gesteuerten Weg auf V_cc liegt, ist ein Durchbruchschutz nicht notwendig. Der Detektor für hohe Spannung stellt dann eine Gatespannung am Schutz-MOS-Transistor her, um den Transistor ungeachtet des Zustands des Steuer-MOS-Transistors in einem "durchgesteuerten" Zustand zu halten. Wenn beispielsweise beide der Transistoren im gesteuerten Weg p-Kanal-Transistoren sind, kann die Gatespannung auf 0 gesetzt werden, was eine Nicht-Schutz-Bedingung sicherstellt, die den Schutz-MOS-Transistor für den Schaltungsbetrieb durchlässig macht.
Die Gatespannung des Steuer-MOS-Transistors wird durch ein Eingangssignal festgelegt. Wenn beide der Transistoren im gesteuerten Weg p-Kanal-Transistoren sind, empfängt ein Generator für ein hohes Spannungssignal ein Eingangssignal und schaltet die Gatespannung zwischen V_pp und der Erdung um. Der gesteuerte Weg führt zu einem Schaltungsausgang und zu einem zweiten gesteuerten Weg mit einem zweiten Schutz-MOS-Transistor und einem zweiten Steuer-MOS-Transistor. Der zweite Steuer-MOS-Transistor ist an einem Sourcepol an das Erdpotential gelegt und weist ein Gate auf, das mit dem Gate des vorstehend beschriebenen Steuer-MOS-Transistors verbunden ist. Folglich wird die Gatespannung durch das Eingangssignal vorgegeben, aber wenn ein Steuer-MOS-Transistor ein n-Kanal-Bauelement ist und der andere ein p-Kanal-Bauelement ist, ist der durchgesteuerte/gesperrte Zustand von einem der zwei Steuertransistoren das Umgekehrte des anderen. Der Drainpol des zweiten Steuer-MOS-Transistors ist mit dem Sourcepol des zweiten Schutz-MOS-Transistors verbunden. Wenn die zwei Transistoren des zweiten gesteuerten Weges n-Kanal-Transistoren sind, kann die Gatespannung des zweiten Schutz-MOS-Transistors auf V_cc festgelegt werden. Bei dieser Gatespannung ist der Transistor für den Betrieb der Transistoren bei V_cc durchlässig, begrenzt jedoch die Spannung über dem zweiten Steuer-MOS-Transistor, wenn V_pp an die gesteuerten Wege angelegt wird.
Obwohl es nicht entscheidend ist, kann die Schaltung ein Inverter sein, wobei ein Eingangssignal das Ausgangssignal zwischen entweder VPP und dem Erdpotential oder V_cc und dem Erdpotential in Abhängigkeit von der zum Eingangsknoten der gesteuerten Wege gelieferten Spannung umschaltet.
Ein Vorteil der vorliegenden Erfindung besteht darin, dass die zwei Schutz-MOS-Transistoren ermöglichen, dass die Schaltung unter Verwendung von Transistoren mit dünnem Gate ausgebildet wird, ohne die Schaltung der Gefahr eines gategestützten Übergangsdurchbruchs auszusetzen. Dennoch haben die Schutz-MOS-Transistoren keine Auswirkung auf den Betrieb im V_cc-Modus und fügen selbst im V_pp-Modus minimale Komplexität hinzu. Der Detektor für hohe Spannung stellt die Durchlässigkeit der Schutzschaltung während des V_cc/Erdungs-Umschaltens sicher.
Kurzbeschreibung der Zeichnungen
1 ist ein schematisches Diagramm eines erläuternden Ausführungsbeispiels eines Inverters mit Durchbruchschutztransistoren.
2 ist ein schematisches Diagramm eines Ausführungsbeispiels eines Inverters mit Durchbruchschutztransistoren gemäß der vorliegenden Erfindung.
Mit Bezug auf 1 ist eine Versorgung 10 mit hoher Spannung als mit einem V_pp/V_cc-Schalter 12 verbunden gezeigt, um zwischen einer niedrigen positiven Spannung (V_cc) und einer hohen positiven Spannung (V_pp) an einem Versorgungsknoten 14 umzuschalten. Die Verbindung zwischen der Versorgung 10 und dem V_pp/V_cc-Schalter 12 kann durch internes Erden des Knotens 60 innerhalb der Versorgung 10 mit hoher Spannung selektiv unterbrochen werden und der V_pp/V_cc-Schalter 12 kann dazu ausgelegt sein, automatisch V_cc zum Versorgungsknoten 14 zu liefern, sobald eine solche Unterbrechung stattfindet. Wenn die Versorgung 10 in der Lage ist, zwischen V_cc und V_pp abzuwechseln, wird der V_pp/V_cc-Schalter 12 nicht verwendet.
Der Versorgungsknoten 14 ist ein Einlass in einen ersten gesteuerten Weg mit zwei p-Kanal-Transistoren 16 und 18. Der erste p-Kanal-Transistor 16 ist ein Steuer-MOS-Bauelement, während der zweite p-Kanal-Transistor dazu ausgelegt ist, als Schutz-MOS-Bauelement zu wirken. Ein Ausgang 20 schaltet zwischen entweder dem Erdpotential und V_cc oder dem Erdpotential und V_pp in Abhängigkeit von dem Spannungspegel am Versorgungsknoten 14 um. Ein Eingangssignal wird von einem Generator 24 für ein hohes Spannungssignal an einer Signalleitung 22 empfangen. Im bevorzugten Ausführungsbeispiel führt niedrig auf der Signalleitung 22 zum Erdpotential an einem Gateknoten 26, während hoch den Gateknoten auf V_pp erhöht. Der Gateknoten ist mit dem Gate 28 des ersten p-Kanal-Transistors 16 verbunden. Auf dem Erdpotential verursacht das Gate 28, dass sich der Transistor in einem "durchgesteuerten" Zustand befindet, da der Spannungspegel am Sourcepol 30 jenen des Gates übersteigt, ungeachtet dessen, ob sich V_cc oder V_pp am Versorgungsknoten 14 befindet. Logisch hoch auf der Signalleitung 22 liefert V_pp am Gate 28, was bewirkt, dass der Spannungspegel zumindest so groß ist wie jener des Sourcepols 30, wodurch der Transistor 16 in einen "gesperrten" Zustand geschaltet wird.
Ein Detektor 32 für hohe Spannung ist zum Überwachen der Spannung zum ersten p-Kanal-Transistor 16 angeschlossen. In der Schaltung von 1 wird die Überwachung indirekt durchgeführt, indem das Ausgangssignal der Versorgung 10 mit hoher Spannung festgestellt wird. Wenn festgestellt wird, dass die Spannung am Versorgungsknoten 14 V_cc ist, stellt der Detektor für hohe Spannung das Erdpotential an einem Schutzknoten 34 her. Der Schutzknoten ist mit einem Gate 36 des zweiten p-Kanal-Transistors 18 verbunden. Ein Übergangsknoten 38 befindet sich an der Verbindung des Drainpols 40 des ersten Transistors 16 und des Sourcepols 42 des zweiten Transistors 18. Wenn sich sowohl der erste als auch der zweite p-Kanal-Transistor in einem durchgesteuerten Zustand befinden, liegt die Ausgangsleitung 20 von einem Drainpol 44 des zweiten Transistors auf demselben Spannungspegel wie der Versorgungsknoten 14. Die zwei Transistoren bleiben durchgesteuert, solange das Gate 28 des ersten Transistors auf dem Erdpotential liegt.
Wenn der erste und der zweite p-Kanal-Transistor 16 und 18 durchgesteuert sind, ist zumindest einer eines ersten n-Kanal-Transistors 46 und eines zweiten n-Kanal-Transistors 48 gesperrt. Aufgrund der Differenz zwischen dem n-Kanal- und dem p-Kanal-Transistor steuert das Erdpotential am Gateknoten 26 den p-Kanal-Transistor 16 durch und sperrt den n-Kanal-Transistor 48. Das Umgekehrte gilt auch. Das heißt, wenn der erste p-Kanal-Transistor 16 durch v_pp am Gate 28 gesperrt wird, wird der zweite n-Kanal-Transistor 48 durchgesteuert. V_pp am Gate 50 stellt einen Weg vom Drainpol 52 zum Sourcepol 54 des Transistors 48 her. Das Gate 56 des ersten n-Kanal-Transistors 46 liegt auf V_cc fest, wodurch eine Bedingung festgelegt wird, unter der der Transistor 46 durchgesteuert bleibt, solange die Spannung am Drainpol 58 die Spannung am Gate 56 nicht übersteigt.
Im Betrieb gibt es vier mögliche Kombinationen von Spannungspegeln zum Feststellen der durchgesteuerten/gesperrten Zustände der p-Kanal-Transistoren 16 und 18 und der n-Kanal-Transistoren 46 und 48. In der ersten dieser Kombinationen legt die Versorgung 10 mit hoher Spannung ein Potential entlang der Leitung 60 an den V_pp/V_cc-Schalter 12 derart an, dass sich V_cc am Versorgungsknoten 14 befindet. Der Detektor 32 für hohe Spannung ist mittels der Leitung 62 mit der Versorgung 10 verbunden. Eine Einstellung der Versorgung 10 mit niedriger Spannung oder ohne Spannung führt dazu, dass der Detektor das Erdpotential am Schutzknoten 34 vorsieht. Der Generator 24 für ein hohes Spannungssignal schaltet zwischen der Erdung und V_pp in Abhängigkeit vom Eingangssignal auf der Signalleitung 22 um. V_pp wird durch Verbinden mit der Versorgung 10 für hohe Spannung über die Leitung 64 erhalten, was die V_pp-Verbindung mit dem Generator 24 für ein hohes Spannungssignal von der Spannung auf der Leitung 60 unabhängig macht. Wenn der Versorgungsknoten 14 auf V_cc und der Gateknoten 26 auf der Erdung liegt, befindet sich der erste p-Kanal-Transistor 16 in einem durchgesteuerten Zustand und der zweite n-Kanal-Transistor 48 befindet sich in einem gesperrten Zustand. Beide der p-Kanal-Transistoren 16 und 18 weisen das Erdpotential an den Gates 28 und 36 auf, so dass die Ausgangsleitung 20 auf V_cc liegt.
In einer zweiten der vier möglichen Kombinationen bleibt der Versorgungsknoten 14 auf V_cc, aber das Eingangssignal entlang der Signalleitung 22 liegt auf logisch hoch. Der Generator 24 liefert dann V_pp am Gateknoten 26, was bewirkt, dass der erste p-Kanal-Transistor 16 sperrt und der zweite n-Kanal-Transistor 48 durchsteuert. Der gesteuerte Weg von der Ausgangsleitung 20 zur Erdung am Sourcepol 54 des zweiten n-Kanal-Transistors zieht die Ausgangsleitung auf Erdung. Folglich wirkt die Schaltung von 1 als Inverter.
Wenn der Versorgungsknoten 14 auf V_cc liegt, sind der zweite p-Kanal-Transistor 18 und der erste n-Kanal-Transistor 46 für den Schaltungsbetrieb durchlässig. Das heißt, beide Transistoren bleiben in einem durchgesteuerten Zustand, während der erste p-Kanal-Transistor 16 und der zweite n-Kanal-Transistor 48 durch Verändern des Potentials an den zwei Gates 28 und 50 durchgesteuert und gesperrt werden. Der Detektor 32 für hohe Spannung legt eine Nicht-Schutz-Bedingung für den zweiten p-Kanal-Transistor 18 fest, indem das Gate 36 auf der Erdung gehalten wird.
In der dritten Kombination der Versorgungsspannung und des Eingangssignalpegels wird die Versorgung 10 mit hoher Spannung umgeschaltet, um am Versorgungsknoten 14 V_pp herzustellen, und das Eingangssignal auf der Signalleitung 22 liegt auf logisch niedrig. In diesem Modus liegt das Gate 28 des ersten p-Kanal-Transistors 16 auf 0 Volt und der Transistor ist durchgesteuert. Im Gegensatz dazu sperren die 0 Volt am Gate 50 des zweiten n-Kanal-Transistors 48 den Transistor, so dass ein Erdungsweg von der Ausgangsleitung 20 gesperrt wird. Wenn die Versorgung 10 mit hoher Spannung auf einem hohen Pegel liegt, liefert der Detektor 32 V_cc zum Gate 36 des zweiten p-Kanal-Transistors 18. Die V_cc am Gate 36 wird von V_pp vom Versorgungsknoten 14 überschritten und der Transistor 18 bleibt durchgesteuert, um zu ermöglichen, dass die Ausgangsleitung 20 auf den Pegel des Versorgungsknotens 14, d. h. V_pp, hochgezogen wird.
In der letzten der vier Kombinationen bleibt die Versorgung 10 auf einer hohen Spannung, aber die Signalleitung 22 wird auf logisch hoch umgeschaltet. Unter dieser Bedingung schaltet das Gate 28 des ersten p-Kanal-Transistors 16 auf V_pp, was dem Pegel am Versorgungsknoten 14 entspricht. Daher wird der erste p-Kanal-Transistor gesperrt. Gleichzeitig steuert V_pp am Gate 50 des zweiten n-Kanal-Transistors 48 den Transistor durch, was einen Erdungsweg zur Ausgangsleitung 20 herstellt.
Wie vorstehend beschrieben, wird der Logikpegel an der Signalleitung 22 umgekehrt und verursacht, dass die Ausgangsleitung 20 zwischen entweder 0 Volt und V_cc oder 0 Volt und V_pp in Abhängigkeit von dem Potential am Versorgungsknoten 14 umschaltet. Jeder der Transistoren 16, 18, 46 und 48 ist ein Transistor mit dünnem Gate, so dass der Inverter mit hohen Geschwindigkeiten arbeiten kann. Wenn V_cc am Versorgungsknoten 14 liegt, sind die Transistoren mit dünnem Gate nicht für einen gategestützten Übergangsdurchbruch anfällig. V_pp übersteigt jedoch die Durchbruchspannung der Transistoren. Der zweite p-Kanal-Transistor 18 und der erste n-Kanal-Transistor 46 sind in der Schaltung enthalten, um eine Beschädigung an den anderen zwei Transistoren 16 und 48 zu verhindern. Wenn der zweite n-Kanal-Transistor 48 gesperrt ist, verhindert der erste n-Kanal-Transistor 46, dass die volle V_pp den ersten n-Kanal-Transistor erreicht. Dies liegt daran, dass, wenn der Übergang des Sourcepols 66 des ersten Transistors 46 mit dem Drainpol 52 des zweiten Transistors 48 ein Potential erreicht, das gleich der Potentialdifferenz zwischen dem Gate 56 und der Schwellenspannung der Transistoren ist, der erste Transistor 46 gesperrt wird und keine weitere Spannungszunahme den Drainpol 52 des zweiten Transistors 48 erreicht. In dem vorstehend beschriebenen Ausführungsbeispiel liegt die Gatespannung 56 auf der V_cc-Spannung von 5 V und die Schwellenspannung kann ungefähr 1 V betragen, so dass die Spannung über dem Drainpol 52 und dem Sourcepol 54 des zweiten Transistors 48 auf 4 V begrenzt wird. Diese Spannungen sind jedoch für die Erfindung nicht kritisch.
Wenn der Gateknoten 26 durch logisch hoch auf der Signalleitung 22 auf einen Pegel von V_pp gebracht wird, steuern die zwei n-Kanal-Transistoren 46 und 48 durch. Gleichzeitig wird der erste p-Kanal-Transistor 16 gesperrt. Der zweite p-Kanal-Transistor 18 wird auch gesperrt, da der Pegel am Übergangsknoten 38 auf eine Spannung gleich der Gatespannung bei 36 minus der Schwellenspannung der p-Kanal-Transistoren 16 und 18 abfällt. Da die zwei Transistoren 16 und 18 beide gesperrt sind, senkt der Steuertransistor 16 nicht den gesamten V_pp-Pegel.
Der Detektor 32 für hohe Spannung stellt fest, ob der erste gesteuerte Weg vom Versorgungsknoten 14 zur Ausgangsleitung 20 mit V_cc oder V_pp betreibbar ist. Der Detektor legt dann gemäß der Feststellung eine Schutzbedingung oder eine Nicht-Schutz-Bedingung am zweiten p-Kanal-Transistor 18 fest. Derselbe Schutz kann für MOS-Transistoren mit dünnem Gate innerhalb des Generators 24 für ein hohes Spannungssignal erzielt werden. Die Leitung 68 ist enthalten, um ein Signal zu den Schutz-MOS-Transistoren, die nicht gezeigt sind, innerhalb der Schaltung des Generators 24 zu liefern.
Mit Bezug auf 2 ist eine zweite Inverterschaltung 70 als mit denselben Elementen wie 1, jedoch in einer anderen Anordnung gezeigt. Eine Versorgung 72 mit hoher Spannung, die in der Lage ist, intern zwischen V_pp und der Erdung umzuschalten, ist mit dem V_pp/V_cc-Schalter 74 verbunden, um an einem Versorgungsknoten 76 in derselben Weise wie der V_pp/V_cc-Schalter 12 von 1 entweder V_cc oder V_pp zu liefern. Ein erster gesteuerter Weg für die Schaltung umfasst einen Steuer-p-Kanal-Transistor 78 und einen Schutz-p-Kanal-Transistor 80. Wenn jeder der p-Kanal-Transistoren durchgesteuert ist, liegt eine Ausgangsleitung 82 auf demselben Pegel wie der Versorgungsknoten 76. Ein zweiter gesteuerter Weg umfasst einen Steuer-n-Kanal-Transistor 84 und einen Schutz-n-Kanal-Transistor 86. Da die Gates 88 und 90 der Steuertransistoren 78 und 84 verbunden sind, wird jedes Mal, wenn die Schaltung 70 Leistung empfängt, ein gesteuerter Weg elektrisch geöffnet und der andere wird elektrisch kurzgeschlossen.
Ein Detektor 92 für hohe Spannung ist direkt zum Überwachen des Spannungspegels am Versorgungsknoten 76 angeschlossen. V_cc am Versorgungsknoten verursacht, dass der Detektor eine Nicht-Schutz-Bedingung festlegt, unter der ein Gate 94 des Schutz-p-Kanal-Transistors 80 auf der Erdung liegt. V_PP am Versorgungsknoten 76 erhöht den Pegel des Gates 94 auf V_cc, wodurch eine Schutzbedingung festgelegt wird.
Ein Gate 96 des Schutz-n-Kanal-Transistors 86 liegt auf V_cc fest. Somit bleibt der Schutz-n-Kanal-Transistor 86 für den Betrieb der Schaltung 70 durchlässig, wenn die Kombination aus gesperrtem Steuer-n-Kanal-Transistor 84 und einer hohen Spannung auf der Ausgangsleitung 82 fehlt. Die Gates 88 und 90 der Steuertransistoren 78 und 84 sind jeweils mit einem Steuersignalbauelement 98 verbunden. Das Bauelement kann in derselben Weise arbeiten wie der Signalgenerator von 1, aber dies ist nicht entscheidend. Das Bauelement empfängt ein Eingangssignal vom V_pp/V_cc-Schalter 74. Wahlweise kann der Pegel auf einer Eingangsleitung 100 die Gates 88 und 90 mit dem Versorgungsknoten 76 verbinden und von diesem trennen. Somit werden die Gates 88 und 90 im V_cc-Betrieb durch eine Änderung des Logikpegels auf der Signalleitung 100 zwischen V_cc und der Erdung umgeschaltet. Im V_pp-Betrieb legt der Logikpegel auf der Signaleingangsleitung 100 fest, ob die Gates 88 und 90 auf dem Erdpotential oder auf V_pp liegen.
Die Transistoren 78, 80, 84 und 86 arbeiten in derselben Weise, wie mit Bezug auf 1 beschrieben. Wenn der Steuer-p-Kanal-Transistor 78 gesperrt ist und der Versorgungsknoten 76 auf V_pP liegt, sperrt der Schutz-p-Kanal-Transistor 80, was verhindert, dass der Steuer-p-Kanal-Transistor die volle Spannung über sich aufweist. Der Übergang der zwei p-Kanal-Transistoren fällt nicht unterhalb die Gatespannung bei 94 minus der Schwellenspannung des Transistors. In gleicher Weise begrenzt der Schutz-n-Kanal-Transistor 86 die Spannung über dem Steuer-n-Kanal-Transistor 84.
Obwohl die Verwendung eines Detektors für hohe Spannung zum Festlegen von Schutz- und Nicht-Schutz-Bedingungen für einen Schutztransistor als mit einem p-Kanal-Transistor in einer Inverterschaltung verwendet beschrieben und dargestellt wurde, ist dies nicht entscheidend. Die Kombination eines Steuertransistors und eines Schutztransistors und eines Detektors für hohe Spannung kann ebenso in anderen Schaltungen verwendet werden.

Claims

Schaltung für hohe Spannung mit: einem Leistungsempfangsknoten (76); einem Ausgangsknoten; einem ersten Schaltmittel (74) zum selektiven Liefern einer von einer ersten Versorgungsspannung und einer zweiten Versorgungsspannung zum Leistungsempfangsknoten (76), wobei die erste Versorgungsspannung einen größeren Betrag aufweist als die zweite Versorgungsspannung; einem gesteuerten Weg, der zwischen den Leistungsempfangsknoten und den Ausgangsknoten gekoppelt ist, wobei der Steuerweg einen Steuer-MOS-Transistor (78) und einen Schutz-MOS-Transistor (80) enthält, die zwischen dem Leistungsempfangsknoten und dem Ausgangsknoten in Reihe geschaltet sind, wobei der Steuer-MOS-Transistor (78) und der Schutz-MOS-Transistor (80) jeweils einen Sourcepol, einen Drainpol und ein Gate (88, 94) aufweisen, wobei der Sourcepol des Steuer-MOS-Transistors (78) mit dem Leistungsempfangsknoten (76) gekoppelt ist und der Drainpol des Schutz-MOS-Transistors (80) mit dem Ausgangsknoten gekoppelt ist; einem Steuersignalmittel (98) zum selektiven Anlegen einer von einer ersten Steuerspannung und einer zweiten Steuerspannung an das Gate (88) des Steuer-MOS-Transistors (78), wobei die erste Steuerspannung zum Durchsteuern des Steuer-MOS-Transistors (78) wirksam ist, wobei die zweite Steuerspannung zum Sperren des Steuer-MOS-Transistors (78) wirksam ist und einen Betrag aufweist, der zumindest so groß ist wie die an den Leistungsempfangsknoten (76) gelieferte Spannung; einem zweiten Schaltmittel (92), das auf das erste Schaltmittel (74) reagiert und mit dem Gate des Schutz-MOS-Transistors (80) verbunden ist, wobei das zweite Schaltmittel (92) zum Liefern einer ersten vorbestimmten Spannung als Reaktion darauf, dass die erste Versorgungsspannung zum Leistungsempfangsknoten (76) geliefert wird, wirksam ist und zum Liefern einer zweiten vorbestimmten Spannung als Reaktion darauf, dass die zweite Versorgungsspannung zum Leistungsempfangsknoten geliefert wird, wirksam ist, wobei die erste vorbestimmte Spannung einen kleineren Betrag aufweist als die erste Versorgungsspannung und zum Herstellen einer Schutzbedingung wirksam ist, wenn der Steuertransistor (78) gesperrt ist, wobei die Schutzbedingung eine ist, bei der der Sourcepol (42) des Schutztransistors (80) auf einem Spannungspotential gehalten wird, das zur Spannung der ersten vorbestimmten Spannung, reduziert um die Schwellenspannung des Schutztransistors (80), im Wesentlichen ähnlich ist, wobei die zweite vorbestimmte Spannung einen Betrag aufweist, der kleiner ist als die zweite Versorgungsspannung, und zum Herstellen einer Nicht-Schutz-Bedingung wirksam ist.
Schaltung für hohe Spannung nach Anspruch 1, wobei der Steuer-MOS-Transistor (78) und der Schutz-MOS-Transistor (80) beide eine Durchbruchspannung zwischen der ersten Versorgungsspannung und der zweiten Versorgungsspannung aufweisen.
Schaltung für hohe Spannung nach Anspruch 1, welche ferner einen zweiten gesteuerten Weg vom Ausgangsknoten zu einem Bezugsleistungs-Verbindungsbus mit einem Spannungsbetrag, der kleiner ist als die zweite Versorgungsspannung, umfasst, wobei der zweite gesteuerte Weg einen zweiten Schutz-MOS-Transistor (84) und einen zweiten Steuer-MOS-Transistor (86) enthält, die in Reihe geschaltet sind, wobei der zweite Steuer-MOS-Transistor (84) einen Sourcepol, der mit dem Bezugsleistungs-Verbindungsbus gekoppelt ist, aufweist und ein Gate (90) aufweist, das mit dem Steuersignalmittel (98) gekoppelt ist, um in einen durchgesteuerten/gesperrten Zustand zu schalten, der zu jenem des Steuer-MOS-Transistors (78) des ersten gesteuerten Weges entgegengesetzt ist, wobei der zweite Schutz-MOS-Transistor (86) eine Gateelektrode (96) aufweist, die direkt mit einer festen Spannungsquelle (Vcc) verbunden ist, um eine Schutzbedingung herzustellen, bei der die Spannung über dem zweiten Steuer-MOS-Transistor in einem gesperrten Zustand auf der festen Spannung minus einer Schwellenspannung des zweiten Schutz-MOS-Transistors (86) gehalten wird.
Schaltung für hohe Spannung nach Anspruch 3, wobei das Steuersignalmittel (98) einen Signalgenerator für hohe Spannung umfasst, der zum Empfangen eines Steuereingangssignals angeschlossen ist, welches selektiv zwischen einem hohen und einem niedrigen Logikzustand umschaltet, wobei der Signalgenerator (98) für hohe Spannung zum Verstärken des Spannungspegels der zweiten Steuerspannung am Gate des Steuer-MOS-Transistors (78) bis auf einen Wert, der der ersten Versorgungsspannung im Wesentlichen ähnlich ist, wirksam ist.
Schaltung für hohe Spannung nach Anspruch 1, wobei der Steuer-MOS-Transistor (78) und der Schutz-MOS-Transistor (80) beide p-Kanal-Transistoren sind und der Betrag der ersten Versorgungsspannung (Vpp) mindestens zweimal so hoch ist wie die zweite Versorgungsspannung (Vcc); das Steuersignalmittel (98) ferner zum Umschalten zwischen einer positiven Spannung und einem Erdpotential wirksam ist, um den ersten Steuer-MOS-Transistor (78) zu sperren bzw. durchzusteuern; das zweite Schaltmittel (92) zum Liefern und Anlegen von Vcc als erste vorbestimmte Spannung, wenn das erste Schaltmittel Vpp liefert, und zum Anlegen des Erdpotentials als zweite vorbestimmte Spannung, wenn das erste Schaltmittel Vcc liefert, wirksam ist.
Schaltung nach Anspruch 5, wobei das zweite Schaltmittel (92) einen Detektor für hohe Spannung umfasst, der zum Überwachen einer Quelle für hohe Spannung für das erste Schaltmittel angeschlossen ist.
Schaltung nach Anspruch 5, welche ferner einen ersten und einen zweiten n-Kanal-Transistor (86, 84) umfasst, wobei der Ausgangsknoten an dem Drainpol des zweiten p-Kanal-Transistors (80) liegt, wobei der erste und der zweite n-Kanal-Transistor (78, 80) in Reihe geschaltet sind, um einen Weg vom Ausgangsknoten zum Erdpotential zu bilden, wobei der erste n-Kanal-Transistor (86) ein Gate aufweist, das so angeschlossen ist, dass es auf Vcc festliegt, wobei der zweite n-Kanal-Transistor (84) mit dem Steuersignalmittel (98) verbunden ist.
Schaltung nach Anspruch 7, wobei das Gate des p-Kanal-Steuer-MOS-Transistors (78) mit dem Gate (90) des zweiten n-Kanal-Transistors (84) verbunden ist.
Schaltung nach Anspruch 7, wobei die positive Spannung, die vom Steuersignalmittel (98) erzeugt wird, einen wert von Vpp aufweist.
Schaltung nach Anspruch 5, wobei das Steuersignalmittel (98) einen Signaleingang und einen Generator zum Verstärken eines positiven Potentialpegels eines Signals an dem Signaleingang umfasst, wobei der verstärkte Potentialpegel einen Wert von Vpp aufweist.
Schaltung nach Anspruch 5, wobei der erste und der zweite p-Kanal-Transistor (78, 80) ein MOS-Transistor mit dünnem Gate sind.