DE3424765A1

DE3424765A1 - Integrierter mikrocomputer mit nichtfluechtigem ram-speicher

Info

Publication number: DE3424765A1
Application number: DE19843424765
Authority: DE
Inventors: Roberto Ancona Finaurini; Maurizio Barlassina Mailand Gaibotti; Paolo Monza Mailand Rosini
Original assignee: ATES Componenti Elettronici SpA; SGS ATES Componenti Elettronici SpA
Current assignee: STMicroelectronics SRL
Priority date: 1983-08-04
Filing date: 1984-07-05
Publication date: 1985-02-14
Anticipated expiration: 2004-07-06
Also published as: GB2144891B; DE3424765C2; GB8417635D0; FR2550361B1; US4638465A; JPS6055596A; JPH0715797B2; FR2550361A1; IT1215224B; IT8322415A0; GB2144891A

Description

Integrierter Mikrocomputer mit nichtflüchtigem RAM-Speicher

BESCHREIBUNG

Die Erfindung betrifft einen integrierten Mikrocomputer mit nichtflüchtigem RAM-Speicher.

Integrierte Mikrocomputer weisen im allgemeinen eine Zentraleinheit (CPU), einen Nur-Lesespeieher (ROM), einen Direktzugriffsspeicher (RAM) und mehrere andere mehr oder weniger wahlweise Funktionen, wie beispielsweise Eingangs-/Ausgangselemente, auf.

Für einige Anwendungsfälle, bei denen ein Mikrocomputer als Verarbeitungs- und/oder Steuereinheit benutzt wird, ist es notwendig, die Möglichkeit vorzusehen, einige gespeicherte Information aufrecht zu erhalten, wenn aus verschiedenen Gründen oder Notwendigkeiten die Stromversorgung ausfällt.

Zu diesem Zweck wurden in letzter Zeit in dem Mikrocomputer einige nichtflüchtige Speicherelemente, sogenannte EEPROMs (electrically erasable programmable read-only memory), eingesetzt, welche bestimmt sind zum Speichern der aufrecht zu erhaltenden Information.

Die Benutzung von nichtflüchtigen Speichern vom EEPROM-Typ führt jedoch zu einigen wesentlichen Beschränkungen.

a) Bei jedem Speichern von neuen Daten ist es notwendig, daß

der Mikrocomputer eine bestimmte Folge von Operationen ausführt zum Bewirken der Speicherung. Solche Operationen benötigen eine bestimmte Ausführungszeit (typisch ungefähr 10 ms), wodurch die Geschwindigkeit begrenzt wird. Aus diesem Grunde muß der Mikrocomputer die Ausführung seines Befehlsprogramms langsamer durchführen und es ist ebenso nur möglich, in einer bestimmten Zeit nur eine bestimmte Informationsmenge zu speichern.

b) Da die nichtflüchtigen Speicherzellen nur eine begrenzte Zahl von Umsteuer-Zyklen ihres elektrischen Zustands (beispielsweise 10.000 Zyklen) ausführen können, bewirkt die Speicherung von Daten in den oben erwähnten Speicherzellen, falls sie während der normalen Ausführung des Programms stattfindet, d.h. ehe die durch die Stromzuführungsunterbrechung bewirkte Notwendigkeit auftritt, eine unerwünschte Alterung des Speichers.

c) Falls andererseits die von dem Mikrocomputer verarbeitete Information in dem nichtflüchtigen Speicher nur zum Zeitpunkt des Abschaltens gespeichert wird, um eine Geschwindigkeitsreduzierung des Mikrocomputers während des Normalbetriebs zu verhindern und gleichzeitig das Altern der Speicherzellen zu begrenzen, indem der elektrische Zustand nur dann geändert wird, wenn es notwendig ist, um die Information zu retten, dann ist es notwendig, den Ausfalls der Speisung zu erfassen und andererseits die Speisung mittels kapazitiver Elemente zu unterstützen für die zur Speicherung notwendige Zeit, d.h. für eine Zeit, die um so langer ist, je größer die Menge der zu speichernden Information ist. Dies führt zu größeren Kosten und beträchtlicher Komplizierung der Speisungsschaltung. Außerdem ist es immer notwendig, im Programm eine besondere

Operationsfolge vorzusehen.

Aufgabe der vorliegenden Erfindung ist es, einen integrierten Mikrocomputer vorzustellen, bei dem geeignete nichtflüchtige Speicherelemente die Speicherung von Information im Falle einer Speisungsabschaltung (oder entsprechend einem Signal
anderen Ursprungs) möglich machen ohne die oben erwähnten
Nachteile der vorhandenen Technologien.

Diese Aufgabe wird erfindungsgemäß durch einen integrierten Mikrocomputer gelöst, der dadurch gekennzeichnet ist, daß in teilweiser oder totaler Substitution des gewöhnlichen RAM die integrierte Struktur einen nichtflüchtigen RAM-Speicher mit Steuer- und Spannungsvervielfacherschaltung aufweist, wobei das nichtflüchtige RAM durch eine Matrix von nichtflüchtigen RAM-Zellen gebildet ist, die automatisch im Speicherzustand verfügbar sind zu dem Zeitpunkt des Abschaltens einer Speisung (oder auch entsprechende Signale).

Es ist leicht einzusehen, daß die Zufügung des nichtflüchtigen RAM-Speichers mit automatischer Antwort auf die Abschaltung der Speisung den Mikrocomputer in seiner normalen physischen Struktur hält und die normale Programmentwicklung
beibehalten wird, wodurch auch Zyklusverlangsamungen und
frühe Alterung der nichtflüchtigen Zellen vermieden werden. Gleichzeitig wird eine sofortige und automatische Speicherung von Daten wenn nötig sichergestellt. Praktisch bleibt alles ungeändert mit der Möglichkeit, die Information aufrecht zu erhalten im Falle eines Abschaltens der Speisung (oder bei
einem anderen Ereignis mit ähnlicher Wirkung).

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben

sich aus der Beschreibung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigen:

Fig. 1 in allgemeiner und vereinfachter Darstellung einen erfindungsgemäßen Mikrocomputer;

Fig. 2 zusätzliche Details des in dem oben erwähnten Mikrocomputer enthaltenen nichtflüchtigen RAM-Speichers und der jeweiligen Steuer- und Spannungsvervielfachungsschaltungen;

und

Fig. 3 Schaltungsdetails eines Beispiels einer in dem oben erwähnten nichtflüchtigen RAM-Speicher enthaltenen nichtflüchtigen Speicherzelle.

In Fig.l werden in einer monolithisch integrierten Struktur

50, die symbolisch in zwei Teile 50a und 50b unterteilt ist, zum Identifizieren des Standes der Technik und der Neuerung

die wesentlichen Teile des erfindungsgemäßen Mikrocomputers gezeigt.

Wie beim Stand der Technik weist er eine Zentraleinheit (CPU)

51, einen Nur-Lesespeicher (ROM) 52 und einen Direktzugriffsspeicher (RAM) 53 und weitere verschiedene Schaltungen und Funktionen, die hier nicht im Detail beschrieben werden sollen, auf.

Erfindungsgemäß wird andererseits gegenüber dem Stand der Technik ein nichtflüchtiger RAM-Spei^cher 54 mit zugehörigen Steuerungs- und Spannungsvervielfacherschaltungen 55 zugefügt, aus denen eine hohe Spannung H erhalten werden kann, welche zum Aufladen eines kapazitiven Elements, das im Falle

eines Ausfalls die Speisung vorübergehend aufrechterhalten kann, benutzt werden kann. Eine durch ein äußeres Signal R gesteuerte Reset-Logik 56 ist mit den Schaltungen 55 und der Zentraleinheit 51 verbunden, um gemäß dem Signal R ihre Betätigung zu bewirken.

Weitere Details der durch das nichtflüchtige RAM 54, die Vervielfachungs- und Steuerschaltungen 55 und die Reset-Logik

56 gebildeten zusätzlichen Anordnungen sind in Fig. 2 dargestellt, in der das RAM 54 noch allgemein dargestellt ist, aber bestehend aus einer Matrix von nichtflüchtigen RAM-Zellen

57 zusammengesetzt .vorgestellt werden kann, an die die CPU 51 Adressensignale sendet und Datensignale durch jeweilige Leitungen in sogenannten Bussen 58 und 59 sendet (oder empfängt). Eine beispielhafte Ausführungsform der oben beschriebenen Zellen wird später unter Bezug auf Fig. 3 beschrieben.

Die Vervielfachungs- und Steuerschaltungen 55 weisen zwei Schalter 60 und 61 auf, welche bei normalen Betriebszuständen den Zellen 57 des Speichers 54 Speisespannungen V und V ,

cc pp

jeweils 5 V und 20 V, zuführen zum normalen Betrieb derselben Zellen als RAM-Speicherelemente vom bistabilen Typ. Gesteuert von der Logik 56 können diese Schalter jedoch die Spannungen modifizieren, d.h. sie jeweils auf 20 V und 0 V bringen, zum Speichern von Daten in den Zellen des RAM 54 zum Zeitpunkt des Ausfalls der Speisung. t)er Schalter 60 wirkt mit einem von der Logik 56 gesteuerten Spannungsvervielfacher 62 und mit einem Spannungsregler und einem Anstiegsratenbegrenzer 63, der seinerseits von einem Spannungsvervielfacher 64, von dem das Signal H auch erhalten werden kann, gespeist wird und von der Logik 56 gesteuert wird, zusammen zur BiI-

dung des erwünschten Wertes von V . Der Schalter 61 arbeitet seinerseits mit einem Spannungsregler 65 zusammen, der von einem Spannungsvervielfacher 66 gesteuert durch die Logik gespeist wird. Dieser letztere wird seinerseits von der Spannung V gesteuert und liefert ein Signal S für die CPU 51.

Wie schon gesagt wurde, besteht das Speicher-RAM 54 aus einer Matrix nichtflüchtiger Zellen 57. Diese letzteren sind vorzugsweise wie in Fig. 3 gezeigt realisiert, d.h. vom Typ wie in der italienischen Patentanmeldung Nr. 22256 A/83, eingereicht am 27. Juli 1983, vom gleichen Anmelder wie die vorliegende Anmeldung, beschrieben. Im folgenden werden deshalb die RAM-Zellen 57 nur kurz beschrieben, da weitere Details aus der oben erwähnten Anmeldung entnommen werden können.

In Fig. 3 ist eine RAM-Speicherzelle vom nichtflüchtigen Typ gezeigt, die in MOS-Technologie ausgeführt ist. Ihre Schaltung besteht im wesentlichen aus zwei Teilen A und B, von denen der erste eine bistabile Schaltung mit nichtflüchtigem Speicherelement definiert und der zweite vorgesehen ist zur Kommutierung vom Zustand des normalen bistabilen Betriebs (d.h. als statisches RAM) zu jenem der Speicherung der Information bezüglich des Zustands der bistabilen Schaltung (auch "Programmieren" des nichtflüchtigen Elements genannt) und dann auch zu jenem der Wiederherstellung der gespeicherten Information.

Die bistabile Schaltung, d.h. der Teil A weist wie gewöhnlich zwei miteinander verbundene Schaltungszweige auf zwischen einer Versorgungsleitung V (gesteuert durch den Schalter der Fig. 2) und Masse. Einer von ihnen weist eine Reihenschaltung der Transistoren 3, 8 und 9 auf, wobei der zweite

vom "Verarmungs"-Typ ist und einen der Lasttransistoren der bistabilen Schaltung bildet, während der dritte einen der Treibertransistoren derselben Schaltung bildet. Der Transistor 3 arbeitet demgegenüber als Steuertransistor im Programmierschritt, wie später noch erklärt werden soll. Der andere Zweig der bistabilen Schaltung weist seinerseits eine Reihenschaltung der Transistoren 4, 5, 7 und 11 auf, wobei der erste, der dritte und der vierte jeweils den Transistoren 3, 8 und 9 des anderen Zweigs entsprechen, mit denen die Verbindung vom bistabilen Typ realisiert ist durch die gekreuzten Verbindungen zwischen dem Gate des Transistors 9 und einem Schaltungsknotenpunkt 16 zwischen den Transistoren 7 und 11 des anderen Zweigs und zwischen dem Gate des Transistors 11 und einem Schaltungsknotenpunkt 15 zwischen den Transistoren 8 und 9 des entgegengesetzten Zweigs. Es ist jedoch zu bemerken, daß die Länge des Transistors 7 ungefähr die Hälfte von jener des Transistors 8 ist, so daß der oben erwähnte Transistor 7 in seinem eigenen Zweig einen Strom vom doppelten Wert verglichen mit dem anderen Zweig einzuprägen trachtet. Außerdem ist der Transistor 11 langer als der Transistor 9, so daß er bei gleicher "Gate"-Spannung und gleichem "Drain"-Strom eher eine "Drain"-Spannung haben wird, die höher ist als jene des Transistors 9. Diese Asymmetrie stört nicht das Arbeiten der bistabilen Schaltung sondern beeinflußt ihre Einstellung zum Zeitpunkt des Einschaltens, wie später noch erklärt werden wird.

Der Transistor 5 vom "Anreicherungs"-Typ hat seinerseits am "Drain"-Knotenpunkt 20 und dem "Source"-Knotenpunkt 19 parallelgeschaltet ein elektrisch programmierbares nichtflüchtiges Speicherelement 6, welches beispielsweise dargestellt

ist als Typ mit schwebendem Gate 18 und Programmier-Gate 21, die mit einem Zwischenknotenpunkt 17 zwischen den Transistoren 3 und 8 des gegenüberliegenden Schaltungszweiges verbunden sind. Genauer gesagt kann das nichtflüchtige Speicherelement 6 beispielsweise betrachtet werden als aus einem Transistor wie in der US-PS 4,203,158 beschrieben bestehend, der auf der Anwesenheit einer sehr dünnen Schicht (100 A) von Siliziumoxid zwischen dem Drain 20 und dem "schwebenden Gate" 18 mit der Fähigkeit leitend zu werden und dann das "schwebende Gate" 18 (positiv oder negativ) aufzuladen, wenn sie einem elektrischen Feld geeigneter Intensität ausgesetzt ist (Fowler-Nordheim-Effekt)basiert.Vom Aufladen des "schwebenden Gates" 18 hängt andererseits ab, ob das nichtflüchtige Element 6 mehr oder wenig in der Lage ist, den Transistor 5 kurzzuschließen, wobei später noch zu erklärende Wirkungen auftreten. Wenn der Transistor 5 nicht kurzgeschlossen ist, beeinflußt er jedoch nicht mit seinem Spannungsabfall den bistabilen Betrieb, sondern erniedrigt nur den Pegel mit hoher Spannung (logischer Pegel "Eins"), der am Knotenpunkt 16 herrscht.

Die Kommutierungssteuerung wird zu der bistabilen Schaltung mittels "Bit-Leitungen" 22 und 23 (mit dem Bus 59 der Fig. 2 verbunden) durch jeweilige Transistoren 10 und 12, deren Gatter durch eine Wortleitung 24 gesteuert werden, geführt.

Der Teil B oder der Programmier- oder Vorbereitungsteil der RAM-Zelle weist seinerseits zwei Paare von parallel hintereinander verbundenen Transistoren 1-2 und 13-14 zwischen den Gattern der Transistoren 3 und 4 und einer Programmier- oder Vorbereitungsleitung W gesteuert von dem Schalter 61 der Fig. 2 auf. Die Gatter der Transistoren 1 und 13 sind mit den

Gattern der jeweiligen Treibertransistoren 9 und 11 der bistabilen Schaltung verbunden. Die Transistoren 2 und 14 sind vom "Anreicherungs"-Typ und ihre Gatter sind mit den jeweiligen Drain-Elektroden verbunden.

Der Betrieb der nichtflüchtigen RAM-Zelle nach Fig. 3 und infolgedessen allgemein der des nichtflüchtigen RAM-Speichers 54 nach Fig. 2 und des Mikrocomputers nach Fig. 1, die sie enthalten ist wie folgt:

Im Zustand des Normalbetriebs des Mikrocomputers ermöglicht es die Logik 56 dem Schalter 61 an die Leitung W jeder der Zellen 57 eine Spannung V = 20 V zu legen, welche auf die Gatter der Transistoren 3 und 4 mit einem Abfall von ungefähr 2 V infolge der Transistoren 2 und 14 (vom Anreicherungstyp) transferiert wird. Die resultierende Spannung von 18 V macht die Transistoren 3 und 4 außerordentlich leitend, so daß sie in diesem Fall praktisch als Kurzschlüsse wirken und dadurch mit der Leitung V (auf 5 V durch den Schalter 60 der Fig. 2 mittels des SpannungsvervieIfachers 62 gehalten, der den Transfer von den 5 V der Zellen 67 leicht macht) die Elektroden 21 und 20 des nichtflüchtigen Transistors 6 verbinden. In diesem Zustand arbeitet die Schaltung als normale bistabile Schaltung ohne, wie schon gesagt wurde, durch die Anwesenheit des Transistors 5 beeinflußt zu werden.

Im Falle der Betätigung des Signals R, entweder infolge eines Ausfalls der Speisung oder nachdem eine Steuerung derselben Art ausgeführt wurde, bringt es im Gegensatz dazu die folgende Betriebsart mit sich, welche die Information entsprechend dem Zustand der bistabilen Schaltung speichert, d.h. das nichtflüchtige Speicherelement 6 "programmiert". Der Ab-

fall der Leitungsspeisung, als Signal R übermittelt, bewirkt durch die Logik 56 und die Schalter 60 und 61 nach Fig. 2 den entsprechenden Abfall auf 0 V der Spannung V auf der Leitung W und unmittelbar danach den plötzlichen und progressiven Anstieg der Spannung V auf der Leitung V von 5 V auf

C C

20 V. Genauer gesagt schalter der Schalter 61 auf 0 V, während der Block 66 gesperrt wird. Die Logik 56 erfaßt, ob die Kommutierung aufgetreten ist_/und steuert dann den Schalter 60 zum Ausüben des Einflusses der Blöcke 64, 63 um die Spannung von 20 V, die vom Block 64 produziert wurde und vom Block 63 geregelt wird zu den Zellen 57 zu transferieren. Bei solch einem Betriebsschritt regelt der Block 63 den Anstieg von V von 5 V auf 20 V, so daß er allmählich wird, damit die

nichtflüchtigen Elemente 6 der Zellen 57 nicht beschädigt werden.

Gemäß dem elektrischen Zustand, in dem die bistabile Schaltung ist (d.h. der Zweig 7-11 nichtleitend und infolgedessen der Knotenpunkt 16 auf hohem Pegel und der Zweig 8-9 leitend und infolgedessen der Knotenpunkt 15 auf niedrigem Pegel, oder umgekehrt), hat einer der Transistoren 1-13 andererseits sein Gatter auf hohem Pegel und der andere hat das Gatter auf niedrigem Pegel, d.h., einer ist leitend und der andere ist nichtleitend.' Es folgt daraus, daß einer der Transistoren 3-4 das Gatter mit Masse verbunden hat (Spannung 0 V der Leitung W) über den leitenden der zwei Transistoren 1-13 und er ist deshalb gesperrt, während der andere im wesentlichen sein Gatter geladen hält (infolge der Gatter-Kapazität desselben Transistors und infolge der dem jeweiligen Schaltungsknotenpunkt zugeordneten Diffusionskapazität) und deshalb leitet. Die Transistoren 2 und 14 beeinflußen nicht dieses Verhalten,

da sie eine Gate-Source-Spannung gleich 0 V haben und als Rückwärtsdioden arbeiten. Beide Zweige 3-8-9 und 4-7-11 sind deshalb gesperrt und es tritt infolgedessen kein Stromverbrauch von der Leitung V, die nun auf ungefähr 20 V ist, auf.

In diesem Zustand läuft der Programmierbetrxeb des nichtflüchtigen Speicherelementes 6 wie folgt ab.

Falls zum Zeitpunkt des Ausfalls der Versorgungsspannung die bistabile Schaltung in dem Zustand war, bei der der Zweig 4-7-11 gesperrt und der Zweig 3-8-9 leitend war, ist das Programmier-Gate 21 des nichtflüchtigen Elements, das mit dem Knotenpunkt 17 verbunden ist, auf Massepotential, während das Potential der Drain-Elektrode 20 desselben nichtflüchtigen Elementes mit dem Potential der Leitung V infolge der durch den Transistor 4 durch Halten der Gate-Spannung des Transistors auf hohem Wert hergestellten Leitung ansteigt. Infolgedessen tritt ein Stromfluß von 20 nach 18 auf, der das schwebende Gatter 18 positiv auflädt, falls das schwebende Gatter des nichtflüchtigen Elements 6 vorher negativ geladen war; falls andererseits das letztere schon positiv aufgeladen war, bleibt alles wie vorher, d.h. es tritt kein Stromfluß auf. Dies ist sehr wichtig, da es die Alterung des nichtflüchtigen Elements begrenzt, welche jedesmal auftritt, wenn die Art der Leitfähigkeit geändert werden muß mit nachfolgendem Ladungsfluß durch die dünne Oxidschicht.

Falls andererseits zum Zeitpunkt des Ausfalls der Versorgungsspannung die bistabile Schaltung in dem Zustand war mit dem Zweig 4-7-11 leitend und dem Zweig 3-8-9 gesperrt, steigt das Potential des Programmier-Gatters 21 des nichtflüchtigen Elements 6 auf das Potential der Leitung V durch den Tran-

sistor 3 (in solch einem Fall leitend), während der Drain 20 desselben nichtflüchtigen Elements auf Massepotential durch die Transistoren 7 und 11 fällt. Infolgedessen lädt sich das schwebende Gatter 18 negativ auf falls es nicht schon geladen war durch Stromfluß zwischen demselben Gatter 18 und dem Drain 20.

Zusammengefaßt kann man sagen, daß gemäß dem. Zustand der bistabilen Schaltung das nichtflüchtige Element 6 positiv oder negativ auf dem schwebenden Gatter 18 auflädt ohne Stromverbrauch und ohne Ladungsänderung und Leitfähigkeitsänderung (wie es andererseits auftreten würde falls es notwendig wäre, den vorhergehenden Ladungszustand vorher zu annullieren).

An -diesem Punkt haben das nichtflüchtige Element 6, die jeweilige Zelle 57 und schließlich das RAM 54 und der Mikrocomputer 50 die Daten relativ zu dem vorher eingenommenen Zustand gespeichert.

Von dem von dem nichtflüchtigen Element 6 angenommenen Ladungszustand, d.h. von seiner Programmierung, als Funktion des Zustande der bistabilen Schaltung, hängt andererseits die Wiederherstellung desselben Zustands zum Zeitpunkt des Einschaltens ab. Falls die Ladung auf dem schwebenden Gate 18 positiv ist, schließt das nichtflüchtige Element 6 den Transistor 5 kurz, wodurch der Ladetransistor 7 einen höheren Strom erhält, welcher kombiniert mit der größeren Länge (und infolgedessen größeren Widerstand) des Transistors 11 bewirkt, daß der Spannungspegel des Knotenpunktes 16 ansteigt vor jenem des Knotenpunktes 15. Infolgedessen kehrt die bistabile Schaltung in ihren Anfangszustand mit dem Zweig 8-9 leitend und dem Zweig 7-11 gesperrt zurück. Falls andererseits

die im Programmierschritt auf dem schwebenden Gatter 18 gespeicherte Ladung negativ ist, wird der Transistor 5 nicht kurzgeschlossen durch den nichtflüchtigen Transistor 6 und erlaubt durch Einschalten mit geringer Verzögerung (notwendig, damit die Spannung von dem Drain 20 zur Source 19 fließen kann) der Spannung am Knotenpunkt 15 schneller anzusteigen als jene am Knotenpunkt 16. Die bistabile Schaltung kehrt so in den Ursprungszustand zurück mit dem Zweig 7-11 leitend und dem Zweig 8-9 gesperrt. Aus dem vorhergehenden ist leicht zu sehen, daß der erfindungsgemäße Mikrocomputer automatisch und unmittelbar ohne besondere Programmänderungen die Datenspeicherung vornehmen kann im Falle eines Ausfalls der Speisung (oder bei einem anderen Ereignis mit gleicher Wirkung), während er auf völlig normale Weise arbeitet gemäß dem vorgegebenen Programm und mit maximaler Geschwindigkeit'während der normalen Datenverarbeitung. Es ist auch möglich, die Speicherung nach dem Ausfall der Speisung vorzunehmen, wobei dafür die in einem auf geeignete Weise mit der Spannung H vorgeladenen Kondensator gespeicherte Ladung benutzt wird in Anbetracht dessen, daß nahezu kein Stromverbrauch bei den nichtflüchtigen Speicherzellen 57 auftritt. Es soll hier auch betont werden, daß die Alterung auf ein Minimum begrenzt wird, da die Ladungsanderung des nichtflüchtigen Elements 6 der Zellen 57 nur dann benötigt wird, wenn Daten gespeichert werden und nur in dem Fall, daß sein vorhergehender Zustand verschieden ist von jenem in welchem danach gerufen wird.

Beim Einschalten andererseits wird alles wie zuvor wiederhergestellt, d.h. alle Zellen 57 kehren in ihren vorigen Speicherzustand zurück.

Claims

I Ii ¹ I Ip=J=Il »

PATENTANWALT DIPL.-PHYS. LUTZ H. PRÜFER ■ D-8OOO MÜNCHEN 9O

MM 13-3093 P/M/hu

SGS-ATES Component! Elettronici S.p.A., Catania / Italien

Integrierter Mikrocomputer mit nichtflüchtigem RAM-Speicher

PATENTANSPRÜCHE

. Integrierter Mikrocomputer,
dadurch gekennzeichnet, daß die integrierte Struktur des Mikrocomputers (50) einen' nichtflüchtigen RAM-Speicher (54) aufweist mit einer Steuer- und Spannungsvervielfachungsschaltung, wobei das nichtflüchtige RAM (54) durch eine Matrix von nichtflüchtigen RAM-Zellen (57) gebildet ist, die automatisch im Speicherzustand zu dem Zeitpunkt des Ausfalls einer Speisung (oder bei anderen Ereignissen mit gleicher Wirkung) verfügbar sind.
2. Mikrocomputer nach Anspruch 1,

dadurch gekennzeichnet, daß jede der nichtflüchtigen RAM-

PATE NTAN WALT DIPL.-PHYS. LUTZ H.PRÜFER · D-8OOO MÜNCHEN BO · WILLROIDERSTR. 8 · TEL. (O89) β4064Ο

Zellen (57) eine bistabile Schaltung enthält mit zwei miteinander verbundenen, alternativ leitenden und nichtleitenden Zweigen, von denen einer ein nichtflüchtiges Speicherelement (6) aufweist,.das elektrisch in den einen oder in den anderen von zwei elektrischen Zuständen als Funktion des Zustandes, in dem die bistabile Schaltung zum Zeitpunkt des Ausfalls der Speisung (oder eines anderen Ereignisses mit gleicher Wirkung) programmiert werden kann und welches auch die Wiederherstellung des Zustands der bistabilen Schaltung zum Zeitpunkt des Einschaltens der Speisung bewirken kann, wobei jeder Zweig der bistabilen Schaltung ein Steuerschaltelement aufweist, das seinerseits vom Zustand der Speisung und von jenem des anderen Zweiges der bistabilen Schaltung gesteuert wird, so daß der Ausfall der Leitungsspeisung es dem nichtleitenden Zveig der bistabilen Schaltung erlaubt, die Sperrung des leitenden Zweiges der bistabilen Schaltung zu bewirken zum nachfolgenden Programmieren des nichtflüchtigen Speicherelementes (6) ohne Stromverbrauch.
3. Mikrocomputer nach Anspruch 2,

dadurch gekennzeichnet, daß das Steuerschaltelement aus einem Transistor (3, 4) zwischen einem jeweiligen Zweig der bistabilen Schaltung und einer Leitung(V)mit niedriger Spannung, die vorübergehend auf eine höhere Spannung als Antwort auf den Ausfall der Speisung schaltbar ist, besteht, wobei das Gatter des Steuertransistors (3, 4) mit einer weiteren Leitung(W)auf höherem Potential, die auf Massepotential im Augenblick des Ausfalls der Speisung schalten kann, verbunden ist, wobei die Verbindung ein Paar von Zustandssensortransistoren (1, 13) aufweist, deren Gate-Spannung abhängt vom Zustand des anderen Zweigs der bistabilen Schaltung.

3424781
4. Mikrocomputer nach Anspruch 3,

dadurch gekennzeichnet, daß das nichtflüchtige Speicherelement (6) vom Typ mit schwebendem Gate (18) zwischen einem Programmier-Gate (21) verbunden mit einem Schaltungsknotenpunkt (17) in Reihe mit einem Zweig der bistabilen Schaltung und zwei Drain- und Source-Elektroden parallel mit entsprechenden Drain- und Source-Elektroden eines kurzschließbaren Transistors (5) in dem anderen Zweig der bistabilen Schaltung ist.
5. Mikrocomputer nach Anspruch 3,

dadurch gekennzeichnet, daß für die Kommutierung der Leitungen mit niedriger/hoher Spannung die Spannungssteuer- und Vervielfachungsschaltung jeweilige Schalter (6Q, 61) aufweist, die von einer Reset-Logik (56) gesteuert werden, die auf eine äußere, den Speisungsausfallzustand oder ein anderes Ereignis mit analoger Wirkung anzeigende Steuerung anspricht.
6. Mikrocomputer nach Anspruch 5,

dadurch gekennzeichnet, daß jeder der Kommutatoren (60, 61) einen Spannungsvervielfacher (64, 66) mit einem Spannungsregler zur Erzeugung der höchsten der an jede der Leitungen angelegten Spannungen aufweist.
7. Mikrocomputer nach Anspruch 6,

dadurch gekennzeichnet, daß der Spannungsregler bezüglich der Leitung mit niedriger Spannung einen Spannungsanstiegsratenbegrenzer (63) zugeordnet hat, der die Anstiegszeit von der niedrigen Spannung auf die höchste Spannung als Antwort auf den Ausfall der Speisung regulieren kann.
8. Mikrocomputer nach Anspruch 1,

dadurch gekennzeichnet, daß die Steuer- und Spannungsverviel-

■-■' ^: '"" ^: 34247SS

-A-

fachungsschaltung (55) ein Signal hoher Spannung erzeugen kann, welches zum Laden eines kapazitiven Elements benutzt werden kann, das eine Speise-Spannung für eine festgesetzte Zeit nach dem Ausfall der Speisung aufrechterhalten kann.