JPH06100947B2

JPH06100947B2 - 電源制御回路

Info

Publication number: JPH06100947B2
Application number: JP63019210A
Authority: JP
Inventors: 俊文佐藤; 基樹井出
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-01-29
Filing date: 1988-01-29
Publication date: 1994-12-12
Anticipated expiration: 2009-12-12
Also published as: JPH01195522A; AU2883389A; AU612090B2; GB8901645D0; US4945300A; KR890012436A; HK19193A; GB2215100A; GB2215100B; KR930000433B1

Description

【発明の詳細な説明】（産業上の利用分野）本発明は電池を主電源とする電子機器において用いられ
る電源制御回路に係り、特に電子機器の動作電圧を電池
電圧から生成する電圧昇圧回路の制御技術に関する。

（従来の技術）周知のように、近年では、電池を主電源とする電子機器
としてマイクロプロセッサを使用したものが出現してい
る。この種の電子機器において用いられる電源制御回路
としては例えば第６図に示すものが知られている。

第６図において、604は電源としての電池であり、この
電池604に対し電源スイッチ601と電源昇圧回路602がそ
れぞれ並列に設けられる。電源スイッチ601は操作者の
電源ONまたは同OFFの操作に応じて電源ON信号または電
源OFF信号を電源昇圧回路602へ出力するとともに、その
操作を外部電子機器に知らせるための電源ON/OFF信号出
力端子607へも出力する。電圧昇圧回路602は例えばDC/D
Cコンバータからなり、電源ON信号を受けてその信号が
存在する期間電池604の電圧（例えば＋1.5V）を例えば
＋5Vに昇圧しそれを電源出力端子605へ外部電子機器の
動作電圧として出力するとともに、電圧検出回路603へ
も出力する。電圧検出回路603は、動作電圧（＋5V）の
立ち上がりと立ち下がりを検出しそれを示すリセット信
号を外部電子機器へ伝達すべくリセット信号出力端子60
6へ出力する。

その結果、外部電子機器では電源スイッチ601のON操作
によって動作電圧（＋5V）の供給を受け所要の動作が行
われる。このとき、外部電子機器では、電源ON時にはリ
セット信号入力を受けて電源投入時のイニシャル処理が
行われ、また電源OFF時には電源OFF信号入力からリセッ
ト信号入力までの初期内にメモリバックアップ処理やマ
イクロプロセッサ周辺回路を低消費電力モードに設定す
る処理等、各種の処理が行われることは良く知られてい
る通りである。

（発明が解決しようとする課題）ところで、前述した従来の電源制御回路にあっては、電
源スイッチがOFF操作された場合電圧昇圧回路は直ちに
昇圧動作を停止するようになっているので、外部電子機
器の動作電圧は電源スイッチOFF後比較的速やかに降下
し消滅する。このとき、電圧検出回路は電源スイッチOF
F後に降下する電圧レベルが所定値を過ぎたときリセッ
ト信号を発生するので、外部電子機器は電源OFF信号受
付からリセット信号受付までの期間内に前述した各種の
処理を行わなければならないことになる。

ところが、この処理期間は非常に短いので処理できる内
容ないしは範囲に一定の限界が生ずる。

そこで、マイクロプロセッサを使用する従来の電子機器
では電源OFF時の処理対象として例えば優先度の高いも
のを選定する等の工夫をしているが、その作業はそれ程
容易ではないので改善が望まれている。

また、電圧昇圧回路起動時の出力電圧レベルは不安定状
態にあるが、マイクロプロセッサを使用する電子機器に
おいて電源スイッチのON/OFF操作が短時間に繰り返され
るような特殊な操作が行われると、マイクロプロセッサ
に正常なリセット信号が入力せず、その結果マイクロプ
ロセッサの暴走を招来する。

さらに、マイクロプロセッサを使用する電子機器ではバ
ックアップ用のRAMを設け、電源スイッチのOFF時にはそ
のRAMに電池から電源を供給し不揮発性化を図ることが
ある。この場合に、外来ノイズによってRAMの内容に変
更の生ずる危険性がある。従来の電子機器では、この問
題については無防備であり改善が望まれている。

本発明は、このような従来の問題点に鑑みなされたもの
で、その目的は、電源スイッチのOFF操作直後では一定
要件下動作電圧を降下させずにそのまま規定値を外部電
子機器へ供給し続けられるようにし、動作電源ON直後の
不安定期間では外部電子機器の確実に不動作状態に設定
でき、また電源スイッチがOFFである期間バックアップ
用のRAMを不動作状態に設定できさらに動作電源ON直後
の不安定期間では外部電子機器を確実に不動作状態に設
定できる電源制御回路を提供することにある。

（課題を解決するための手段）前記目的を達成するために、本発明の電源制御回路は次
の如き構成を有する。

即ち、本発明の第１発明に係る電源制御回路は、電源と
しての電池と；前記電池に対し並列に設けられ電源ON/O
FF信号を発生する電源スイッチと；前記電池を動作電源
とするものであってセット入力が前記電源ON/OFF信号で
ありリセット入力が前記電源ON/OFF信号を受けた外部電
子機器がその電源OFF信号検知後に発生する電源制御信
号であり出力信号の状態が前記電源スイッチがONの時セ
ット状態に設定され前記電源スイッチがOFFでかつ前記
電源制御信号が入力された時リセット状態に設定される
リセットセットフリップフロップと；前記電池に対し並
列に設けられ前記リセットセットフリップフロップの出
力信号がセット状態の時に電池電圧から前記外部電子機
器の動作電圧を生成する電圧昇圧回路と；を備えること
を特徴とするものである。

また、本発明の第２発明に係る電源制御回路は、前記第
１発明の電源制御回路において；前記リセットセットフ
リップフロップの出力信号を受けてそれのリセット状態
からセット状態への変化に応答して所定時間幅のパルス
信号からなる第１のリセット信号を発生する第１のリセ
ット信号発生回路を設けたことを特徴とするものであ
る。

さらに、本発明の第３発明に係る電源制御回路は前記第
１発明の電源制御回路において；前記リセットセットフ
リップフロップの出力信号を受けてそれがリセット状態
にある期間とそのリセット状態からセット状態への変化
後の所定期間との合計を示す第２のリセット信号を発生
する第２のリセット信号発生回路を設けたことを特徴と
するものである。

（作用）次に、前記の如く構成される本発明の電源制御回路の作
用を説明する。

電源スイッチがON操作されると、リセットセットフリッ
プフロップは出力信号をセット状態にするから電圧昇圧
回路は電池電圧から外部電子機器の動作電圧を生成し送
出する。

一方、電源スイッチがOFF操作された場合、その電源OFF
信号は外部電子機器へ伝達されるが、リセットセットフ
リップフロップは電源OFF信号が入力しても電源制御信
号が入力されない限りその出力信号をリセット状態にし
ないので、電圧昇圧回路は以前として規定値の動作電圧
を生成し送出し続けることになる。そして、外部電子機
器から電源制御信号が入力した時リセットセットフリッ
プフロップは出力信号をリセット状態にするので、電圧
昇圧回路はここで初めてその電圧昇圧動作を停止する。

以上の説明から明らかなように、電源制御信号は外部電
子機器の動作電源（即ち、電圧昇圧回路の出力）をOFF
しても良いとの許可信号としての性格を有するものであ
って、この許可信号をいつ発生するかは外部電子機器で
任意に定めることができる。例えば、電子機器がマイク
ロプロセッサを使用せず電源スイッチのOFF操作に応答
して直ちに動作電源をOFFしても支障のない電子機器の
場合には許可信号を直ちに発生させることができる。ま
た、電子機器がマイクロプロセッサを利用するものであ
るときは、動作電源OFF時に必要な処理が済むまで許可
信号の発生を遅延させることができるのである。

要するに、第１発明の電源制御回路の用途はマイクロプ
ロセッサを使用する電子機器に限定されるものでない
が、特にマイクロプロセッサを使用する電子機器におい
て用いる場合には、動作電源OFF直後においてなすべき
処理内容（例えばメモリバックアップ処理等）の設定が
非常に容易になるのである。

なお、第２および第３の発明に係る電源制御回路はマイ
クロプロセッサを使用する電子機器において用いられる
ものであるということができる。

即ち、周知のように、マイクロプロセッサはリセット信
号が存在する期間は不動作状態となる。

そこで、第２発明の電源制御回路では、動作電源立ち上
がり時の不安定期間では第１のリセット信号を発生し、
単に電源スイッチがON操作されたのみではマイクロプロ
セッサは動作しないとしたのである。これはマイクロプ
ロセッサの暴走を防止する処置である。

また、マイクロプロセッサを使用する電子機器ではバッ
クアップ用のRAMが用いられることがあるが、このRAMも
リセット信号によって動作禁止状態に設定できる。そこ
で、第３発明の電源制御回路では、電源スイッチがON操
作された直後の所定期間に加えてそれ以前の電源OFF状
態にある期間をも示す第２のリセット信号を発生させ、
この第２のリセット信号が存在する期間バックアップ用
のRAMおよびマイクロプロセッサを動作禁止状態に設定
できるようにするのである。

（実施例）以下、本発明の実施例を図面を参照して説明する。

第１図は本発明の第１実施例に係る電源制御回路を示
す。なお、従来例と同一構成部分には同一符号名称を付
してある。

本実施例回路は、従来例回路から電圧検出回路603を除
去し、電源スイッチ601と電圧昇圧回路602の間に電池60
4を動作電源とするリセットセットフリップフロップ103
を設け、かつ電源制御信号入力端子105を設けたもので
ある。

電源スイッチ601は、詳示するように、端子ｂが同ａに
接続されたとき電源ON信号が、端子ｂが同ｃに接続され
たとき電源OFF信号がそれぞれ端子ｂから出力される。
この端子ｂは電源ON/OFF信号出力端子607に接続される
とともに、リセットセットフリップフロップ103のセッ
ト入力端Ｓに接続される。

リセットセットフリップフロップ103は、２個のノア（N
OR）ゲートと１個のインバータで構成され、そのリセッ
ト入力端Ｒは電源制御信号入力端子105に接続され、ま
たその出力端Ｑは電圧昇圧回路602の入力端に接続され
る。このものの動作は周知の通りであるので、構成要素
単位の説明は省略する。

次に、第４図を参照して動作を説明する。電源スイッチ
601のON/OFF操作に基づく電源ON/OFF信号は第４図
（イ）に示すように発生するが、電源スイッチ601がON
操作されると、電源ON信号がリセットセットフリップフ
ロップ103のセット入力端Ｓと電源ON/OFF信号出力端子6
07とへ出力される。これにより外部電子機器（例えばマ
イクロプロセッサを利用するものとする）は電源スイッ
チ601のON操作を知ることになる。

また、リセットセットフリップフロップ103ではそのＱ
出力がリセット状態からセット状態へ変化しそれが保持
出力される（第４図（ハ））。

その結果、電圧昇圧回路602ではＱ出力の前記変化に応
答して前述した昇圧動作を開始しＱ出力がセット状態を
維持している期間昇圧動作を継続し続ける。電源出力端
子606に印加される電源出力電圧は、第４図（ニ）に示
すように、Ｑ出力のセット状態への変化時点から所定の
立ち上がり時間を経て規定値（例えば＋5V）に到達し、
その後規定値で安定する。なお、外部電子機器では電源
出力電圧が規定値に達した時点から所要の動作を開始す
るから、外部電子機器が発生する電源制御信号は第４図
（ロ）に示すように電源出力電圧が規定値に達した時点
から正しく低レベルに設定され出力される。

次いで、電源スイッチ601がOFF操作されると、電源OFF
信号がリセットセットフリップフロップ103のセット入
力端Ｓに印加されるとともに、外部電子機器へ伝達され
る。ところが、リセットセットフリップフロップ103で
は、セット入力端Ｓの入力信号が電源OFF信号に変化し
ても、リセット入力端Ｒの入力信号に変化がない限りそ
の動作状態を変更しないからＱ出力は以前としてセット
状態を示し電源出力電圧は規定値を保持する（第４図
（ハ）（ニ））。そして、第４図（ロ）に示すように任
意時間経過後にリセット入力端Ｒに電源制御信号が入力
すると、ここで初めてＱ出力はリセット状態となる（第
４図（ハ））。電圧昇圧回路602はＱ出力のリセット状
態への変化に応答してその昇圧動作を停止するから、電
源出力電圧は規定値から速やかに降下し消滅する。

外部電子機器は電源制御信号出力後に動作電源が消滅す
るから、電源制御信号の信号レベルはその発生後所定時
間経過後から不定状態となる（第４図（ニ））。

要するに、電源スイッチ601のOFF操作後直ちに電源出力
電圧を消滅させるのではなく、電源制御信号が入力する
までの所定期間Ｔの間電源出力電圧を規定値に保持し続
けるものである。ここに、電源制御信号を何時発生する
かは任意であって外部電子機器の都合で定められる。例
えば、マイクロプロセッサを使用する電子機器では電源
OFF時になすべき処理が終了したとき電源制御信号を発
生することになる。

次に、第２図は本発明の第２実施例に係る電源制御回路
を示す。この第２実施例回路は前記第１実施例回路にお
いて、（第１の）リセット信号発生回路208を設けたも
のである。

このリセット信号発生回路208は、図示するように、抵
抗、コンデンサからなる遅延回路とインバータとアンド
（AND）ゲートとで構成される。このリセット信号発生
回路208は、第４図（ハ）（ホ）に示すように、リセッ
トセットフリップフロップ103のＱ出力のリセット状態
からセット状態への変化に応答して所定時間幅のパルス
信号からなる（第１の）リセット信号r1を発生し、それ
を外部電子機器へ伝達すべくリセット信号出力端子209
へ出力する。このリセット信号r1のパルス幅は例えば第
４図に示すように電源出力電圧の立ち上がり部分におけ
る不安定領域をカバーするに十分な時間幅となってい
る。

このリセット信号r1を受けた外部電子機器のマイクロプ
ロセッサはリセット信号r1の存在期間動作禁止状態とな
る。従って、電源スイッチ601のON/OFF操作が短期間内
に頻繁に行われるようなことがあってもマイクロプロセ
ッサを正しく動作させ得、暴走を生じさせることがな
い。

次に、第３図は本発明の第３実施例に係る電源制御回路
を示す。この第３実施例回路では前記第１実施例回路に
おいて、（第２の）リセット信号発生回路308を設けた
ものである。

このリセット信号発生回路308は、図示するように、抵
抗、コンデンサからなる遅延回路とインバータとオア
（OR）ゲートとで構成される。

このリセット信号発生回路308は、第４図（ハ）（ヘ）
に示すように、リセットセットフリップフロップ103の
Ｑ出力がリセット状態にある期間とそのリセット状態か
らセット状態への変化後の所定期間とを示す（第２の）
リセット信号r2を発生するもので、そのリセット信号r2
を外部電子機器へ伝達すべくリセット信号出力端子309
へ出力する。

最後に、第５図は応用例回路を示す。第５図において、
501は前記第３実施例に係る電源制御回路であり、この
電源制御回路501の電源出力はマイクロプロセッサ502と
電源切換器504とへ供給される。また、電源制御回路501
が発生するリセット信号r2はマイクロプロセッサ502の
端子Resetとバックアップ用RAM503の端子▲▼と電
源切換器504とに印加される。

さらに、電源制御回路501は電源ON/OFF信号をマイクロ
プロセッサ502へ与え、電源制御信号がマイクロプロセ
ッサから供給される。そして、主電源である電池604は
電源制御回路501と電源切換器504とに接続される。電源
切換器504はバックアップ用RAM503へ供給する電源をリ
セット信号r2に基づいて切り換えることを行う。なお、
マイクロプロセッサ502とバックアップ用RAM503とはバ
スで接続されている。

以上の構成において、第３実施例に係る部分の動作を中
心に説明すると、次のようになる。

電源制御回路501内の電源スイッチがOFFである期間、お
よびそれがON操作された後の所定期間では、前記した通
りセット信号r2が発生する（第４図（ヘ））。すると、
この期間内ではマイクロプロセッサ502とバックアップ
用RAM503は動作禁止状態に設定される。従って、電源切
換器504はリセット信号r2が存在しない期間は動作電源
（＋5V）をバックアップ用RAM503へ供給し、リセット信
号r2が存在する期間では電池電源をバックアップ用RAM5
03へ供給するから、バックアップ用RAM503は電源スイッ
チがOFFである期間も電源供給を受けているが、その期
間はリセット信号r2が存在するからバックアップ用RAM5
03は外来ノイズなどによって内容変更されることがな
い。なお、電源スイッチがON操作された後の所定期間に
おけるリセット信号r2の趣旨は第２実施例と同様であ
る。

（発明の効果）以上詳述したように、本発明の電源制御回路によれば、
電源スイッチと電圧昇圧回路間にリセットセットフリッ
プフロップを設け、電圧昇圧回路はリセットセットフリ
ップフロップの出力がセット状態のときにのみ昇圧動作
をするようにし、リセットセットフリップフロップは電
源OFF信号が入力しても外部電子機器から電源制御信号
が入力するまでの期間はそのセット状態を保持するよう
にしたので、電源スイッチOFF後に動作電源を保持出力
すべき期間を外部電子機器が自由に定めることができ
る。従って、例えばマイクロプロセッサを使用する電子
機器では、動作電源OFF直後においてなすべき処理内容
（例えばメモリバックアップ処理等）の設定が非常に容
易になるのである。

また、本発明の電源制御回路によれば、前記リセットセ
ットフリップフロップの出力信号状態に応じて所定のリ
セット信号を発生する第１または第２のリセット信号発
生回路を設けたので、電源スイッチON後動作電源が安定
するまでの期間、あるいはその期間とそれ以前の電源ス
イッチがOFFである期間において外部電子機器を動作禁
止状態に設定させる等、外部電子機器に必要な処置を採
らせることができる。従って、例えばマイクロプロセッ
サを使用する電子機器では、動作電源の不安定期間でマ
イクロプロセッサが動作を開始し暴走する事態の発生を
防止でき、電源スイッチOFF時にバックアップ用RAMの内
容がノイズ等によって変更されてしまうのを防止できる
効果がある。

【図面の簡単な説明】

第１図は本発明の第１実施例に係る電源制御回路の構成
ブロック図、第２図は本発明の第２実施例に係る電源制
御回路の構成ブロック図、第３図は本発明の第３実施例
の構成ブロック図、第４図は動作タイムチャート、第５
図は応用例回路の構成ブロック図、第６図は従来の電源
制御回路の構成ブロック図である。 103……リセットセットフリップフロップ、208,308……
リセット信号発生回路、601……電源スイッチ、602……
電圧昇圧回路、604……電池。

Claims

【特許請求の範囲】

【請求項１】電源としての電池と；前記電池に対し並列
に設けられ電源ON/OFF信号を発生する電源スイッチと；
前記電池を動作電源とするものであってセット入力が前
記電源ON/OFF信号でありリセット入力が前記電源ON/OFF
信号を受けた外部電子機器がその電源OFF信号検知後に
発生する電源制御信号であり出力信号の状態が前記電源
スイッチがONの時セット状態に設定され前記電源スイッ
チがOFFでかつ前記電源制御信号が入力された時リセッ
ト状態に設定されるリセットセットフリップフロップ
と；前記電池に対し並列に設けられ前記リセットセット
フリップフロップの出力信号がセット状態の時に電池電
圧から前記外部電子機器の動作電圧を生成する電圧昇圧
回路と；を備えることを特徴とする電源制御回路。
【請求項２】請求項（１）に記載の電源制御回路におい
て；リセットセットフリップフロップの出力信号を受け
てそれのリセット状態からセット状態への変化に応答し
て所定時間幅のパルス信号からなる第１のリセット信号
を発生する第１のリセット信号発生回路を設けたことを
特徴とする電源制御回路。
【請求項３】請求項（１）に記載の電源制御回路におい
て；リセットセットフリップフロップの出力信号を受け
てそれがリセット状態にある期間とそのリセット状態か
らセット状態への変化後の所定期間との合計を示す第２
のリセット信号を発生する第２のリセット信号発生回路
を設けたことを特徴とする電源制御回路。