JPS6333806B2 - - Google Patents

Info

Publication number
JPS6333806B2
JPS6333806B2 JP56135210A JP13521081A JPS6333806B2 JP S6333806 B2 JPS6333806 B2 JP S6333806B2 JP 56135210 A JP56135210 A JP 56135210A JP 13521081 A JP13521081 A JP 13521081A JP S6333806 B2 JPS6333806 B2 JP S6333806B2
Authority
JP
Japan
Prior art keywords
oscillation
output
signal
oscillator
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56135210A
Other languages
English (en)
Other versions
JPS5838034A (ja
Inventor
Masaharu Kimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56135210A priority Critical patent/JPS5838034A/ja
Publication of JPS5838034A publication Critical patent/JPS5838034A/ja
Publication of JPS6333806B2 publication Critical patent/JPS6333806B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L3/00Starting of generators

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 〔概 要〕 安定に至らない内部クロツクのプロセツサでの
利用及び安定化時間設定系のクロツク源としての
利用に工夫のあるマイクロコンピユータに関し、 発振安定化時間中の発振信号をプロセツサタイ
ミング回路の定常化に用いると共に安定化時間設
定系をクロツク源として利用することを目的と
し、 発振安定化時間が周波数依存性である発振器
と、発振出力を受けるプロセツサと、発振出力に
応答して複数の分周出力を出力するプリスケーラ
と、分周出力のうちの1つを出力するマルチプレ
クサと、マルチプレクサの選択制御のためのセレ
クトレジスタと、スタンバイ起動信号で発振器の
停止及びプリスケーラのリセツト、並びにスタン
バイ解除信号で該停止、リセツトの解除及び停止
信号発生/解除出力の発生のためのスタンバイ起
動/停止応答回路と、マルチプレクサの出力及び
前記停止信号発生/解除出力に応答するプロセツ
サ停止/解除回路とで構成した。
〔産業上の利用分野〕
本発明は安定化時間が周波数依存性である発振
器の安定に至らない発振出力のプロセツサでの利
用及び安定化時間設定系のクロツク源としての利
用に工夫をしたマイクロコンピユータに関する。
マイクロコンピユータ等においては、その中で
各種の動作がその動作対応のクロツクを用いて生
ぜしめられる。そして、それら動作の中には、マ
イクロコンピユータで実行されるプログラムが一
旦終了して再開されるまで、低消費電力化の目的
で一部の集積回路をスタンバイ動作状態に置いて
おき、プログラムの再開始時にその集積回路を正
規の動作状態へ移行させてそのプログラムの実行
を行なうようにしている。
〔従来の技術〕
従来、ワンチツプマイコン等の集積回路ICに
内蔵されているクロツク発振回路(例えば、その
外付け部分は第3図の水晶振動子(Xtal)、コン
デンサC1,C2で示される。)は電源投入(第4図
の4−1)後発振が安定化するまで時間を要する
(第4図の4−2)。このような発振の立ち上がり
中の発振回路出力をマイコン等のクロツクとして
用いなくするために、集積回路ICへ外部例えば、
第3図の抵抗R及びコンデンサCからリセツト信
号を供給しマイコン等の動作を一時的に停止させ
ておき、発振の安定化後にリセツトを解除する
(第4図の4−3)手段が用いられている。
しかしながら、このような手段はマイコン等の
或る種の動作例えば消費電力を減少させる目的で
集積回路ICをスタンバイ動作状態においた後、
これを解除して前のプログラムの続きを再開した
い動作状況においてはその機能を発揮出来ない。
これは上述のスタンバイ動作に入ると、クロツク
発振回路も強制的にその動作を停止せしめられて
しまつており、スタンバイ動作の解除後には再び
発振の安定化まで上述したと同様の安定化時間を
必要とするという理由による。
このような不具合を解決する回路として、第5
図に示されるものがあるが、これはその発振回路
1の起動出力(第6図の6−1参照)及びこれに
接続された分周回路2が端子Sに供給されるスタ
ンバイ信号(第6図の6−2)によつて制御され
て発振回路1及び分周回路2が動作し、発振回路
1の動作開始時から発振安定化時間(分周回路2
によつて決められる時間)経過後に分周回路2か
ら出力が出て(第6図の6−4)、然る後に発振
回路1の出力が安定化した旨の表示が発生される
(第6図の6−5)。
〔発明が解決しようとする問題点〕
このような回路手段を採つたとしても、クロツ
ク周波数範囲が500KHz〜4MHzのような広範囲に
おいて使用される環境において上述した如き一定
した分周を行なう回路手段を用いたのでは、使用
される発振周波数が低くなればなるほど、発振安
定化時間が不必要に長くなつてしまう。従つて、
その発振安定化時間まで用いられるいずれのクロ
ツク周波数でも動作を待たなければならない。
本発明は上述したような従来回路の有する欠点
に鑑みて創作されたもので、その目的は発振安定
化時間中の発振信号をプロセツサタイミング回路
の定常化に用いると共に安定化時間設定系をクロ
ツク源として用いるマイクロコンピユータを提供
することにある。
〔問題点を解決するための手段〕
第1図は本発明の原理ブロツク図を示す。この
図において、10は発振器であり、この発振器1
0は予め決められた発振周波数範囲で発振し得、
その発振の安定化までの時間が発振周波数毎に異
なると共に、発振停止制御入力を有する形式のも
のである。発振器10の出力はプロセツサ20へ
供給されると共にプリスケーラ13の入力へ供給
される。プリスケーラ13はリセツト入力及び複
数種類の分周出力を有する。15はプリスケーラ
13の各出力のうちの1つを選択出力するマルチ
プレクサであり、このマルチプレクサ15はセレ
クトレジスタ16に設定されたデータによつて決
まる選択制御を行なう。24は2入力を有し、そ
の1つをマルチプレクサ15の出力に接続したプ
ロセツサ停止/解除回路である。スタンバイ起動
信号に応答するスタンバイ起動/解除応答回路2
2により、発振器10の発振停止入力及びプリス
ケーラ13のリセツト入力にそのための信号を与
え、その後に与えられるスタンバイ解除信号に応
答して前記発振停止信号及びリセツト信号の解除
を為すと共に、プロセツサ停止/解除回路24の
もう1つの入力に信号を供給するようにして本発
明は構成されている。
〔作 用〕
スタンバイ起動信号がスタンバイ起動/解除応
答回路22に与えられると、発振器10は停止さ
れ、プリスケーラ13はリセツトされる。この時
刻に、プロセツサ停止/解除回路24は停止信号
をプロセツサ20へ供給してその動作を停止させ
る。
然る後に、上述スタンバイ状態を解除して正規
の動作に入る際に、スタンバイ解除信号がスタン
バイ起動/解除応答回路22へ与えられると、発
振器10の発振が開始されると共にプリスケーラ
13の動作も開始される。又、プロセツサ停止/
解除回路24の前記もう1つの入力へ信号が与え
られる。
その発振器10の発振出力は内部クロツクとし
てプロセツサ20へ供給され、セレクトレジスタ
16に設定されたデータで決まるプリスケーラ1
3の出力に信号が発生される時刻、つまり使用発
振周波数対応の安定化時間がその発振開始時刻か
ら経過した時刻に、プロセツサ停止/解除回路2
4から発生されていた停止信号は送出されなくな
り、プロセツサ20は正規の動作を開始する。
〔実施例〕
第2図は本発明の実施例を示す。第2図におい
て、10は発振器を示し、コンデンサC1,C2
水晶振動子11は発振器10の端子Ex,Xに接
続される外付け部分であり、端子Exにインバー
タ12の入力が接続され、端子Xはインバータ1
2の出力(この出力は即、発振器10の出力であ
る。)に接続されて発振器10が構成されている。
発振器10の出力はマイコン等の内部クロツク
として用いられる。また、その出力はプリスケー
ラ(以下、分周器について述べる。)13の入力
へ接続されている。
14はオア回路で、その出力はインバータ12
の能動化入力及び分周器13のリセツト入力へ接
続されている。オア回路14はスタンバイ起動信
号及び端子Sからの信号を受ける。端子Sには非
スタンバイ解除のとき“0”を、またスタンバイ
解除のとき“1”を受ける。
分周器13には所定数の分周出力があつてこれ
らの出力はマルチプレクサ15へ接続されてい
る。マルチプレクサ15は上記複数の分周出力の
うちの1つの出力を選択して出力するものである
が、その選択制御信号はセレクトレジスタ16か
ら供給される。このレジスタへのデータは使用に
先立つては入力キーから、また、使用中にあつて
はマイコン等のプロセツサから供給されてそこに
セツトされる。
マルチプレクサ15の出力はナンド回路17の
一方の入力へ供給され、その他方の入力は端子S
へ接続されており、ナンド回路17の出力は発振
器10の出力を有効な使用に供せしめる制御に用
いられる。また、マルチプレクサ15の出力はタ
イマ、カウンタのクロツクとして用いられる。
次に、上述の如き本発明回路の動作を、プロセ
ツサのスタンバイ動作の場合を例にとつて説明す
る。
スタンバイ起動に先立つて、プロセツサで使用
される周波数に応じて決まる発振器10の安定化
時間を表すデータがセレクトレジスタ16にセツ
トされる。
その後に、スタンバイ起動信号をソフトウエア
又は外部から供給してインバータ12の動作を止
めてクロツク発振器10を停止させると同時に分
周器13をリセツト状態に保つ。これ以後、クロ
ツク信号の供給を受ける回路系はスタンバイ動作
状態に入る。その間、端子Sには非スタンバイ解
除を表す“0”が供給される。
このようなスタンバイ動作状態を解除すべく端
子Sにスタンバイ解除信号“1”が供給される
と、インバータ12は能動化されて発振器10に
発振動作を生じさせる。また、スタンバイ解除信
号“1”は分周器13のリセツト入力にも供給さ
れて分周器13のリセツトを解除する。
従つて、発振器10の出力信号によつて分周器
13での分周動作が開始される。その分周動作が
進んで、セレクトレジスタ16にセツトされてい
るデータによつて選択されている分周出力に出力
“1”が発生すると、その出力はマルチプレクサ
15を経て送出される。この出力がナンド回路1
7へ供給されると、それまで停止中を表す“1”
であつたナンド回路17の出力は動作中を表す
“0”となる。このナンド回路17の出力によつ
て、発振器10からの出力は使用に供され得るよ
うになる。これによつて、プロセツサの命令実行
が再開される。
上述したようなマルチプレクサ15による分周
器13の分周出力の選択はセレクトレジスタ16
にセツトされるデータによつて任意に変更し得
る。従つて、発振器10の周波数に適合した発振
安定化時間を設定し得る。
〔発明の効果〕 以上要するに、本発明によれば、発振周波数を
変えてもその周波数に適合して設定される発振器
安定化時間中の発振信号をプロセツサの定常状態
への移行に利用できると共に、安定化時間設定系
をクロツク源として用いることもできる。
【図面の簡単な説明】
第1図は本発明の原理ブロツク図、第2図は本
発明の一実施例を示す図、第3図は従来の第1形
式の発振安定化時間を設定し得る回路例、第4図
は第3図回路の各部信号波形図、第5図は従来の
他の形式の発振安定化時間を設定し得る回路例、
第6図は第5図回路の各部信号波形図である。 第1図及び第2図において、10は発振器、1
3はプリスケーラ、15はマルチプレクサ、16
はセレクトレジスタ、20はプロセツサ、22は
スタンバイ起動/解除応答回路(オア回路14)、
24はプロセツサ停止/解除回路(ナンド回路1
7)である。

Claims (1)

  1. 【特許請求の範囲】 1 予め決められた発振周波数範囲で発振し得、
    その発振の安定化までの時間が発振周波数毎に異
    なり、発振停止制御入力を有する発振器10と、 前記発振器10の発振出力を内部クロツクとし
    て受けるプロセツサ20と、 前記発振器10の発振出力を受けるクロツク入
    力及びリセツト入力並びに複数種類の分周出力を
    有するプリスケーラ13と、 前記プリスケーラ13の各分周出力を受ける分
    周出力と同数の入力及び選択制御入力並びに1つ
    の出力を有するマルチプレクサ15と、 セツトされるデータで決まる前記分周出力選択
    のための選択制御信号を出力するセレクトレジス
    タ16と、 スタンバイ起動信号に応答して前記発振器10
    の発振停止制御入力及び前記プリスケーラ13の
    リセツト入力にそのための信号を与え、スタンバ
    イ解除信号に応答して前記発振停止制御入力及び
    前記リセツト入力に与えられていた信号の解除を
    為すと共に停止信号発生/解除のための制御信号
    を出力するスタンバイ起動/解除応答回路22
    と、 前記マルチプレクサ15の出力及び前記スタン
    バイ起動/解除応答回路22の制御信号出力に接
    続されたプロセツサ停止/解除回路24とを設け
    たことを特徴とするマイクロコンピユータ。
JP56135210A 1981-08-28 1981-08-28 マイクロコンピュータ Granted JPS5838034A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56135210A JPS5838034A (ja) 1981-08-28 1981-08-28 マイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56135210A JPS5838034A (ja) 1981-08-28 1981-08-28 マイクロコンピュータ

Publications (2)

Publication Number Publication Date
JPS5838034A JPS5838034A (ja) 1983-03-05
JPS6333806B2 true JPS6333806B2 (ja) 1988-07-07

Family

ID=15146416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56135210A Granted JPS5838034A (ja) 1981-08-28 1981-08-28 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPS5838034A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0681041B2 (ja) * 1985-04-03 1994-10-12 日本電気株式会社 集積回路装置
JPS6286419A (ja) * 1985-10-11 1987-04-20 Matsushita Electronics Corp 集積回路装置
JPS6367822A (ja) * 1986-09-09 1988-03-26 Nec Corp 発振器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662428A (en) * 1979-10-29 1981-05-28 Nec Corp Oscillator

Also Published As

Publication number Publication date
JPS5838034A (ja) 1983-03-05

Similar Documents

Publication Publication Date Title
KR20030097634A (ko) 양호전력 배치 신호를 정량화하는 전력 관리 회로
JPH11312026A (ja) クロック信号切替方法およびクロック信号切替システム
JPS58205226A (ja) スタンバイ機能を内蔵したマイクロコンピユ−タ
JPH0450629B2 (ja)
JPS6240886B2 (ja)
JPS6333806B2 (ja)
JPH04348410A (ja) マイクロコンピュータ
JPS6270923A (ja) 発振回路を備えた集積回路
JPH0724006B2 (ja) デ−タ処理装置
JPS6148726B2 (ja)
JPH04171516A (ja) リセット回路
JPH05303444A (ja) クロック信号供給装置
JPS6348203B2 (ja)
JPS59189426A (ja) クロツク供給制御方式
JPH05259825A (ja) クロック発生回路
JP2830216B2 (ja) スタンバイ回路
JPS61123916A (ja) マイクロコンピユ−タ
JP2003223430A (ja) マイクロコンピュータ
JPS61281318A (ja) 半導体集積回路
JPS6075915A (ja) デ−タ処理装置
JPS5943765B2 (ja) 半導体集積回路
JPH03274810A (ja) 半導体集積回路
JPH0449705Y2 (ja)
JP2002073201A (ja) マイクロプロセッサ
JPH05258087A (ja) マイコン