JPS61123916A - マイクロコンピユ−タ - Google Patents
マイクロコンピユ−タInfo
- Publication number
- JPS61123916A JPS61123916A JP59245302A JP24530284A JPS61123916A JP S61123916 A JPS61123916 A JP S61123916A JP 59245302 A JP59245302 A JP 59245302A JP 24530284 A JP24530284 A JP 24530284A JP S61123916 A JPS61123916 A JP S61123916A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- cpu
- signal
- power consumption
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、特に半導体集積回路として形成され九マイク
ロコンビ為−夕に関する。
ロコンビ為−夕に関する。
近年マイクロコンビ為−夕に各種の機器に応用されてお
り、その電源として小容量の電池が用いられることも多
い、又、電源の切断時にはコンデンサに工ってバックア
ップされることもある。そツタめマイクロコンビエータ
をできる限り長時間にわ九り正常動作させる九めには、
低消費電力化が必要である。
り、その電源として小容量の電池が用いられることも多
い、又、電源の切断時にはコンデンサに工ってバックア
ップされることもある。そツタめマイクロコンビエータ
をできる限り長時間にわ九り正常動作させる九めには、
低消費電力化が必要である。
一般にＣＭＯＳデバイスの消費電力は、動作時はその動
作周波数に比例し、静止時にはリーク電流にＬる消費電
力のみで動作時に比べて非常に小さくなる。
作周波数に比例し、静止時にはリーク電流にＬる消費電
力のみで動作時に比べて非常に小さくなる。
従来ＣＭＯ８デバイスのこのエフな性質を利用して各種
の低消費電力化され九マイクロコンビーータが発表され
ている１例えは、マイクロコンビエータ中の所定の動作
の行われない回路へのクロックの供給を停止させたり、
あるいは発振を停止させ全てのクロックを停止させデー
タ・メモリ等の所定の回路をそのまま保持するＬ５にし
ｔマイクロコンビエータや、０８発振器を用いて凡の値
を変えて発振周波数を変化させるＬうにしたマイクロコ
ンビ、−夕等がある。
の低消費電力化され九マイクロコンビーータが発表され
ている１例えは、マイクロコンビエータ中の所定の動作
の行われない回路へのクロックの供給を停止させたり、
あるいは発振を停止させ全てのクロックを停止させデー
タ・メモリ等の所定の回路をそのまま保持するＬ５にし
ｔマイクロコンビエータや、０８発振器を用いて凡の値
を変えて発振周波数を変化させるＬうにしたマイクロコ
ンビ、−夕等がある。
一般にマイクＣｉコンビエータでは応用システムの処理
時間を一定に保つ必要があるときクロックの発生に水晶
発振器が用いられる。従ってりａツクの供給を停止させ
たり、発ａｔ停止させ九〇すると所定の動作が継続でき
な＾、ま７ｔｃＲ発振器では周波数の精度が工い安定し
たクロックの供給ができない。
時間を一定に保つ必要があるときクロックの発生に水晶
発振器が用いられる。従ってりａツクの供給を停止させ
たり、発ａｔ停止させ九〇すると所定の動作が継続でき
な＾、ま７ｔｃＲ発振器では周波数の精度が工い安定し
たクロックの供給ができない。
以上の工５に従来技術では安定し比処理速度をもち、か
つ所定の動作を停止させることなく、低消費電力化対量
の施されたマイクロコンビエータが得られないという問
題点があった。
つ所定の動作を停止させることなく、低消費電力化対量
の施されたマイクロコンビエータが得られないという問
題点があった。
本発明にぶれば、異なる周波数で発振する２つの発振部
と、これら２つの発振部の発生する２つのクロックのい
ずれか一方に同期して動作する中央処理部と、中央処理
部からクロック切換信号が殆生じ九とき中央処理部への
入力クロックを２つのり四ツクの一方から他方へ切換え
るクロック選択部と、中央処理部への入力クロックのう
らクロック切換信号が発生した直後の１クロックが中央
処理部へ入力されるのｔ−禁止するクロック制御部とを
備えたマイクロコンビエータを得る。
と、これら２つの発振部の発生する２つのクロックのい
ずれか一方に同期して動作する中央処理部と、中央処理
部からクロック切換信号が殆生じ九とき中央処理部への
入力クロックを２つのり四ツクの一方から他方へ切換え
るクロック選択部と、中央処理部への入力クロックのう
らクロック切換信号が発生した直後の１クロックが中央
処理部へ入力されるのｔ−禁止するクロック制御部とを
備えたマイクロコンビエータを得る。
次に、図面を参照して、本発明’１−ＬＤ詳細に説明す
る。
る。
第１図は本発明の一実施例き示すブロック図である。中
央処理部（以後ＣＰυという）１１はＣＰＵり目ツク１
２ｆｃ同期して記憶部１３°に記憶されｔプログラムに
従りて演算処理を実行する。クロック選択部１４は高周
波で発根する発振部１５からの基本タロツク１６と低周
波で発振する発振部１７からの基本クロック１８のいず
れか一方＠ＣＰＵＩＩかも送られるクロック切換信号１
９に従って切り換え、りｎツク制御部１１０に入力する
。クロック切！！８信号１９が送られ、基本クロック１
６．１８が一方から他方に切り換えられるとき、幅の狭
いパルスが発生しこれがＣＰＵ１１に入力されると誤動
作奮起こす可能性がある。こりため、クロック制御部１
１０はクロック切換信号１９が送られ九直後の１クロッ
クがＣＰＵ１１に入力されるのを禁止し、その後のクロ
ック’１ｃＰＵクロック１２としてＣＰＵ１１１／ｃ入
力スル、コれＩｃ Ｌ Ｏ’ＣＣＰ Ｕクロック１２と
して高速の基本タロツク１６より幅の狭いパルスはＣＰ
Ｕ１１に入力さ九るＣとがないのでＣＰＵ１１が誤動作
を起こすことを防ぐことができる。、また、ＣＰＵＩＩ
は低速の基本クロック１８に同期して動作しているとき
は、クロック停止信号１１１に工９高周波の発振部１５
の発振を停止させ低消費電力化を図る。
央処理部（以後ＣＰυという）１１はＣＰＵり目ツク１
２ｆｃ同期して記憶部１３°に記憶されｔプログラムに
従りて演算処理を実行する。クロック選択部１４は高周
波で発根する発振部１５からの基本タロツク１６と低周
波で発振する発振部１７からの基本クロック１８のいず
れか一方＠ＣＰＵＩＩかも送られるクロック切換信号１
９に従って切り換え、りｎツク制御部１１０に入力する
。クロック切！！８信号１９が送られ、基本クロック１
６．１８が一方から他方に切り換えられるとき、幅の狭
いパルスが発生しこれがＣＰＵ１１に入力されると誤動
作奮起こす可能性がある。こりため、クロック制御部１
１０はクロック切換信号１９が送られ九直後の１クロッ
クがＣＰＵ１１に入力されるのを禁止し、その後のクロ
ック’１ｃＰＵクロック１２としてＣＰＵ１１１／ｃ入
力スル、コれＩｃ Ｌ Ｏ’ＣＣＰ Ｕクロック１２と
して高速の基本タロツク１６より幅の狭いパルスはＣＰ
Ｕ１１に入力さ九るＣとがないのでＣＰＵ１１が誤動作
を起こすことを防ぐことができる。、また、ＣＰＵＩＩ
は低速の基本クロック１８に同期して動作しているとき
は、クロック停止信号１１１に工９高周波の発振部１５
の発振を停止させ低消費電力化を図る。
ｉ＠２図はクロック選択部１４とクロック制御部１１０
の具体的な回路例であり、第３図はクロック切換時の各
種信号のタイミングチャートである。
の具体的な回路例であり、第３図はクロック切換時の各
種信号のタイミングチャートである。
以下に第２図、第３図全参照して本発明の一実施例の動
作ｔ−説明する。
作ｔ−説明する。
初期状態でｒｃ几−８−Ｆ／Ｆ２１−リセットされ、几
−８−Ｆ／Ｆ２２はセットされて込るとする。このとき
、クロック選択部１４中のＡＮＤゲート２３゜２４、Ｏ
Ｒゲート２５で構成されるマルチプレフナにエリ高速の
クロック１６が選択され、クロック信号２６としてクロ
ック制御部１１０ＣｆのＡＮＤゲート２°７に入力され
る。Ｒ−８−Ｆ／Ｆ２２の出力に”１″であるから、ク
ロック信号２−６即ち高速のクロック１６がＣＰＵクロ
ック１２としてＣＰＵ１１に入力される。
−８−Ｆ／Ｆ２２はセットされて込るとする。このとき
、クロック選択部１４中のＡＮＤゲート２３゜２４、Ｏ
Ｒゲート２５で構成されるマルチプレフナにエリ高速の
クロック１６が選択され、クロック信号２６としてクロ
ック制御部１１０ＣｆのＡＮＤゲート２°７に入力され
る。Ｒ−８−Ｆ／Ｆ２２の出力に”１″であるから、ク
ロック信号２−６即ち高速のクロック１６がＣＰＵクロ
ック１２としてＣＰＵ１１に入力される。
タイミングＴｌで、ＣＰＵＩＩから高速から低速へのク
ロック切換信号２８がクロック選択部１４に入力された
とする。又クロック切換信号２８は高速の基本クロック
１６に同期しているものとする。このとき、Ｒ−’ｌ−
Ｆ／Ｆ２１ ｒ！リセットされるため、低速の基本クロ
ック１８が選択され、クロック信号２６としてクロック
制御部１１０に入力される。第３図かられかるようにク
ロック信号２６に幅ノ狭いパルス３１がタイミングｆＴ
１で発生スル、一方、Ｒ−８−Ｆ／Ｆ２２ ＵＯＲゲー
）２９ｖｆ−通してクロック切換信号２８にエクタイミ
ングＴ１でリセットされる几め、ＡＮＤゲート２７によ
り上記のクロック１６号２６の幅の狭いパルス３１はカ
ットされる。そしてクロック信号２６が次に＠１”とな
るタイミングＴ２でＲ−８−Ｆ／Ｆ２２がセットされ、
クロック信号２６がＣＰＵクロック１２としてＣＰＵ１
２に入力される。
ロック切換信号２８がクロック選択部１４に入力された
とする。又クロック切換信号２８は高速の基本クロック
１６に同期しているものとする。このとき、Ｒ−’ｌ−
Ｆ／Ｆ２１ ｒ！リセットされるため、低速の基本クロ
ック１８が選択され、クロック信号２６としてクロック
制御部１１０に入力される。第３図かられかるようにク
ロック信号２６に幅ノ狭いパルス３１がタイミングｆＴ
１で発生スル、一方、Ｒ−８−Ｆ／Ｆ２２ ＵＯＲゲー
）２９ｖｆ−通してクロック切換信号２８にエクタイミ
ングＴ１でリセットされる几め、ＡＮＤゲート２７によ
り上記のクロック１６号２６の幅の狭いパルス３１はカ
ットされる。そしてクロック信号２６が次に＠１”とな
るタイミングＴ２でＲ−８−Ｆ／Ｆ２２がセットされ、
クロック信号２６がＣＰＵクロック１２としてＣＰＵ１
２に入力される。
タイミングＴ３で低速から高速へのクロック切換信号２
１Ｇが発生すると、Ｒ−’３−Ｆ／Ｆ２１はリセットさ
れ高速の基本クロック１６がクロック信号２６としてク
ロック制御部１１０に入力される。
１Ｇが発生すると、Ｒ−’３−Ｆ／Ｆ２１はリセットさ
れ高速の基本クロック１６がクロック信号２６としてク
ロック制御部１１０に入力される。
クロック切換信号２１０も高速の基本クロック１６に同
期している。タイミングＴ３では、Ｒ−８−Ｆ／Ｆ２２
がクロック切換信号２１Ｇにエリリセットされる几め、
タイミングＴ３で発生する幅の狭いパルス３２はＡＮＤ
ゲート２７にＬＤカットされる。
期している。タイミングＴ３では、Ｒ−８−Ｆ／Ｆ２２
がクロック切換信号２１Ｇにエリリセットされる几め、
タイミングＴ３で発生する幅の狭いパルス３２はＡＮＤ
ゲート２７にＬＤカットされる。
そして次にクロック信号２６が＠１″となるタイミング
Ｔ４でＲ−８−Ｆ／Ｆ２２がセットされ、クロック信号
２６がＣＰＵクロック１２としてＣＰＵ１１に入力され
る。
Ｔ４でＲ−８−Ｆ／Ｆ２２がセットされ、クロック信号
２６がＣＰＵクロック１２としてＣＰＵ１１に入力され
る。
この工うにクロック制御部１１０は几−８−Ｆ７Ｆ２２
とＡＮＤゲート２７に二ってクロック切換え直後のｌク
ロックを除去し、幅の狭いパルスが発生してもＣＰＵク
ロック１２としてＣＰＵＩＩに入力されないエリ制御し
ている。これに工って、高速、低速のクロックを切換え
たときでもＣＰＵ１１に誤動作が起こるのを防ぐことが
できるので、任意に高速・低速のクロックを切換えるこ
とができる。そして低速の基本タロツク１８で動作して
いるときは高速のクロックの発振部１５の発振を停止さ
せれば、ＣＰＵ１１が高速の基本クロック１６で動作し
ているときに比べて大幅に消費電力を減少させることが
できる。
とＡＮＤゲート２７に二ってクロック切換え直後のｌク
ロックを除去し、幅の狭いパルスが発生してもＣＰＵク
ロック１２としてＣＰＵＩＩに入力されないエリ制御し
ている。これに工って、高速、低速のクロックを切換え
たときでもＣＰＵ１１に誤動作が起こるのを防ぐことが
できるので、任意に高速・低速のクロックを切換えるこ
とができる。そして低速の基本タロツク１８で動作して
いるときは高速のクロックの発振部１５の発振を停止さ
せれば、ＣＰＵ１１が高速の基本クロック１６で動作し
ているときに比べて大幅に消費電力を減少させることが
できる。
以上説明したエクに、本発明のマイクロコンビエータは
、上記の構成にＬＤ通常動作時には高速のクロックにＬ
Ｄ演算処理の高速化を実現し、低消費電力動作時には低
速のクロックに切り換えて動作し高速のクロックの発振
を停止させることができるので、消費電力を低減して、
常に安定した精度の高い動作速度をもつマイクロコンビ
為−タが得られる。
、上記の構成にＬＤ通常動作時には高速のクロックにＬ
Ｄ演算処理の高速化を実現し、低消費電力動作時には低
速のクロックに切り換えて動作し高速のクロックの発振
を停止させることができるので、消費電力を低減して、
常に安定した精度の高い動作速度をもつマイクロコンビ
為−タが得られる。
例えば、通常動作時には４１９ＭＨｚのクロックで高速
動作し、低消費電力動作時には３２ｋＨｚの低速クロッ
クで時計愼能だけは継続させておくことができるなどそ
の効果は大きい。
動作し、低消費電力動作時には３２ｋＨｚの低速クロッ
クで時計愼能だけは継続させておくことができるなどそ
の効果は大きい。
第１１凶は本発明の実施例のブロック図、纂２図は本発
明の一実施例のクロック選択部、クロック制御部の具体
的な回路例を示すブロック図、第３図は本発明の一実施
例の動作を示すタイミングチャートである。 １１・・・・・・中央処理部、１２・・・・・・ＣＰＵ
クロック、１３・・・・・・記憶部、１４・・・・・・
クロック選択部、１５゜１７・・・・・・発振部、１６
．１８・・・・・・基本クロック、１９・・・・・・ク
ロック切換信号、１１０・・・・・・クロック制御部、
１１１・・・・・・クロック停止信号、２１．２２・・
・・・・几−８−Ｆ／Ｆ、２３，２４．２７・・・・・
・ＡＮＤゲート、２５．２９・・・・・・０几ゲート、
２６・・・・・・クロック信号、２８，２１０・・・・
・・クロック切換信号、３１．３２・・・・・・幅の狭
いパルス。 パ↓７「、：・ 代理人 弁理士 円 原 晋ｊ′２ ご−Ａ゛
〈・−
明の一実施例のクロック選択部、クロック制御部の具体
的な回路例を示すブロック図、第３図は本発明の一実施
例の動作を示すタイミングチャートである。 １１・・・・・・中央処理部、１２・・・・・・ＣＰＵ
クロック、１３・・・・・・記憶部、１４・・・・・・
クロック選択部、１５゜１７・・・・・・発振部、１６
．１８・・・・・・基本クロック、１９・・・・・・ク
ロック切換信号、１１０・・・・・・クロック制御部、
１１１・・・・・・クロック停止信号、２１．２２・・
・・・・几−８−Ｆ／Ｆ、２３，２４．２７・・・・・
・ＡＮＤゲート、２５．２９・・・・・・０几ゲート、
２６・・・・・・クロック信号、２８，２１０・・・・
・・クロック切換信号、３１．３２・・・・・・幅の狭
いパルス。 パ↓７「、：・ 代理人 弁理士 円 原 晋ｊ′２ ご−Ａ゛
〈・−
Claims (1)
- 異なる周波数で発振する二つの発振部と、該二つの発振
部の発生する二つのクロックのいずれか一方に同期して
動作する中央処理部と、前記中央処理部からクロック切
換信号が発生したとき前記中央処理部への入力クロック
を前記二つのクロックの一方から他方へ切換えるクロッ
ク選択部と、前記中央処理部への入力クロックのうちク
ロック切換信号が発生した直後の１クロックが前記中央
処理部へ入力されるのを禁止するクロック制御部とを備
えたことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245302A JPS61123916A (ja) | 1984-11-20 | 1984-11-20 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245302A JPS61123916A (ja) | 1984-11-20 | 1984-11-20 | マイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61123916A true JPS61123916A (ja) | 1986-06-11 |
Family
ID=17131647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59245302A Pending JPS61123916A (ja) | 1984-11-20 | 1984-11-20 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61123916A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61128312A (ja) * | 1984-11-28 | 1986-06-16 | Toshiba Corp | 演算処理装置 |
| EP0446958A2 (en) * | 1990-03-16 | 1991-09-18 | Nec Corporation | Single-chip microcumputer with clocksignal switching function |
| US7293185B2 (en) | 2003-07-22 | 2007-11-06 | Oki Electric Industry Co., Ltd. | Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock |
| JP2010272297A (ja) * | 2009-05-20 | 2010-12-02 | Mitsubishi Electric Corp | 回路遮断器及びその動作制御方法 |
-
1984
- 1984-11-20 JP JP59245302A patent/JPS61123916A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61128312A (ja) * | 1984-11-28 | 1986-06-16 | Toshiba Corp | 演算処理装置 |
| EP0446958A2 (en) * | 1990-03-16 | 1991-09-18 | Nec Corporation | Single-chip microcumputer with clocksignal switching function |
| US7293185B2 (en) | 2003-07-22 | 2007-11-06 | Oki Electric Industry Co., Ltd. | Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock |
| JP2010272297A (ja) * | 2009-05-20 | 2010-12-02 | Mitsubishi Electric Corp | 回路遮断器及びその動作制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5479644A (en) | Microcomputer having an oscillator part with variable driving ability | |
| KR0134780B1 (ko) | 반도체 집적회로 장치 | |
| JPH07281782A (ja) | クロック制御回路 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPH04348410A (ja) | マイクロコンピュータ | |
| KR100386720B1 (ko) | 마이크로 컴퓨터 | |
| JPH0682310B2 (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPS61234417A (ja) | マイクロコンピユ−タ | |
| JPS6270923A (ja) | 発振回路を備えた集積回路 | |
| JPH0724006B2 (ja) | デ−タ処理装置 | |
| JPS61228725A (ja) | 集積回路装置 | |
| JPH06259164A (ja) | クロック信号生成集積回路 | |
| JPH0224712A (ja) | データ処理回路 | |
| JPS6348203B2 (ja) | ||
| KR100278279B1 (ko) | 클럭발생제어기를가지는클럭발생기 | |
| JPH04167113A (ja) | 情報処理装置 | |
| JPH04158419A (ja) | マイクロコンピュータ | |
| JPS6135565B2 (ja) | ||
| KR100272531B1 (ko) | 전자기기에 있어서의 전원 소모 방지장치 및 방법 | |
| KR100278272B1 (ko) | 전력제어시스템 | |
| JPH05258087A (ja) | マイコン | |
| JPH0326112A (ja) | 集積回路装置 | |
| JPH04171513A (ja) | クロック発生回路 | |
| JPS60105026A (ja) | マイクロコンピユ−タ | |
| JP2830216B2 (ja) | スタンバイ回路 |