JPH0682310B2 - 演算装置の動作周波数切り換え制御回路 - Google Patents

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は、マイクロコンピュータなどの演算装置を高
速動作と低速動作とに切り換えて動作させる場合に使用
され、その動作切り換えを確実に行なうことが出来る演
算装置の動作周波数切り換え制御回路に関する。

［発明の技術的背景］ 一般に高周波動作用、低周波動作用の二つの発振回路を
持つマイクロコンピュータシステムでは、高速処理が必
要な場合には高周波で動作させ、それ程処理速度が必要
でなく、しかも消費電力を押さえる必要があるときは高
周波動作用の発振を停止し、低周波のみで動作させるこ
とでこれを実現している。そして、高速処理が必要にな
ると高周波動作用の発振回路を再起動し、この発振が安
定するまでの時間を考慮した一定時間をカウンタでカウ
ントした後に高周波への切り換えを行なっている。

第１図はこのような用途の、従来の演算装置の動作周波
数切り換え制御回路の構成を示す。図において11はたと
えば32KHzで常時発振する低周波用の発振回路であり、1
2はたとえば4MHzで発振する高周波用の発振回路であ
る。上記高周波用の発振回路12は発振停止信号によって
その動作が制御されている。上記両発振回路11、12の発
振出力信号は周波数切り換え制御回路13に並列的に供給
されている。この周波数切り換え制御回路13は上記発振
停止信号、リセット信号およびカウンタ14からのカウン
ト出力信号に応じて、いずれか一方の発振出力信号をシ
ステムクロック信号発生回路15に選択出力する。システ
ムクロック信号発生回路15は、入力信号の分周やタイミ
ング処理によって、マイクロコンピュータを動作させる
際に用いられる高周波もしくは低周波のシステムクロッ
ク信号φを発生する。カウンタ14はNOR回路16を介して
供給される低周波側のシステムクロック信号φをカウン
トするものであり、後段側の４つのカウント出力信号が
スイッチ17ないし20を介して、上記周波数切り換え制御
回路13に選択的に供給されている。OR回路21は上記発振
停止信号とリセット信号とからカウンタ14に対するクリ
ア信号を形成するとともに、上記NOR回路16に対するゲ
ート制御信号を形成する。

第２図は第１図回路において、システムクロック信号φ
の周波数を切り換える際の動作を示すタイミングチャー
トである。第２図においてfHは高周波用の発振回路12か
らの発振出力信号、fLは低周波用の発振回路11からの発
振出力信号、φはシステムクロック信号である。まず、
初期状態では発振停止信号が０レベルにされ、リセット
信号は始めに１レベルにされた後に０レベルにされてい
る。発振停止信号が０レベルにされていることにより、
発振回路12は動作状態にされている。また、リセット信
号が始めに１レベルにされたことにより周波数切り換え
制御回路13は高周波用の発振回路12の発振出力信号を選
択している。したがってこのとき、システムクロック信
号発生回路15では高周波のシステムクロック信号φが発
生され、マイクロコンピュータは高速度で演算処理を実
行する。次に、高速処理の必要がなくなった場合には発
振停止信号が１レベルにされる。これにより発振回路12
が発振動作を停止するともに、周波数切り換え回路13は
発振回路12からの発振出力信号に換えて低周波用の発振
回路11からの発振出力信号を選択出力する。したがって
このときには、システムクロック信号発生回路15では低
周波のシステムクロック信号φが発生され、マイクロコ
ンピュータは低速度で演算処理を実行する。また上記発
信停止信号が１レベルにされることにより、カウンタ14
はクリア状態にされる。さらに次に、再び高速処理が必
要になると、発振停止信号が０レベルにされる。する
と、発振回路12はすぐに発振動作を再開するが、周波数
切り換え回路13はまだ低周波用の発振回路11からの発振
出力信号を選択出力したままの状態にされている。この
とき、OR回路21の出力は０レベルにされており、NOR回
路16は開かれている。したがって、上記低周波用の発振
回路11からの発振出力信号に基づくシステムクロック信
号φがカウンタ14に供給され、カウンタ14はクリア状態
からこのクロック信号φを順次カウントする。そして、
前記スイッチ17ないし20のうち閉じられているものに対
応したカウンタ14の出力信号が成立すると、始めて周波
数切り換え制御回路13は発振回路11の発振出力信号に換
えて発振回路12からの発振出力信号を選択出力する。こ
こで、上記カウンタ14は、低周波の発振出力信号をカウ
ントすることによって、発振開始後の高周波の発振出力
信号が安定するまでの時間を作っている。

［背景技術の問題点］ このように従来では、低周波用の発振回路11から高周波
用の発振回路12への発振出力信号の切り換えを行なう際
に、発振回路12の発振出力信号の安定する時間を、低周
波用の発振回路11の発振出力信号に基づくクロック信号
φをカウンタ14でカウントすることによって作ってい
る。このため、カウンタ14でのカウント数が不足すると
き、すなわち上記安定時間が短い場合には、高周波の発
振信号が不安定の状態でシステムクロック信号発生回路
15に供給され、これによってクロック信号φも不安定と
なり、マイクロコンビュータの誤動作が発生する恐れが
生じる。

他方、あらゆる周囲環境において動作を保障するために
は最悪の周囲環境での発振安定時間を考えねばならず、
このために上記安定時間を十分に取ると、今度は切り換
え時間がかかり過ぎる等の問題が生じる。

［発明の目的］ この発明は上記のような事情を考慮してなされたもので
あり、その目的はいかなる使用環境においても確実に周
波数の切り換えを実現することが出来る演算装置の動作
周波数切り換え制御回路を提供することにある。

［発明の概要］ 上記のような目的を達成するためこの発明にあっては、
常時動作状態にされる第１の発振回路と、発振動作が制
御信号に基づいて制御され、動作時には上記第１の発振
回路よりも高い周波数で発振する第２の発振回路と、上
記第１、第２の発振回路の発振出力信号から、演算装置
を動作させるための低周波および高周波のクロック信号
を発生するシステムクロック信号発生回路と、上記第２
の発振回路の発振動作が上記制御信号に基づいて停止さ
れ、その後の発振動作再開時に、この第２の発振回路の
発振出力信号が安定するまでの時間をカウントするカウ
ンタとを備え、第２の発振回路の発振動作再開時にこの
第２の発振回路からの発振出力信号を上記カウンタで所
定数カウントさせ、かつこのカウントの終了後に上記第
１の発振回路の発振出力信号に基づく上記クロック信号
を上記カウンタでカウントさせることによって上記時間
を作り、この時間の経過後に上記第１の発振回路からの
発振出力信号に換えて上記第２の発振回路の発振出力信
号を上記システムクロック信号発生回路に供給するよう
にしている。

［発明の実施例］ 以下、図面を参照してこの発明の一実施例を説明する。
第３図はこの発明の動作周波数切り換え制御回路の一実
施例の構成を示す回路図である。なお、前記第１図と対
応する箇所には同一符号を付して説明を行なう。発振回
路11は従来と同様に32KHzで発振する低周波用の発振回
路であり、発振回路12は4MHzで発振する高周波用の発振
回路である。上記両発振回路11、12の発振出力信号は周
波数切り換え制御回路13に供給されるとともに、カウン
タ入力周波数選択回路22に供給されている。上記周波数
切り換え制御回路13は、上記発振停止信号、リセット信
号およびAND回路23からの出力信号に応じて、いずれか
一方の発振出力信号をシステムクロック信号発生回路15
に選択出力するものである。システムクロック信号発生
回路15は、入力信号の分周やタイミング処理によって、
マイクロコンピュータシステムを動作させる際に用いら
れる高周波もしくは低周波のシステムクロック信号φを
発生する。上記カウンタ入力周波数選択回路22には上記
システムクロック信号発生回路15で発生する低周波のク
ロック信号φが供給されており、上記カウンタ14の最終
段のカウント出力信号に応じて、上記発振回路12の発振
出力信号と上記システムクロック信号発生回路15で発生
する低周波のクロック信号φのうちのいずれか一方を上
記カウンタ14に対して選択出力する。カウンタ14はこの
カウンタ入力周波数選択回路22からの出力信号を順次カ
ウントする。そしてその最終段のカウント出力信号は上
記カウンタ入力周波数選択回路22に制御信号として供給
されるとともに上記AND回路23に供給される。さらにカ
ウンタ14の最終段を除く後段側の４つのカウント出力信
号はスイッチ17ないし20を介して上記AND回路23に供給
されている。

次に、上記のように構成されている回路の動作を説明す
る。まず、初期状態では従来と同様に発振停止信号は０
レベルにされ、リセット信号は始めに１レベルにされた
後に０レベルにされている。発振停止信号が０レベルに
されていることにより、発振回路12は動作状態にされて
いる。また、リセット信号がはじめに１レベルにされた
ことにより周波数切り換え制御回路13は高周波用の発振
回路12の発振出力信号を選択している。したがってこの
とき、システムクロック信号発生回路15では高周波のシ
ステムクロック信号φが発生され、マイクロコンピュー
タは高速度で演算処理を実行する。高速処理の必要がな
くなった場合には発振停止信号が１レベルにされる。こ
れにより発振回路12が発振動作を停止するともに、周波
数切り換え回路13は発振回路12からの発振出力信号に換
えて低周波用の発振回路11からの発振出力信号を選択出
力する。したがってこのときには、システムクロック信
号発生回路15では低周波のシステムクロック信号φが発
生され、マイクロコンピュータは低速度で演算処理を実
行し、低消費電力化が達成される。また上記発信停止信
号が１レベルにされることにより、カウンタ14はクリア
状態にされる。次に、再び高速処理が必要になると、発
振停止信号が０レベルにされる。すると、発振回路12は
すぐに発振動作を再開するが、周波数切り換え回路13は
まだ低周波用の発振回路11からの発振出力信号を選択出
力したままの状態にされている。このとき、カウンタ14
の最終段のカウント出力信号は０レベルになっており、
この信号により、カウンタ入力周波数選択回路22は発振
回路12からの発振出力信号をカウンタ14に選択出力す
る。したがってこの後、カウンタ14は供給される高周波
の発振出力信号を順次カウントする。そして、このカウ
ントの途中で最終段のカウント出力信号が成立、すなわ
ち１レベルになると、上記カウンタ入力周波数選択回路
22は発振回路12からの発振出力信号の代わりに今度はシ
ステムクロック信号発生回路15からのクロック信号φを
カウンタ14に出力する。したがってカウンタ14は、今度
は低周波のクロック信号φをカウントする。そしてこの
カウントの途中で、前記スイッチ17ないし20のうち閉じ
られているものに対応したカウンタ14の出力信号が成立
すると、AND回路23の論理が成立して、その出力信号が
１レベルにされる。このときまでに高周波用の発振回路
12は安定に発振をしており、周波数切り換え制御回路13
は発振回路11の発振出力信号に換えて発振回路12からの
発振出力信号を選択出力する。したがって、このときシ
ステムクロック信号発生回路15では高周波のシステムク
ロック信号φが発生され、マイクロコンピュータは再び
高速度で演算処理を実行する。

このようにこの実施例回路では、カウンタ14によって高
周波用の発振回路12の発振出力信号をカウンタ14によっ
て所定数カウントし、実際に発振回路12が発振している
ことを検出した上で発振回路11から12への切り換えを行
なうようにしているので、確実な切り換えを行なうこと
が出来る。しかも一般に発振回路では、発振開始後にい
わゆる発振信号のぬけが生じることがあるが、この実施
例回路では高周波用の発振回路12の発振出力信号をカウ
ンタ14によって所定数カウントして最終段のカウント出
力信号が成立した後、これに続いてさらに低周波用の発
振回路11の発振出力信号に基づくクロック信号φをカウ
ンタ14によって所定数カウントして発振回路12の発振が
十分に安定する時間を作り、この時間の後に発振回路11
から12への切り換えを行なうようにしている。このため
高周波の発振信号のみをカウンタ14でカウントすること
によって上記安定時間を作る場合に比べ、カウンタ14の
段数が少なくて済み、回路規模を小さくすることができ
る。

第４図は、上記周波数切り換え制御回路13の具体的構成
を示す回路図である。この周波数切り換え制御回路13
は、二つのAND回路31,32、この両AND回路31,32の出力が
並列に供給されるOR回路33およびインバータ34からなる
発振信号fL、fHの切り換え回路30と、２入力のNOR回路4
1および３入力のNOR回路42からなり上記切り換え回路30
に供給される制御信号を発生するためのフリップフロッ
プ回路43とから構成されている。そして低周波の発振出
力信号fLはAND回路31に、高周波の発振出力信号fHはAND
回路32にそれぞれ供給されている。また発振停止信号が
上記NOR回路41に、前記AND回路23の出力信号およびリセ
ット信号がNOR回路42にそれぞれ供給されている。この
ような回路において、リセット信号が１レベルにされた
後の初期状態ではフリップフロップ回路43内のNOR回路4
1の出力信号が１レベルにされ、これによって発振信号f
L、fHの切り換え回路30では高周波の発振信号fHが選択
出力される。そして発振停止信号が１レベルになると、
フリップフロップ回路43内のNOR回路41の出力信号が０
レベルにされ、これによって発振信号fL、fHの切り換え
回路30では低周波の発振信号fLが選択出力される。この
後、再び発振停止信号が０レベルになり、かつ前記AND
回路23からの出力信号が１レベルになると、フリップフ
ロップ回路43内のNOR回路41の出力信号が１レベルにさ
れ、これによって発振信号fL、fHの切り換え回路30では
高周波の発振信号fHが選択出力される。

第５図は、上記カウンタ入力周波数選択回路22の具体的
構成を示す回路図である。この回路は上記第４図中の発
振信号fL、fHの切り換え回路30と同様に構成されている
切り換え回路50からなり、入力信号がfL、fHの代わりに
fHとφにされている。また制御信号として前記カウンタ
14の最終段のカウント出力信号が供給されている。

なおこの発明は上記実施例に限定されるものではなく種
々の変形が可能である。たとえば、上記実施例では高周
波数側の発振信号fHをカウンタ14でカウントした後にさ
らに低周波の発振信号に基づくクロック信号φをカウン
タ14でカウントすることにより、前記安定時間を作る場
合について説明したが、これは高周波の発振信号fHのみ
をカウンタ14でカウントして安定時間を作るようにして
もよい。

［発明の効果］ 以上説明したようにこの発明によれば、常時動作状態に
される第１の発振回路と、発振動作が制御信号に基づい
て制御され、動作時には上記第１の発振回路よりも高い
周波数で発振する第２の発振回路と、上記第１、第２の
発振回路の発振出力信号から、演算装置を動作させるた
めの低周波および高周波のクロック信号を形成するクロ
ック信号発生手段と、上記第２の発振回路の発振動作が
上記制御信号に基づいて停止され、その後の発振動作再
開時に、この第２の発振回路の発振出力信号が安定する
までの時間をカウントするカウンタとを備え、第２の発
振回路の発振動作再開時にこの第２の発振回路からの発
振出力信号を上記カウンタで所定数カウントさせ、かつ
このカウントの終了後に上記第１の発振回路の発振出力
信号に基づく上記クロック信号を上記カウンタでカウン
トさせることによって上記時間を作り、この時間の経過
後に上記第１の発振回路からの発振出力信号に換えて上
記第２の発振回路の発振出力信号を上記クロック信号発
生手段に供給するようにしたので、いかなる使用環境に
おいても確実に周波数の切り換えを実現することが出来
る演算装置の動作周波数切り換え制御回路を提供するこ
とが出来る。

【図面の簡単な説明】

第１図は従来回路の回路図、第２図は上記従来回路のタ
イミングチャート、第３図はこの発明にかかる演算装置
の動作周波数切り換え制御回路の一実施例の構成を示す
回路図、第４図は上記実施例回路の一部を具体的に示す
回路図、第５図は同じく上記実施例回路の他の部分を具
体的に示す回路図である。 11…低周波用の発振回路、12…高周波用の発振回路、13
…周波数切り換え回路、14…カウンタ、15…システムク
ロック信号発生回路、17,18,19,20…スイッチ、21…OR
回路、22…カウンタ入力周波数選択回路、23…AND回
路。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−19223（ＪＰ，Ａ) 特開 昭61−18021（ＪＰ，Ａ) 特開 昭59−16029（ＪＰ，Ａ) 特開 昭55−88112（ＪＰ，Ａ) 実開 昭58−101233（ＪＰ，Ｕ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】常時動作状態にされる第１の発振回路と、 発振動作が制御信号に基づいて制御され、動作時には上
   記第１の発振回路よりも高い周波数で発振する第２の発
   振回路と、 上記第１、第２の発振回路の発振出力信号から、演算装
   置を動作させるための低周波および高周波のクロック信
   号を形成するクロック信号発生手段と、 カウンタと、 上記第２の発振回路の発振動作が上記制御信号に基づい
   て停止され、その後の発振動作再開後にこの第２の発振
   回路の発振出力信号を上記カウンタに供給してカウント
   動作を行わせ、このカウント動作の終了後は上記第１の
   発振回路からの発振出力信号に基づく上記クロック信号
   を上記カウンタに供給してカウント動作を行わせるカウ
   ンタ入力選択手段と、 上記カウンタにおける上記第１の発振回路からの発振出
   力信号に基づくクロック信号のカウント動作の終了後
   に、上記第１の発振回路の発振出力信号から上記第２の
   発振回路の発振出力信号へ切り換えて上記クロック信号
   発生手段に供給する切り換え制御手段 とを具備したことを特徴とする演算装置の動作周波数切
   り換え制御回路。