JPS60251418A - 演算装置の動作周波数切り換え制御回路 - Google Patents
演算装置の動作周波数切り換え制御回路Info
- Publication number
- JPS60251418A JPS60251418A JP59108788A JP10878884A JPS60251418A JP S60251418 A JPS60251418 A JP S60251418A JP 59108788 A JP59108788 A JP 59108788A JP 10878884 A JP10878884 A JP 10878884A JP S60251418 A JPS60251418 A JP S60251418A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- circuit
- signal
- frequency
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は、マイクロコンピュータなどの演算装置を高
速動作と低速動作とに切り換えて動作させる場合に使用
され、その動作切り換えを確実に行なうことが出来る演
算装置の動作周波数切り換え制御回路に関する。
速動作と低速動作とに切り換えて動作させる場合に使用
され、その動作切り換えを確実に行なうことが出来る演
算装置の動作周波数切り換え制御回路に関する。
［発明の技術的背景］
一般に高周波動作用、低周波動作用の二つの発振回路を
持つマイクロコンピュータシステムでは、高速処理が必
要な場合には高周波で動作させ、それ程処理速度が必要
でなく、しかも消費電力を押さえる必要があるときは高
周波動作用の発振を停止し、低周波のみで動作させるこ
とでこれを実現している。そして、高速処理が必要にな
ると高周波動作用の発振回路を再起動し、この発振が安
定するまでの時間を考慮した一定ｌｉ間をカウンタでカ
ウントした後に高周波への切り換えを行なっている。
持つマイクロコンピュータシステムでは、高速処理が必
要な場合には高周波で動作させ、それ程処理速度が必要
でなく、しかも消費電力を押さえる必要があるときは高
周波動作用の発振を停止し、低周波のみで動作させるこ
とでこれを実現している。そして、高速処理が必要にな
ると高周波動作用の発振回路を再起動し、この発振が安
定するまでの時間を考慮した一定ｌｉ間をカウンタでカ
ウントした後に高周波への切り換えを行なっている。
第１図はこのような用途の、従来の演算装置の動作周波
数切り換え制御回路の構成を示す。図において１１はた
とえば３２ＫＨ１で常Ｍ発振する低周波用の発振回路で
あり、１２はたとえば４ Ｍ Ｈ２で発振する高周波用
の発振回路である。上記高周波用の発振回路１２は発振
停止信号によってその動作が制御されている。上記両発
振回路１１．１２の発振出力信号は周波数切り換え制御
口−路１３に並列的に供給されている。この周波数切り
換え制御回路１３は上記発振停止信号、リセット信号お
よびカウンタ１４からのカウント出力信号に応じて、い
ずれか一方の発振出力信号をシステムクロック信号発生
回路１５に選択出力する。システムクロック信号発生回
路１５は、入力信号の分周ヤタイミング処理によって、
マイクロコンピュータを動作させる際に用いられる高周
波もしくは低周波のシステムクロック信号φを発生する
。カウンタ１４はＮＯＲ回路１６を介して供給される低
周波側のシステムクロック信号φをカウントするもので
あり、後段側の４つのカウント出力信号がスイッチ１７
ないし２ｏを介して、上記周波数切り換え制御回路１３
に選択的に供給されている。ＯＲ回路２１は上記発振停
止信号とリセット信号とからカウンタ１４に対するクリ
ア信号を形成するとともに、上記ＮＯＲ回路１６に対す
るゲート制御信号を形成する。
数切り換え制御回路の構成を示す。図において１１はた
とえば３２ＫＨ１で常Ｍ発振する低周波用の発振回路で
あり、１２はたとえば４ Ｍ Ｈ２で発振する高周波用
の発振回路である。上記高周波用の発振回路１２は発振
停止信号によってその動作が制御されている。上記両発
振回路１１．１２の発振出力信号は周波数切り換え制御
口−路１３に並列的に供給されている。この周波数切り
換え制御回路１３は上記発振停止信号、リセット信号お
よびカウンタ１４からのカウント出力信号に応じて、い
ずれか一方の発振出力信号をシステムクロック信号発生
回路１５に選択出力する。システムクロック信号発生回
路１５は、入力信号の分周ヤタイミング処理によって、
マイクロコンピュータを動作させる際に用いられる高周
波もしくは低周波のシステムクロック信号φを発生する
。カウンタ１４はＮＯＲ回路１６を介して供給される低
周波側のシステムクロック信号φをカウントするもので
あり、後段側の４つのカウント出力信号がスイッチ１７
ないし２ｏを介して、上記周波数切り換え制御回路１３
に選択的に供給されている。ＯＲ回路２１は上記発振停
止信号とリセット信号とからカウンタ１４に対するクリ
ア信号を形成するとともに、上記ＮＯＲ回路１６に対す
るゲート制御信号を形成する。
第２図は第１図回路において、システムクロック信号φ
の周波数を切り換える際の動作を示すタイミングチャー
トである。第２図においてｆＨは高周波用の発振回路１
２からの発振出力信号、ｆ ｌ−は低周波用の発振回廊
１１からの発振出力信号、φはシステムクロック信号で
ある。まず、初期状態では発振停止信号がＯレベルにさ
れ、リセット信号は始めにルベルにされた後にＯレベル
にされている。発振停止信号がＯレベルにされているこ
とにより、発振回路１２は動作状態にされている。
の周波数を切り換える際の動作を示すタイミングチャー
トである。第２図においてｆＨは高周波用の発振回路１
２からの発振出力信号、ｆ ｌ−は低周波用の発振回廊
１１からの発振出力信号、φはシステムクロック信号で
ある。まず、初期状態では発振停止信号がＯレベルにさ
れ、リセット信号は始めにルベルにされた後にＯレベル
にされている。発振停止信号がＯレベルにされているこ
とにより、発振回路１２は動作状態にされている。
また、リセット信号が始めにルベルにされたことにより
周波数切り換え制御回路１３は高周波用の発振回路１２
の発振出力信号を選択している。したがってこのとき、
システムクロック信号発生回路１５では高周波のシステ
ムクロック信号φが発生され、マイクロコンピュータは
高速度で演算処理を実行する。次に、高速処理の必要が
なくなった場合には発振停止信号がルベルにされる。こ
れにより発振回路１２が発振動作を停止するともに、周
波数切り換え回路１３は発振回路１２からの発振出力信
号に換えて低周波用の発振回路１１からの発振出力信号
を選択出力する。したがってこのときには、システムク
ロック信号発生回路１５では低周波のシステムクロック
信号φが発生され、マイクロコンピュータは低速度で演
算処理を実行する。また上記発信停止信号がルベルにさ
れることにより、カウンタ１４はクリア状態にされる。
周波数切り換え制御回路１３は高周波用の発振回路１２
の発振出力信号を選択している。したがってこのとき、
システムクロック信号発生回路１５では高周波のシステ
ムクロック信号φが発生され、マイクロコンピュータは
高速度で演算処理を実行する。次に、高速処理の必要が
なくなった場合には発振停止信号がルベルにされる。こ
れにより発振回路１２が発振動作を停止するともに、周
波数切り換え回路１３は発振回路１２からの発振出力信
号に換えて低周波用の発振回路１１からの発振出力信号
を選択出力する。したがってこのときには、システムク
ロック信号発生回路１５では低周波のシステムクロック
信号φが発生され、マイクロコンピュータは低速度で演
算処理を実行する。また上記発信停止信号がルベルにさ
れることにより、カウンタ１４はクリア状態にされる。
さらに次に、再び高速処理が必要になると、発振停止信
号がＯレベルにされる。すると、発振回路１２はすぐに
発振動作を再開するが、周波数切り換え回路１３はまだ
低周波用の発振回路１１からの発振出力信号を選択出力
したままの状態にされている。このとき、ＯＲ回路２１
の出力はＯレベルにされており、ＮＯＲ回路１６は開か
れている。したがって、上記低周波用の発振回路１１か
らの発振出力信号に基づくシステムクロック信号φがカ
ウンタ１４に供給され、カウンタ１４はクリア状態から
このクロ゛為ツク信号φ−シ、 を順次カウントする。そして、前記スイッチ１１ないし
２０のうち閉じられているものに対応したカウンタ１４
の出力信号が成立すると、始めて周波数切り換え制御回
路１３は発振回路１１の発振出力信号に換えて発振回路
１２からの発振出力信号を選択出力する。ここで、上記
カウンタ１４は、低周波の発振出力信号をカウントする
ことによって、発振開始後の高周波の発振出力信号が安
定するまでの時間を作っている。
号がＯレベルにされる。すると、発振回路１２はすぐに
発振動作を再開するが、周波数切り換え回路１３はまだ
低周波用の発振回路１１からの発振出力信号を選択出力
したままの状態にされている。このとき、ＯＲ回路２１
の出力はＯレベルにされており、ＮＯＲ回路１６は開か
れている。したがって、上記低周波用の発振回路１１か
らの発振出力信号に基づくシステムクロック信号φがカ
ウンタ１４に供給され、カウンタ１４はクリア状態から
このクロ゛為ツク信号φ−シ、 を順次カウントする。そして、前記スイッチ１１ないし
２０のうち閉じられているものに対応したカウンタ１４
の出力信号が成立すると、始めて周波数切り換え制御回
路１３は発振回路１１の発振出力信号に換えて発振回路
１２からの発振出力信号を選択出力する。ここで、上記
カウンタ１４は、低周波の発振出力信号をカウントする
ことによって、発振開始後の高周波の発振出力信号が安
定するまでの時間を作っている。
［背景技術の問題点］
このように従来では、低周波用の発振回路１１がら高周
波用の発振回路１２への発振出力信号の切り換えを行な
う際に、発振回路１２の発振出力信号の安定するＲ間を
、低周波用の発振回路１１の発振出力信号に基づくクロ
ック信号φをカウンタ１４でカウントすることによって
作っている。このため、カウンタ１４でのカウント数が
不足するとき、すなわち上記安定時間が短い場合には、
高周波の発振信号が不安定の状態でシステムクロック信
号発生回路１５に供給され、これによってクロック信号
φも不安定となり、マイクロコンピュータの誤動作が発
生する恐れが生じる。
波用の発振回路１２への発振出力信号の切り換えを行な
う際に、発振回路１２の発振出力信号の安定するＲ間を
、低周波用の発振回路１１の発振出力信号に基づくクロ
ック信号φをカウンタ１４でカウントすることによって
作っている。このため、カウンタ１４でのカウント数が
不足するとき、すなわち上記安定時間が短い場合には、
高周波の発振信号が不安定の状態でシステムクロック信
号発生回路１５に供給され、これによってクロック信号
φも不安定となり、マイクロコンピュータの誤動作が発
生する恐れが生じる。
他方、あらゆる周囲環境において動作を保障するために
は最悪の周囲環境での発振安定時間を考えねばならず、
このために上記安定時間を十分に取ると、今度は切り換
え時間がかかり過ぎる等の問題が生じる。
は最悪の周囲環境での発振安定時間を考えねばならず、
このために上記安定時間を十分に取ると、今度は切り換
え時間がかかり過ぎる等の問題が生じる。
［発明の目的］
この発明は上記のような事情を考慮してなされたもので
あり、その目的はいかなる使用環境においても確実に周
波数の切り換えを実現することが出来る演算装置の動作
周波数切り換え制御回路を提供することにある。
あり、その目的はいかなる使用環境においても確実に周
波数の切り換えを実現することが出来る演算装置の動作
周波数切り換え制御回路を提供することにある。
［発明の概要コ
上記のような目的を達成するためこの発明にあっては、
常時動作状態にされる第１の発振回路と、発振動作が制
御信号に基づいて制御され、動作時には上記第１の発振
回路よりも高い周波数で発振する第２の発振回路と、上
記第１、第２の発振回路の発振出力信号から、演算装置
を動作させるための低周波および高周波のクロック信号
を発生するシステムクロック信号発生回路と、上記第２
の発振回路の発振動作が上記制御信号に基づいて停止さ
れ、その後の発振動作再開時に、この第２の発振回路の
発振出力信号が安定するまでの時間をカウントするカウ
ンタとを備え、第２の発振回路の発振動作再開時にこの
第２の発振回路からの発振出力信号を上記カウンタで所
定数カウントさせ、かつこのカウントの終了後に上記第
１の発振回路の発振出力信号に基づく上記クロック信号
を上記カウンタでカウントさせることによって上記時間
を作り、この時間の経過後に上記第１の発振回路からの
発振出力信号に換えて上記第２の発振回路の発振出力信
号を上記システムクロック信号発生回路に供給するよう
にしている。
常時動作状態にされる第１の発振回路と、発振動作が制
御信号に基づいて制御され、動作時には上記第１の発振
回路よりも高い周波数で発振する第２の発振回路と、上
記第１、第２の発振回路の発振出力信号から、演算装置
を動作させるための低周波および高周波のクロック信号
を発生するシステムクロック信号発生回路と、上記第２
の発振回路の発振動作が上記制御信号に基づいて停止さ
れ、その後の発振動作再開時に、この第２の発振回路の
発振出力信号が安定するまでの時間をカウントするカウ
ンタとを備え、第２の発振回路の発振動作再開時にこの
第２の発振回路からの発振出力信号を上記カウンタで所
定数カウントさせ、かつこのカウントの終了後に上記第
１の発振回路の発振出力信号に基づく上記クロック信号
を上記カウンタでカウントさせることによって上記時間
を作り、この時間の経過後に上記第１の発振回路からの
発振出力信号に換えて上記第２の発振回路の発振出力信
号を上記システムクロック信号発生回路に供給するよう
にしている。
［発明の実施例］
以下、図面を参照してこの発明の一実施例を説明する。
第３図はこの発明の動作周波数切り換え制御回路の一実
施例の構成を示す回路図である。
施例の構成を示す回路図である。
なお、前記第１図と対応する箇所には同一符号を付して
説明を行なう。発振回路１１は従来と同様に３２ＫＨ１
で発振する低周波用の発振回路であり、発振回路１２は
４ Ｍ Ｈｌで発振する高周波用の発振回路である。上
記両発振回路１１．１２の発振出力信号は周波数切り換
え制御回路１３に供給されるとともに、カウンタ入力周
波数選択回路２２に供給されている。
説明を行なう。発振回路１１は従来と同様に３２ＫＨ１
で発振する低周波用の発振回路であり、発振回路１２は
４ Ｍ Ｈｌで発振する高周波用の発振回路である。上
記両発振回路１１．１２の発振出力信号は周波数切り換
え制御回路１３に供給されるとともに、カウンタ入力周
波数選択回路２２に供給されている。
上記周波数切り換え制御回路１３は、上記発振停止信号
、リセット信号およびＡＮＤ回路２３からの出力信号に
応じて、いずれか一方の発振出力信号をシステムクロッ
ク信号発生回路１５に選択出力するものである。システ
ムクロック信号発生回路１５は、入力信号の分周やタイ
ミング処理によって、マイクロコンピュータシステムを
動作させる際に用いられる高周波もしくは低周波のシス
テムクロック信号φを発生する。上記カウンタ入力周波
数選択回路２２には上記システムクロック信号発生回路
１５で発生する低周波のクロック信号φが供給されて
−おり、上記カウンタ１４の最終段のカ・ラント出力信
号に応じて、上記発振回路１２の発振出力信号と上記シ
ステムクロック信号発生回路１５で発生する低周波のク
ロック信号φのうちのいずれが一方を上記カウンタ１４
に対して選択出力する。カウンタ１４はこのカウンタ入
力周波数選択回路２２からの出力信号を順次カウントす
る。そしてその最終段のカウント出力信号は上記カウン
タ入力周波数選択回路２２に制御信号として供給される
とともに上記ＡＮＤ回路２３に供給される。ざらにカウ
ンタ１４の最終段を除く後段側の４つのカウント出力信
号はスイッチ１７ないし２０を介して上記ＡＮＤ回路２
３に供給されている。
、リセット信号およびＡＮＤ回路２３からの出力信号に
応じて、いずれか一方の発振出力信号をシステムクロッ
ク信号発生回路１５に選択出力するものである。システ
ムクロック信号発生回路１５は、入力信号の分周やタイ
ミング処理によって、マイクロコンピュータシステムを
動作させる際に用いられる高周波もしくは低周波のシス
テムクロック信号φを発生する。上記カウンタ入力周波
数選択回路２２には上記システムクロック信号発生回路
１５で発生する低周波のクロック信号φが供給されて
−おり、上記カウンタ１４の最終段のカ・ラント出力信
号に応じて、上記発振回路１２の発振出力信号と上記シ
ステムクロック信号発生回路１５で発生する低周波のク
ロック信号φのうちのいずれが一方を上記カウンタ１４
に対して選択出力する。カウンタ１４はこのカウンタ入
力周波数選択回路２２からの出力信号を順次カウントす
る。そしてその最終段のカウント出力信号は上記カウン
タ入力周波数選択回路２２に制御信号として供給される
とともに上記ＡＮＤ回路２３に供給される。ざらにカウ
ンタ１４の最終段を除く後段側の４つのカウント出力信
号はスイッチ１７ないし２０を介して上記ＡＮＤ回路２
３に供給されている。
次に、上記のように構成されている回路の動作を説明す
る。まず、初期状態では従来と同様に発振停止信号は０
レベルにされ、リセット信号は始めにルベルにされた後
にＯレベルにされている。
る。まず、初期状態では従来と同様に発振停止信号は０
レベルにされ、リセット信号は始めにルベルにされた後
にＯレベルにされている。
発振停止信号がＯレベルにされていることにより、発振
回路１２は動作状態にされている。また、リセット信号
がはじめにルベルにされたことにより周波数切り換え制
御回路１３は高周波用の発振回路１２の発振出力信号を
選択している。したがってこのとき、システムクロック
信号発生回路１５では高周波のシステムクロック信号φ
が発生され、マイクロコンピュータは高速度で演算処゛
理を実行する。
回路１２は動作状態にされている。また、リセット信号
がはじめにルベルにされたことにより周波数切り換え制
御回路１３は高周波用の発振回路１２の発振出力信号を
選択している。したがってこのとき、システムクロック
信号発生回路１５では高周波のシステムクロック信号φ
が発生され、マイクロコンピュータは高速度で演算処゛
理を実行する。
高速処理の必要がなくなった場合には発振停止信号がル
ベルにされる。これにより発振回路１２が発振動作を停
止するともに、周波数切り換え回路１３は発振回路１２
からの発振出力信号に換えて低周波用の発振回路１１か
らの発振出力信号を選択出力する。したがってこのとき
には、システムクロック信号発生回路１５では低周波の
システムクロック信号φが発生され、マイクロコンピュ
ータは低速度で演算処理を実行し、低消費電力化が達成
される。また上記発信停止信号がルベルにされることに
より、カウンタ１４はクリア状態にされる。次に、再び
高速処理が必要になると、発振停止信号が０レベルにさ
れる。すると、発振回路１２はすぐに発振動作を再開す
るが、周波数切り換え回路１３はまだ低周波用の発振回
路１１からの発振出力信号を選択出力したままの状態に
されている。このとき、カウンタ１４の最終段のカウン
ト出力信号はＯレベルになっており、この信号により、
カウンタ入力周波数選択回路２２は発振回路１２からの
発振出力信号をカウンタ１４に選択出力する。したがっ
てこの後、カウンタ１４は供給される高周波の発振出力
信号を順次カウントする。そして、このカウントの途中
で最終段のカウント出力信号が成立、すなわちルベルに
なると、上記カウンタ入力周波数選択回路２２は発振回
路１２からの発振出力信号の代わりに今度はシステムク
ロック信号発生回路１５からのクロック信号φをカウン
タ１４に出力する。
ベルにされる。これにより発振回路１２が発振動作を停
止するともに、周波数切り換え回路１３は発振回路１２
からの発振出力信号に換えて低周波用の発振回路１１か
らの発振出力信号を選択出力する。したがってこのとき
には、システムクロック信号発生回路１５では低周波の
システムクロック信号φが発生され、マイクロコンピュ
ータは低速度で演算処理を実行し、低消費電力化が達成
される。また上記発信停止信号がルベルにされることに
より、カウンタ１４はクリア状態にされる。次に、再び
高速処理が必要になると、発振停止信号が０レベルにさ
れる。すると、発振回路１２はすぐに発振動作を再開す
るが、周波数切り換え回路１３はまだ低周波用の発振回
路１１からの発振出力信号を選択出力したままの状態に
されている。このとき、カウンタ１４の最終段のカウン
ト出力信号はＯレベルになっており、この信号により、
カウンタ入力周波数選択回路２２は発振回路１２からの
発振出力信号をカウンタ１４に選択出力する。したがっ
てこの後、カウンタ１４は供給される高周波の発振出力
信号を順次カウントする。そして、このカウントの途中
で最終段のカウント出力信号が成立、すなわちルベルに
なると、上記カウンタ入力周波数選択回路２２は発振回
路１２からの発振出力信号の代わりに今度はシステムク
ロック信号発生回路１５からのクロック信号φをカウン
タ１４に出力する。
したがってカウンタ１４は、今度は低周波のクロック信
号φをカウントする。そしてこのカウントの途中で、前
記スイッチ１１ないし２０のうち閉じられているものに
対応したカウンタ１４の出力信号が成立すると、ＡＮＤ
回路２３の論理が成立して、その出力信号がルベルにさ
れる。このときまでに高周波用の発振回路１２は安定に
発振をしており、周波数切り換え制御回路１３は発振回
路１１の発振出力信号に換えて発振回路１２からの発振
出力信号を選択出力する。したがって、このときシステ
ムクロック信号発生回路１５では高周波のシステムクロ
ック信号φが発生され、マイクロコンピュータは再び高
速度で演算処理を実行する。
号φをカウントする。そしてこのカウントの途中で、前
記スイッチ１１ないし２０のうち閉じられているものに
対応したカウンタ１４の出力信号が成立すると、ＡＮＤ
回路２３の論理が成立して、その出力信号がルベルにさ
れる。このときまでに高周波用の発振回路１２は安定に
発振をしており、周波数切り換え制御回路１３は発振回
路１１の発振出力信号に換えて発振回路１２からの発振
出力信号を選択出力する。したがって、このときシステ
ムクロック信号発生回路１５では高周波のシステムクロ
ック信号φが発生され、マイクロコンピュータは再び高
速度で演算処理を実行する。
このようにこの実施例回路では、カウンタ１４によって
高周波用の発振回路１２の発振出力信号をカウンタ１４
によって所定数カウントし、実際に発振回路１２が発振
していることを検出した上で発振回路１１から１２への
切り換えを行なうようにしているので、確実な切り換え
を行なうことが出来る。しかも一般に発振回路では、発
振開始後にいわゆる発振信号のぬけが生じることがある
が、この実施例回路では高周波用の発振回路１２の発振
出力信号をカウンタ１４によって所定数カウントして最
終段のカウント出力信号が成立した後、これに続いてさ
らに低周波用の発振回路１１の発振出力信号に基づくク
ロック信号φをカウンタ１４によって所定数カウントし
て発振回路１２の発振が十分に安定する時間を作り、こ
の時間の後に発振回路１１から１２への切り換えを行な
うようにしている。このため高周波の発振信号のみをカ
ウンタ１４でカウントすることによって上記安定時間を
作る場合に比べ、カウンタ１４の段数が少なくて済み、
回路規模を小さくすることが出来る。
高周波用の発振回路１２の発振出力信号をカウンタ１４
によって所定数カウントし、実際に発振回路１２が発振
していることを検出した上で発振回路１１から１２への
切り換えを行なうようにしているので、確実な切り換え
を行なうことが出来る。しかも一般に発振回路では、発
振開始後にいわゆる発振信号のぬけが生じることがある
が、この実施例回路では高周波用の発振回路１２の発振
出力信号をカウンタ１４によって所定数カウントして最
終段のカウント出力信号が成立した後、これに続いてさ
らに低周波用の発振回路１１の発振出力信号に基づくク
ロック信号φをカウンタ１４によって所定数カウントし
て発振回路１２の発振が十分に安定する時間を作り、こ
の時間の後に発振回路１１から１２への切り換えを行な
うようにしている。このため高周波の発振信号のみをカ
ウンタ１４でカウントすることによって上記安定時間を
作る場合に比べ、カウンタ１４の段数が少なくて済み、
回路規模を小さくすることが出来る。
第４図は、上記周波数切り換え制御回路１３の具体的構
成を示す回路図である。この周波数切り換え制御回路１
３は、二つのＡＮＤ回路３１．３２、この両ＡＮＤ回路
３１．３２の出力が並列に供給されるＯＲ回路３３およ
びインバータ３４からなる発振信号ｆＬ１ｆＨの切り換
え回路３０と、２人力のＮＯＲ回路４１および３人力の
ＮＯＲ回路４２からなり上記切り換え回路３０に供給さ
れる制御信号を発生するための７リツプ７０ツブ回路４
３とから構成されている。そして低周波の発振出力信号
ｆＬはＡＮＤ回路３１に、高周波の発振出力信号ｆＨは
ＡＮＤ回路３２にそれぞれ供給されている。また発振停
止信号が上記ＮＯＲ回路４１に、前記ＡＮＤ回路２３の
出力信号およびリセット信号がＮＯＲ回路４２にそれぞ
れ供給されている。このような回路において、°リセッ
ト信号がルベルにされた後の初期状態ではフリツプフロ
ツプ回路４３内のＮＯＲ回路４１の出力信号がルベルに
され、これによって発振信号ｆＬ、ｆｌ（の切り換え回
ｗｊｓｏでは高周波の発振信号ｆＨが選択出力される。
成を示す回路図である。この周波数切り換え制御回路１
３は、二つのＡＮＤ回路３１．３２、この両ＡＮＤ回路
３１．３２の出力が並列に供給されるＯＲ回路３３およ
びインバータ３４からなる発振信号ｆＬ１ｆＨの切り換
え回路３０と、２人力のＮＯＲ回路４１および３人力の
ＮＯＲ回路４２からなり上記切り換え回路３０に供給さ
れる制御信号を発生するための７リツプ７０ツブ回路４
３とから構成されている。そして低周波の発振出力信号
ｆＬはＡＮＤ回路３１に、高周波の発振出力信号ｆＨは
ＡＮＤ回路３２にそれぞれ供給されている。また発振停
止信号が上記ＮＯＲ回路４１に、前記ＡＮＤ回路２３の
出力信号およびリセット信号がＮＯＲ回路４２にそれぞ
れ供給されている。このような回路において、°リセッ
ト信号がルベルにされた後の初期状態ではフリツプフロ
ツプ回路４３内のＮＯＲ回路４１の出力信号がルベルに
され、これによって発振信号ｆＬ、ｆｌ（の切り換え回
ｗｊｓｏでは高周波の発振信号ｆＨが選択出力される。
そして発振停止信号がルベルになると、フリップフロッ
プ回路４３内のＮＯＲ回路４１の出力信号がＯレベルに
され、これによって発振信号ｆＬ１ｆＨの切り換え回路
３０では低周波の発振信号ｆしが選択出力される。この
後、再び発振停止信号がＯレベルになり、かつ前記ＡＮ
Ｄ回路２３からの出力信号がルベルになると、フリップ
フロップ回路４３内のＮＯＲ回路４１の出力信号がルベ
ルにされ、これによって発振信号ｆＬ、ｆＨの切り換え
回路３０では高周波の発振信号ｆｌ−１が選択出力され
る。
プ回路４３内のＮＯＲ回路４１の出力信号がＯレベルに
され、これによって発振信号ｆＬ１ｆＨの切り換え回路
３０では低周波の発振信号ｆしが選択出力される。この
後、再び発振停止信号がＯレベルになり、かつ前記ＡＮ
Ｄ回路２３からの出力信号がルベルになると、フリップ
フロップ回路４３内のＮＯＲ回路４１の出力信号がルベ
ルにされ、これによって発振信号ｆＬ、ｆＨの切り換え
回路３０では高周波の発振信号ｆｌ−１が選択出力され
る。
第５図は、上記カウンタ入力周波数選択回路２２の具体
的構成を示す回路図である。この回路は上記第４図中の
発振信号ｆｌ−，ｆｌ−１の切り換え回路３０と同様に
構成されている切り換え回路５０からなり、入力信号が
ｆし、ｆＨの代わりにｆ）ｌとφにされている。またＩ
ＩＪＩＩＩ信号として前記カウンタ１４の最終段のカラ
ン１−出力信号が供給されている。
的構成を示す回路図である。この回路は上記第４図中の
発振信号ｆｌ−，ｆｌ−１の切り換え回路３０と同様に
構成されている切り換え回路５０からなり、入力信号が
ｆし、ｆＨの代わりにｆ）ｌとφにされている。またＩ
ＩＪＩＩＩ信号として前記カウンタ１４の最終段のカラ
ン１−出力信号が供給されている。
なおこの発明は上記実施例に限定されるものではなく種
々の変形が可能である。たとえば、上記実施例では高周
波数側の発振信号ｆＨをカウンタ１４でカウントした後
にさらに低周波の発振信号に基づくクロック信号φをカ
ウンタ１４でカウントすることにより、前記安定時間を
作る場合について説明したが、これは高周波の発振信号
ｆＨのみをカウンタ１４でカウントして安定時間を作る
ようにしてもよい。
々の変形が可能である。たとえば、上記実施例では高周
波数側の発振信号ｆＨをカウンタ１４でカウントした後
にさらに低周波の発振信号に基づくクロック信号φをカ
ウンタ１４でカウントすることにより、前記安定時間を
作る場合について説明したが、これは高周波の発振信号
ｆＨのみをカウンタ１４でカウントして安定時間を作る
ようにしてもよい。
［発明の効果コ
以上説明したようにこの発明によれば、常時動作状態に
される第１の発振回路と、発振動作が制御信号に基づい
て制御され、動作時には上記第１の発振回路よりも高い
周波数で発振する第２の発振回路と、上記第１、第２の
発振回路の発振出力信号から、演算装置を動作させるた
めの低周波および高周波のクロック信号を形成するクロ
ック信号発生手段と、上記第２の発振回路の発振動作が
上記制御信号に基づいて停止され、その後の発振動作再
開時に、この第２の発振回路の発振出力信号が安定する
までの時間をカウントするカウンタとを備え、第２の発
振回路の発振動作再開時にこの第２の発振回路からの発
振出力信号を上記カウンタで所定数カウントさせ、かつ
このカウントの終了後に上記第１の発振回路の発振出力
信号に基づく上記クロック信号を上記カウンタでカウン
トさせることによって上記時間を作り、この時間の経過
後に上記第１の発振回路からの発振出力信号に換えて上
記第２の発振回路の発振出力信号を上記クロック信号発
生手′段に供給するようにしたので、いかなる使用環境
においても確実に周波数の切り換えを実現することが出
来る演算装置の動作周波数切り換え制御回路を提供する
ことが出来る。
される第１の発振回路と、発振動作が制御信号に基づい
て制御され、動作時には上記第１の発振回路よりも高い
周波数で発振する第２の発振回路と、上記第１、第２の
発振回路の発振出力信号から、演算装置を動作させるた
めの低周波および高周波のクロック信号を形成するクロ
ック信号発生手段と、上記第２の発振回路の発振動作が
上記制御信号に基づいて停止され、その後の発振動作再
開時に、この第２の発振回路の発振出力信号が安定する
までの時間をカウントするカウンタとを備え、第２の発
振回路の発振動作再開時にこの第２の発振回路からの発
振出力信号を上記カウンタで所定数カウントさせ、かつ
このカウントの終了後に上記第１の発振回路の発振出力
信号に基づく上記クロック信号を上記カウンタでカウン
トさせることによって上記時間を作り、この時間の経過
後に上記第１の発振回路からの発振出力信号に換えて上
記第２の発振回路の発振出力信号を上記クロック信号発
生手′段に供給するようにしたので、いかなる使用環境
においても確実に周波数の切り換えを実現することが出
来る演算装置の動作周波数切り換え制御回路を提供する
ことが出来る。
第１図は従来回路の回路図、第２図は上記従来回路のタ
イミングチャート、第３図はこの発明にかかる演算装置
の動作周波数切り換え制御回路の一実施例の構成を示す
回路図、第４図は上記実施例回路の一部を具体的に示す
回路図、第５図は同じく上記実施例回路の他の部分を具
体的に示す回路図である。 １１・・・低周波用の発振回路、１２・・・高周波用の
発振回路、１３・・・周波数切り換え回路、１４・・・
カウンタ、１５・・・システムクロック信号発生回路、
１７．１８．１９゜２０・・・スイッチ、２１・・・Ｏ
Ｒ回路、２２・・・カウンタ入力周波数選択回路、２３
・・・ＡＮＤ回路。 出願人代理人 弁理士 鈴江武彦
イミングチャート、第３図はこの発明にかかる演算装置
の動作周波数切り換え制御回路の一実施例の構成を示す
回路図、第４図は上記実施例回路の一部を具体的に示す
回路図、第５図は同じく上記実施例回路の他の部分を具
体的に示す回路図である。 １１・・・低周波用の発振回路、１２・・・高周波用の
発振回路、１３・・・周波数切り換え回路、１４・・・
カウンタ、１５・・・システムクロック信号発生回路、
１７．１８．１９゜２０・・・スイッチ、２１・・・Ｏ
Ｒ回路、２２・・・カウンタ入力周波数選択回路、２３
・・・ＡＮＤ回路。 出願人代理人 弁理士 鈴江武彦
Claims (2)
- （１）常時動作状態にされる第１の発振回路と、発振動
作が制御信号に基づいて制御され、動作時には上記第１
の発振回路よりも高い周波数で発振する第２の発振回路
と、上記第１、第２の発振回路の発振出力信号から、演
算装置を動作させるための低周波および高周波のクロッ
ク信号を形成するクロック信号発生手段と、上記第２の
発振回路の発振動作が上記制御信号に基づいて停止され
、その後の発振動作再開時に、この第２の発振回路の発
振出力信号を所定数カウントするカウンタと、このカウ
ントの終了後に上記第１の発振回路か、らの発振出力信
号に基づく上記クロック信号を上記カウンタで所定数カ
ウントさせる手段と、このカウントの終了後に上記第１
の発振回路の発揚出力信号から上記第２の発振回路の発
振出力信号へ切り換えて上記クロック信号発生手段に供
給する切り換え制御手段とを具備したことを特徴とする
演算装置の動作周波数切り換え制御回路。 - （２）常時動作状態にされる第１の発振回路と、発振動
作が制御信号に基づいて制御され、動作時には上記第１
の発振回路よりも高い周波数で発振する第２の発振回路
と、上記第１、第２の発振回路の発振出力信号から、演
算装置を動作させるための低周波および高周波のクロッ
ク信号を形成するクロック信号発生手段と、上記第２の
発振回路の発振動作が上記制御信号に基づいて停止され
、その後の発振動作再開時に、この第２の発振回路の発
振出力信号を所定数カウントするカウンタと、このカウ
ントの終了後に上記第１の発振回路の発振出力信号から
上記第２の発振回路の発振出力信号へ切り換えて上記ク
ロック信号発生手段に供給する切り換え制御手段とを具
備したことを特徴とする演算装置の動作周波数切り換え
制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108788A JPH0682310B2 (ja) | 1984-05-29 | 1984-05-29 | 演算装置の動作周波数切り換え制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59108788A JPH0682310B2 (ja) | 1984-05-29 | 1984-05-29 | 演算装置の動作周波数切り換え制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60251418A true JPS60251418A (ja) | 1985-12-12 |
| JPH0682310B2 JPH0682310B2 (ja) | 1994-10-19 |
Family
ID=14493492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59108788A Expired - Lifetime JPH0682310B2 (ja) | 1984-05-29 | 1984-05-29 | 演算装置の動作周波数切り換え制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0682310B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204121A (ja) * | 1988-02-09 | 1989-08-16 | Sharp Corp | スタンバイ解除方式 |
| JPH0745072A (ja) * | 1993-07-24 | 1995-02-14 | Nec Corp | 自己リフレッシュ機能内蔵半導体集積回路装置 |
| US6795932B2 (en) | 2000-12-15 | 2004-09-21 | Renesas Technology Corp. | Clock switchover circuit |
| JP2008067191A (ja) * | 2006-09-08 | 2008-03-21 | Nippon Dempa Kogyo Co Ltd | 周波数選択型発振器回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019223A (ja) * | 1983-07-13 | 1985-01-31 | Nec Corp | デ−タ処理装置 |
-
1984
- 1984-05-29 JP JP59108788A patent/JPH0682310B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6019223A (ja) * | 1983-07-13 | 1985-01-31 | Nec Corp | デ−タ処理装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01204121A (ja) * | 1988-02-09 | 1989-08-16 | Sharp Corp | スタンバイ解除方式 |
| JPH0745072A (ja) * | 1993-07-24 | 1995-02-14 | Nec Corp | 自己リフレッシュ機能内蔵半導体集積回路装置 |
| US6795932B2 (en) | 2000-12-15 | 2004-09-21 | Renesas Technology Corp. | Clock switchover circuit |
| JP2008067191A (ja) * | 2006-09-08 | 2008-03-21 | Nippon Dempa Kogyo Co Ltd | 周波数選択型発振器回路 |
| JP4623595B2 (ja) * | 2006-09-08 | 2011-02-02 | 日本電波工業株式会社 | 周波数選択型発振器回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0682310B2 (ja) | 1994-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0560320B1 (en) | Clock generator | |
| JP2902434B2 (ja) | 半導体集積回路内の電圧変換回路 | |
| EP0150316B1 (en) | Clock generator | |
| US5261082A (en) | Semiconductor integrated circuit having a plurality of oscillation circuits | |
| JPS6240886B2 (ja) | ||
| JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
| US7293185B2 (en) | Clock control circuit and clock control method that switchingly supplies a high-speed clock and a low-speed clock | |
| JPS60251418A (ja) | 演算装置の動作周波数切り換え制御回路 | |
| US5734878A (en) | Microcomputer in which a CPU is operated on the basis of a clock signal input into one of two clock terminals | |
| JPH10143272A (ja) | 発振回路 | |
| US20020188785A1 (en) | Interrupt signal processing apparatus | |
| JPS63292312A (ja) | クロック信号発生回路 | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| JP3746147B2 (ja) | クロック用ゲート回路及びクロックゲーティング回路 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JP4673551B2 (ja) | 制御回路 | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| KR0129032B1 (ko) | 반도체 장치 | |
| JPH06259164A (ja) | クロック信号生成集積回路 | |
| JP2001005552A (ja) | 消費電力低減回路 | |
| JPS61147324A (ja) | クロツク制御回路 | |
| JPH1153339A (ja) | パルス出力機能付マイクロコンピュータ | |
| JPH05259825A (ja) | クロック発生回路 | |
| JP3727670B2 (ja) | マイクロコントローラ | |
| JPH04167113A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |