KR0129032B1

KR0129032B1 - 반도체 장치

Info

Publication number: KR0129032B1
Application number: KR1019900015181A
Authority: KR
Inventors: 히데노리 나가오
Original assignee: 야마무라 가쓰미; 세이꼬오 에뿌손 가부시기 가이샤
Priority date: 1989-10-16
Filing date: 1990-09-25
Publication date: 1998-10-01
Also published as: JPH03206510A; JP2830424B2; KR910008933A

Abstract

본 발명은 발진회로를 포함한 반도체장치로 특히 구동전압의 변화에 대응한 발진회로에 관한 것으로 종전의 각기 상이한 전압을 기준 전압으로서 발생하는 기준전압 발생회로를 마련하고, CPU의 연산처리속도에 따라 낮은 구동전압과 높은 구동전압을 필요에 따라 절환하도록 하였는데 선택신호의 입력에 기본하여 개시동작을 하여 기준전압 발생회로에서의 기준전압을 송출하는 아날로그 스위치와 발진인버터로 구성되며 그 발진신호를 마이크로 컴퓨터의 시스템 클럭으로서 공급하는 저주파 발진회로의 연산증폭기를 갖고 선택제어 기억회로는 CPU로부터의 지령에 기본하여 기준전압 발생회로를 선택하는 선택신호를 기억하고 아날로그 스위치는 선택신호의 입력에 기본하여 개시동작을 기준발생회로로부터의 기준전압을 선택하여 출력한다.

따라서 CPU의 구동전압에 따라 ROM과 RAM를 구비한 마이크로 컴퓨터가 선택하도록 하였기 때문에 구동전압을 프로그램으로 절환한 때에 발생하는 발진인버터의 구동능력의 변동이 없어지며, 전원 투입시 발진개시가 쉽고 전압강하시 발진이 정지되거나 고주파발진이 되지 않는다.

Description

반도체 장치

제1도는 본 발명의 한 실시예에 관한 반도체 장치의 구성을 보여주는 블록도.

제2도는 제1도의 일부의 구성에 대한 구체적 예를 보여주는 회로도.

제3도는 저능력의 발진 인버터(inverter) 및 고능력의 발진 인버터와 구동전압과의 관계를 보여준 특성도.

제4도는 저주파 범위 및 고주파 범위와 구동전압의 관계를 보여주는 특성도.

* 도면의 주요부분에 대한 부호의 설명

100 : 마이크로 컴퓨터 102 : CPU

104 : ROM 106 : RAM

108 : 데이타 버스 110 : 애드리스 버스

112 : 선택제어 기억회로 114,116 : 기준전압 발생회로

118,122 : 아날로그 스위치 124 : 연산증폭기

126 : 저주파 발진회로 128,130 : 발진인버터

본 발명은 발진회로를 포함한 반도체장치 특히 그 구동전압의 변화에 대응한 발진회로에 관한 것이다.

종전의 반도체장치에서는 예를 들어 각각 상이한 전압을 기준전압으로서 발생하는 기준전압 발생회로를 마련하고 그들의 한쪽을 CPU로부터의 지령에 기본하여 선택하여 CPU의 구동 전압으로 이용하도록 한 것이었다.

즉, CPU의 연산처리의 속도에 따라 낮은 구동전압과 높은 구동전압을 필요에 따라 절환할 수 있게 하고 있다. 그런데 발진회로에도 CPU와 같은 구동전압이 부여되기 때문에 발진회로를 구성하고 있는 발진인버터의 구동능력이 구동전압의 크기에 의존하여 다음과 같이 변동한다.

가)발진 인버터의 구동능력을 낮게 설계하고 또한 발진회로의 전원전압을 낮은 방향으로 절환한 경우에는 발진이 정지하기 쉽고 반대로 발진정지시에는 발진이 개시하기 어려웠다.

나)발진 인버터의 구동능력을 높게 설계하고 또한 발진회로의 전원전압을 높은 방향으로 절환한 경우에는 고주파 발진을 일으키고 장치가 착오동작한다.

본 발명의 목적은 이와 같은 문제점을 해결하기 위하여 이루어진 것으로 발진회로의 전원전압을 절환하여도 안정된 발진을 하기 가능하게 한 반도체장치를 제공하는 것에 있다.

본 발명에 관한 반도체장치는 각각 상이한 기준전압을 발생하는 복수의 기준전압발생회로와 CPU로부터의 지령에 기본하여 기준전압 발생회로를 선택하는 선택신호를 기억하는 선택제어기억회로와 기준전압발생회로에 대응하여 각각 마련되고, 선택신호의 입력에 기본하여 개시동작을 하여 기준전압발생회로에서부터의 기준전압을 송출하는 아날로그스위치와 기준전압 발생회로에 각각 대응하여 마련되고 기준전압이 구동전압으로서 공급되는 발진 인버터로 구성되고, 선택신호의 입력에 기본하여 선택된 발진 인버터의 발진신호를 마이크로 컴퓨터로의 시스템클럭으로서 공급하는 저주파 발진회로를 갖는다.

여기서 저주파 발진회로는 각각 상이한 구동능력의 복수개의 발진 인버터를 갖고 구동능력이 높은 것일수록 낮은 구동 전압이 공급되어서 낮은 주파수로 발진하고 구동능력이 낮은 것일수록 높은 구동전압이 공급되어서 같은 모양으로 낮은 주파수로 발진한다.

예를 들어 저주파 발진회로가 2개의 발진 인버터를 구비하고 있는 경우에는 한쪽의 발진 인버터는 높은 구동능력을 갖고 아날로그 스위치에서부터 낮은 구동전압을 공급받는다.

그리하여 다른쪽의 발진 인버터는 낮은 구동능력을 갖고 아날로그 스위치로부터 높은 구동전압이 공급되고, 그 발진주파수는 앞 것과 같은 주파수가 된다.

또한, 아날로그 스위치와 저주파 발진회로와의 사이에 연산증폭기를 마련하고, 아날로그 스위치에서부터 송출된 기준전압을 안정화한 후에 저주파 발진회로에 송출하도록 하여도 좋다.

여기서 마이크로 컴퓨터는 연산기능의 실행과 컴퓨터의 동작의 제어를 하는 CPU와, 상기한 CPU에 결합되고, 데이타의 수수를 하는 데이타버스와, 상기한 CPU에 결합된 애드리스 버스와 상기한 데이타버스 및 상기한 애드리스 버스에 결합되고, 컴퓨터의 동작을 결정하는 프로그램이 격납되어 있는 ROM과 상기한 데이타버스 및 상기한 애드리스 버스에 결합되고, 연산 처리의 데이타를 격납하는 RAM을 구비하고 있다.

또한, 본 발명에 관한 반도체장치는 연산증폭기로부터의 기준전압이 구동전압으로서 공급된 고주파 발진회로와 CPU에서부터 지령에 기본하여 상기한 고주파발진회로의 구동을 제어하는 고주파발진제어회로와 CPU로부터의 지령에 기본하여 저주파발진회로의 출력 및 고주파발진회로의 출력의 어느것이건 선택하는 절환제어신호를 출력하는 클럭절환제어회로와 클럭절환제어회로에서부터의 절환제어신호를 입력하여 저주파발진회로의 출력 및 고주파발진회로의 출력의 어느것이건간에 선택하고 또한 동기화하여서 컴퓨터에 시스템클럭으로서 송출하는 클럭동기화회로를 갖는다.

또한 리셋(복귀)신호선을 마이크로 컴퓨터의 CPU, 선택제어 기억회로, 고주파 발진제어회로 및 클럭절환 제어회로에 결합하고, 전원투입 또는 장치 초기화 때에 초기화한다.

본 발명에서는, 선택제어기억회로는 CPU에서부터의 지령에 기본하여 기준전압 발생회로를 선택하는 선택신호를 기억하고, 그리하여 아날로그 스위치는 선택신호의 입력에 기본하여 개시 동작을 하여 기준전압 발생회로에서부터의 기준 전압을 선택하여 출력한다.

또한, 발진회로 기준전압의 발진인버터도 선택신호의 입력에 기본하여 선택되고 그리하여 아날로그 스위치를 개재하여 선택된 기준전압이 공급된다.

예를 들어 기준전압이 낮은 경우에는 구동능력이 높은 발진인버터가 선택되고 기준전압이 높은 경우에는, 구동능력이 낮은 발진인버터가 선택되어서 안정하고 발진되어 그 발진신호는 마이크로 컴퓨터로의 시스템클럭으로서 공급된다.

아날로그 스위치와 저주파발진회로와의 사이에 연산증폭기를 시설한 경우에는 아날로그 스위치로부터 송출된 기준전압이 안정화된 후에 저주파 발진회로에 출력된다.

제1도는 본 발명의 한 실시예에 관한 반도체 장치의 블록도이다. 마이크로 컴퓨터(100)는 연산기능의 실행, 컴퓨터의 동작의 제어 등을 하는 CPU(102), CPU(102)를 구동하기 위한 시스템프로그램등이 격납되어 있는 ROM(104), 각종 데이타등이 격납되는 RAM(106) 애드리스버스(108) 및 데이타의 수수를 하는 데이타버스(110)으로 구성되어 있다.

CPU(102), ROM(104), 및 RAM(106)은 이러한 애드리스버스(108) 및 데이타버스(110)를 개재하여 상호 접속되어 있다.

선택 제어 기억회로(112)는 예를 들어 데코더 및 D형 플립 플롭(flip-flop)회로 혹은 레지스터등의 래치(latch)회로로 구성되고, CPU(102)의 연산처리에 기본하여 1 또는 0이 설정된다.

이러한 구성은 후술하는 고주파 발진제어회로(134) 및 클럭절환 회로(136)에서도 같다.

기준전압 발생회로(114),(116)는 각각 상이한 기준전압을 발생하고 예를 들어 기준전압 발생회로(116)는 기준전압 발생회로(114)보다 높은 전압을 발생한다.

아날로그 스위치(118),(122)는 각각 기준전압 발생회로(114),(116)에 결합되고, 선택제어 기억회로(112)로부터의 선택제어 신호(113)에 의하여 어느 것이건 한쪽의 기준전압을 선택한다.

또한 아날로그 스위치(118)에는 인버터(120)를 개재하여 아날로그 스위치(120)에는 직접 선택 제어신호(113)가 입력 하기 때문에 2개의 아날로그 스위치(118),(122)가 동시에 도통하는 일도 없고, 또한 아날로그 스위치(118)와 (122)는 항상 서로가 반대의 동작을 한다.

연산증폭기(124)는 아날로그 스위치(118),(122)에 의하여 선택된 어느 것이건 한쪽의 기준전압을 안정 강화하고 마이크로 컴퓨터(100)저주파 발진회로(126) 및 고주파 발진회로(132)에 대하여 구동전압으로써 출력한다.

저주파 발진회로(126)는 고구동능력의 발진인버터(128) 및 발진인버터(128)에 비하여 낮은 구동력의 발진인버터(130)로 구성회어 있고, 이들은 선택제어 신호(113)에 의하여 선택된다.

이러한 저주파 발진회로(126)의 발진인버터(128),(130)의 구동능력은, 인버터를 구성하는 FET의 채널폭 W와, 채널길이 L과의 비 W/L에 차이를 두게하므로서 차이를 마련한다.

W/L이 클수록 구동능력이 크게된다.

고주파 발진회로(132)는 예를 들어 CR발진회로로 구성되고, 고주파 발진제어회로(134)에 의하여 그 동작이 제어된다.

클럭절환제어회로(136)는 CPU(102)로부터의 제어지령에 기본하여 절환신호를 출력한다.

클럭 동기화회로 (138)는 저주파 발진회로(126) 및 고주파 발진회로(132)로부터의 발진신호를 입력하고 클럭절환제어회로(136)로부터의 절환신호에 기본하여 저주파 발진회로(126)또는 고주파발진회로(132)의 발진신호를 선택하여 동기화한 것에 시스템클럭(139)으로서 CPU(102)에 출력한다.

분주회로(140)는 저주파발진회로(126)로부터의 발진신호를 입력하여 CPU(102)에 대하여 갈려들어가는 신호(141)를 출력한다.

리셋제어선(144)은 CPU(102) 선택제어기록회로(112), 고주파발진제어회로(134) 및 클럭절환제어회로(136)에 접속되고, 리셋신호를 출력한다.

제2도는 제1도의 기준전압발생회로(114),(116), 아날로그 스위치(118),(122) 인버터(1200 및 저주파 발진회로(126)의 구체적 예를 보여주는 회로도이다.

다음에 이상과 같이 구성된 이러한 실시예의 반도체장치의 동작을 설명한다.

우선 외부로부터 리셋신호선(144)에 리셋신호가 입력되면 CPU(102), 선택제어기억회로(112), 고주파발진제어회로(134) 및 클럭절환제어회로(136)가 각각 초기화된다.

즉 CPU(102)의 프로그램카운터는 초기 애드리스에 설정된다.

선텍제어기억회로(112)에는 0가 설정되고, 그 출력은 LOW레벨(이하 L레벨이라 함)이 된다.

또한, 고주파발진제어회로(134)는 초기상태로서 0가 설정되고, 그 출력신호는 고주파발진회로(132)를 정지시킨다. 클럭절환제어회로(136)는 그 초기상태로서 0가 설정되고, 그 선택제어신호는 클럭동기화회로(138)에 대하여 저주파발진회로(126)의 발진신호를 선택시킨다.

다음에 선택제어기억회로(112)의 초기화출력(L레벨)에 의하여 아날로그스위치(118)가, ON(온), 아날로그스위치(122)가 OFF(오프)되며, 연산증폭기(124)의 입력에는 기준전압발생회로(114)에서 발생되는 전압, 예를 들어 1V가 공급된다. 연산증폭기(124)는 입력된 전압을 안정강화하여 출력하고, 마이크로컴퓨터(100), 저주파발진회로(126) 및 고주파발진회로(132)에 구동전압으로서 공급한다.

또한 선택제어기억회로(112)의 초기화출력은 발진회로(126)의 2개의 발진 인버터중 구동능력이 높은 발진인버터(128)를 선택한다.

발진인버터(128)는 구동을 개시하여 그 발진주파수 32kHz의 신호가 클럭동기화회로(138)를 개재하여 CPU(102)에 시스템클럭(139)으로서 송출된다.

리셋신호선(144)의 신호가 리셋해제의 상태가 되면 CPU(102)는 동작을 개시하고 애드리스버스(108) 및 데이타버스(110)를 개재하여 ROM(104)에서 프로그램을 읽어낸다.

그리하여 CPU(102)는 RAM(106)에 대한 데이타의 읽고 쓰기를 ROM(104)에서부터 읽어내게 되는 프로그램에 따라 실현된다.

또한, CPU(102)가 ROM(104)의 프로그램을 연산 실행하는 과정에서 CPU(102)를 높은 전원전압으로 구동시키는 명령을 해석하면, CPU(102)는 애드리스버스(108)에 선택제어기억회로(112)가 분담되어 있는 애드리스데이터를 출력하고 데이타버스(110)를 개재하여 선택제어기억회로(112)에 데이타1을 써넣는다.

이것에 의하여 선택제어기억회로(112)의 출력은 높은 레벨이 된다.

따라서, 상기한 경우와 반대로 아날로그스위치(118)가 OFF(오프)하고 아날로그스위치(122)가 ON(온)한다.

그 결과 기준전압발생회로(116)에서 발생하는 기준전압, 예를 들어 2V가 연산증폭기(124)에 입력한다.

연산증폭기(124)는 그 입력한 전압을 안정강화하여 출력하고 마이크로컴퓨터(100), 저주파발진회로(126) 및 고주파발진회로(132)에 구동전압으로서 공급한다.

또한 선택제어기억회로(114)의 출력은 발진회로(126)의 2개의 발진 인버터중, 구동능력이 낮은 발진 인버터(130)를 선택한다.

발진인버터(130)는 구동을 개시하고, 그 발진주파수 예를 들어 32kHz의 신호가 클럭동기화회로(138)를 개재하여 CPU(102)에 시스템클럭(139)으로서 송출된다.

제3도는 저주파발진회로(126)의 발진인버터(128),(130)와 안정영역과의 관계를 보여주는 특성도이다.

예를 들어 구동능력이 높은 발진인버터(128)는 낮은 구동 전압의 범위 Va(약0.7-1.7V)에서 그 발진동작이 안정하고, 그 범위를 넘어서 구동전압이 내려가면 발진을 정지하고 그 범위를 넘어서 구동전압이 올라가면 고주파발진을 일으킨다.

구동능력이 낮은 발진인버터(130)는 높은 구동전압의 범위 Vb(약 1.5-2.5V)에서 그 발진동작이 안정하고 그 범위를 넘어서 구동전압이 내려가면 발진을 정지하고 그 범위를 넘어서 구동전압이 올라가면 고주파발진을 일으킨다.

따라서 제1도의 실시예에서 기준전압발생회로(114)의 발생전압을 1V로 설정하고 기준전압발생회로(116)의 발생전압을 2V로 설정하면, 기준전압발생회로(114)에서 기준전압발생회로(116)로 절환하여도 발진인버터(128),(130)는 각각 안정하여 동작을 하고 또한 구동전압이 높게 되어도 저주파발진회로(126)의 발진주파수는 변화하지 않으며 시스템클럭(139)의 주파수도 변화않음을 알수 있다.

또한 CPU(102)가 ROM(104)의 프로그램을 읽어내서 연산처리하는 과정에서 고주파발진회로(132)를 구동시키는 명령이 있으면, 선택제어기억회로(112), 고주파발신제어회로(134) 및 클럭절환제어회로(136)에 대하여 1을 설정한다.

고주파발진회로(132)는 구동을 개시하고 예를 들어 3의 발진주파수를 발생하고 클럭동기화회로(138)를 개재하여 CPU(102)에 시스템클릭(139)으로서 출력한다.

제4도는 저주파발진회로(126)의 발진인버터(128),(130) 및 고주파발진회로(132)의 발진주파수와 구동전압과의 관계를 보여주는 특성도이다.

예를 들어 구동능력의 높은 발진인버터(128)는 낮은 구동전압이 공급되고 구동능력의 낮은 발진인버터(130)는 높은 구동전압이 인가되어 그 발진주파수는 동일하며 낮다.

또한 고주파발진회로(132)는 높은 구동전압이 공급되고, 그 발진 주파수는 높고, 클럭동기화회로(138)를 개재하여 CPU(102)에 높은 주파수의 시스템클럭(139)이 공급된다.

또한, 상기한 실시예에서는 기준 전압발생회로를 2개 마련한 예를 보여주나 3개이상 마련하여도 좋고, 그런경우에는 아날로그스위치 및 저주파발진회로의 발진인버터는 각각 그 개수에 대응한 개수를 마련한다.

이상과 같이 본 발명에 의하면 발진회로를 기준전압에 대응한 특성을 갖는 복수의 발진 인버터로 구성하고, CPU의 구동전압에 따라 선택하도록 하였음으로 구동전압을 프로그램에서 절환한 때에 발생하는 발진인버터의 구동능력의 변동이 없어저서 그 결과 전원 투입시에 발진이 개시하기 쉽고 또한 전원 전압 강하시에 발진이 정지하기 어렵고, 또한 고주파발진하기 어렵다는 양호한 특성을 보여주는 반도체장치를 실현할 수가 있다.

Claims

각각 상이한 기준전압을 발생하는 복수의 기준전압 발생회로와; CPU로 부터의 지령에 의거하여 상기한 기준전압 발생회로의 하나를 선택하는 선택신호를 기억하는 선택제어기억회로와; 상기한 기준전압 발생회로에 대응하여 각각 마련되고, 상기한 선택신호에 의거하여 개시동작을 하고 상기한 대응하는 기준전압 발생회로로부터의 기준전압을 송출하는 복수의 아날로그 스위치와; 상기한 기준전압 발생회로에 각각 대응하여 복수의 발진인버터를 마련되고, 상기한 아날로그 스위치로 부터의 기준전압이 구동전압으로서 공급되는 발진인버터로 구성되고, 상기한 선택신호에 의거하여 선택된 발진인버터의 선택된 하나의 발진신호를 시스템 클럭으로서 마이크로컴퓨터에 공급하는 발진회로를 포함하는 반도체장치.
제1항에 있어서, 발진인버터는 각각 상이한 구동능력을 갖고, 구동능력이 높은 것일수록 낮은 구동전압이 공급되고, 또 각각 발진주파수가 동일한 반도체장치.
제1항에 있어서, 발진회로는 한쌍의 발진인버터를 갖고, 한쪽의 발진인버터는 높은 구동능력을 가지며 한쪽의 아날로그스위치에서 낮은 구동전압이 공급되고, 다른쪽의 발진인버터는 낮은 구동능력을 갖고 다른쪽의 아날로그 스위치에서 높은 구동전압이 공급되며, 양쪽의 발진주파수가 동일한 반도체장치.
제3항에 있어서, 발진회로는 아날로그 스위치에서 송출된 기준전압을 안정화한 후에 저주파발진회로에 송출하는 연산증폭기를 갖는 반도체장치.
제4항에 있어서, 마이크로컴퓨터는 연산기능의 실행과 컴퓨터의 동작을 제어하는 CPU와 이 CPU에 결합되고, 데이타의 수수를 하는 데이타버스와 상기한 CPU에 결합된 애드리스버스와 상기한 데이타버스 및 상기한 애드리스버스에 결합되고, 컴퓨터의 동작을 결정하는 프로그램이 격납되어 있는 ROM과 상기한 데이타버스 및 상기한 애드리스버스에 접속되고 연산처리의 데이타를 격납하는 RAM을 구비한 마이크로컴퓨터를 갖는 반도체장치.
제5항에 있어서, 연산증폭기를 개재하여 기준전압이 구동전압으로서 공급된 고주파발진회로와; CPU로 부터의 지령에 의거하여 고주파발진회로의 구동을 제어하는 고주파발진제어회로와; CPU로 부터의 지령에 의거하여 저주파발진회로의 출력 및 고주파 발진회로의 출력의 하나를 선택하는 전환제어신호를 출력하는 클럭절환제어회로와; 상기한 클럭절환제어회로로 부터의 절환제어신호를 입력하고 저주파발진회로의 출력 및 고주파 발진회로의 출력의 하나를 선택하고, 또 동기화를 하여 컴퓨터에 시스템 클럭으로서 출력하는 클럭동기회로를 포함하는 반도체장치.
제6항에 있어서, 상기한 마이크로 컴퓨터의 CPU선택제어 기억회로, 고주파발진제어회로 및 클럭절환제어회로에 접속되고, 전원투입 또는 장치 초기화시에 초기화하는 리셋신호선을 갖는 반도체장치.