KR20010062082A - 전력 소비가 적고 단시간에 안정하게 되는 발진기 - Google Patents

전력 소비가 적고 단시간에 안정하게 되는 발진기 Download PDF

Info

Publication number
KR20010062082A
KR20010062082A KR1020000072652A KR20000072652A KR20010062082A KR 20010062082 A KR20010062082 A KR 20010062082A KR 1020000072652 A KR1020000072652 A KR 1020000072652A KR 20000072652 A KR20000072652 A KR 20000072652A KR 20010062082 A KR20010062082 A KR 20010062082A
Authority
KR
South Korea
Prior art keywords
terminal
oscillator
variable resistance
resistor
inverter
Prior art date
Application number
KR1020000072652A
Other languages
English (en)
Inventor
아라가끼사또시
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR20010062082A publication Critical patent/KR20010062082A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0307—Stabilisation of output, e.g. using crystal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/014—Modifications of generator to ensure starting of oscillations

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

본 발명의 발진기는 피드백 회로 및 증폭 회로로 구성된다. 피드백 회로는 제1 및 제2 단자를 갖는다. 피드백 회로는 제1 단자에 입력된 제1 신호의 위상을 실질적으로 180°만큼 시프트시켜 제2 단자로부터 제2 신호를 출력한다. 증폭 회로는 인버터 및 가변 저항 소자를 포함한다. 인버터는 출력 단자 및 입력 단자를 갖는다. 인버터의 출력 단자는 상기 제1 단자에 전기적으로 접속된다. 인버터의 입력 단자는 상기 제2 단자에 전기적으로 접속된다. 가변 저항 소자는 제1 및 제2 가변 저항 단자를 갖는다. 제1 및 제2 가변 저항 단자 사이의 저항은 가변이다. 제1 가변 저항 단자는 상기 제1 단자에 전기적으로 접속되고 제2 가변 저항 단자는 상기 제2 단자에 전기적으로 접속된다.

Description

전력 소비가 적고 단시간에 안정하게 되는 발진기{OSCILLATOR WHICH CONSUMES LESS POWER AND BECOMES STABILE IN SHORT TIME}
본 발명은 발진기에 관한 것으로, 특히 전력 소비가 적고 또한 발진기의 발진이 개시된 후 단시간에 안정하게 되는 발진기에 관한 것이다.
발진기는 컴퓨터 등의 장치들의 클럭 신호를 생성하는 데 광범위하게 사용된다. 이러한 발진기는 발진기의 동작이 개시된 후 가능한 한 빨리 클럭 신호를 출력하는 것이 요구된다. 또한, 발진기는 전력 소비를 감소시키는 것이 요구된다.
이러한 발진기는 일본 특개소62-225006호에 개시되어 있다. 도 1에 도시된 바와 같이, 공지된 발진기는 발진기(101), 가변 저항 제어기(12, 102'), 및 지연 신호 생성기(110)를 포함한다.
발진기(101)는 p 채널 트랜지스터(111), n 채널 트랜지스터(112), 캐패시터(113, 114) 및 발진 소자(115)로 구성된다. 발진 소자(115)는 수정 또는 세라믹으로 이루어진다.
가변 저항 제어기(102)는 p 채널 트랜지스터(121, 122)로 구성된다.
가변 저항 제어기(102')는 인버터(116) 및 n 채널 트랜지스터(131, 132)로 구성된다.
발진기(101)는 전원이 공급된 때 발진을 개시한다. 지연 신호 생성기(110)는 발진기(101)가 발진을 개시하는 것을 검출한다. 소정 지연 시간의 경과 후, 지연 신호 생성기(110)는 출력 단자(108)를 로우 레벨에서 하이 레벨로 스위칭한다. 지연 시간은 발진기(101)의 발진이 지연 시간 내에 안정하게 되도록 정의된다.
가변 저항 제어기(102)는 발진기(101)와 전원 단자(104) 사이에 삽입된다. 전원 단자(104)와 발진기(101)에 접속된 단자(123) 사이의 저항값은 출력 단자(108)의 전위에 기초하여 변화된다.
가변 저항 제어기(102')는 발진기(101)와 접지 단자(105) 사이에 삽입된다.접지 단자(105)와 발진기(101)에 접속된 단자(124) 사이의 저항값은 출력 단자(108)의 전위에 기초하여 변화된다.
발진기(101)의 발진 개시 직후, 지연 신호 생성기(110)의 출력 단자(108)의 전압은 로우 레벨로 설정된다. 이 때, p 채널 트랜지스터(121, 122) 및 n 채널 트랜지스터(131, 132)는 모두 턴 온된다. 상기 지연 시간의 경과 후, 출력 단자(108)의 전위는 하이 레벨로 스위칭된다. p 채널 트랜지스터(122) 및 n 채널 트랜지스터(132)는 턴 오프된다. 전원 단자(104)와 단자(123) 사이의 저항값 및 접지 단자(105)와 단자(124) 사이의 저항값은 출력 단자(108)의 전위가 하이 레벨로 스위칭됨에 따라 크게 된다. p 채널 트랜지스터(121) 및 n 채널 트랜지스터(131)의 온 저항은 이들을 통해 발진기(101)로 흐르는 전류가 발진을 유지할 수 있는 실질적으로 최소 전류가 되도록 정의된다.
이러한 발진기에서, 발진의 개시시, 발진기(101)로 큰 전류가 보내진다. 발진이 안정하게 된 후, 발진이 유지될 수 있는 실질적으로 최소 전류가 발진기(101)로 보내진다. 이는 발진기의 발진이 안정하게 될 때까지의 시간을 단축시킬 수 있고, 또한 발진기의 전력 소비를 감소시킬 수 있다.
또한, 다른 발진기가 일본 특개소62-225004호에 개시되어 있다. 도 2는 공지된 다른 발진기의 구성을 나타낸다. 공지된 다른 발진기는 발진기(300) 및 증폭기(310)를 포함한다.
발진기(300)는 수정 발진 소자(201) 및 캐패시터(210, 213)를 갖는다. 수정 발진 소자(201)의 일단이 단자(202)에 접속되고, 타단이 단자(203)에 접속된다.단자(202)는 캐패시터(210)의 일단에 접속되고, 캐패시터(210)의 타단이 접지 전위를 갖는 접지 단자(211)에 접속된다. 단자(203)는 캐패시터(213)의 일단에 접속되고, 캐패시터(213)의 타단이 접지 전위를 갖는 접지 단자(214)에 접속된다.
증폭기(310)는 단자(202, 203)에 접속된다. 증폭기(310)는 서로 병렬로 접속되는 피드백 저항(206), 제1 인버터(207) 및 제2 인버터(208)를 갖는다. 제1 인버터(207) 및 제2 인버터(208)의 출력 단자는 단자(203)에 모두 접속된다. 제2 인버터(208)는 제1 인버터(207)보다도 구동 전력이 크다. 제2 인버터(208)는 외부 신호 Sc에 따라 인에이블 또는 디스에이블된다.
발진기(300) 및 증폭기(310)는 정의 피드백 루프를 구성한다. 따라서, 전원이 발진기에 공급되기 시작하면, 단자(203)의 전압이 수정 발진 소자(201)의 고유 주파수로 발진된다.
이하, 공지된 다른 발진기의 동작에 대하여 설명한다. 우선, 전원 전압이 제1 인버터(207) 및 제2 인버터(208)에 공급된다. 이 때, 제2 인버터(208)는 외부 신호 Sc에 따라 인에이블된다. 제1 인버터(207) 및 제2 인버터(208)는 하이 레벨 또는 로우 레벨로 전압을 출력한다. 하이 레벨 또는 로우 레벨의 전압이 출력되는지는 한정되지 않고, 외란에 따라 결정된다. 하이 레벨 및 로우 레벨의 어느 한 레벨의 전압이 수정 발진 소자(201)의 일단에 공급된다. 따라서, 수정 발진 소자(201)는 그의 고유 주파수로 발진을 개시한다. 이러한 발진은 단자(203)에서의 전압이 약간 발진되게 한다. 발진 전압은 정으로 피드백되고, 그의 진폭이 점차 증가된다. 최종적으로, 단자(203)에서의 전압이 수정 발진 소자(201)의 고유주파수로 제1 및 제2 인버터(207, 208)로 보내진 전원 전압에 의해 결정되는 진폭으로 발진된다.
발진이 안정하면, 제2 인버터(208)는 외부 신호 Sc에 의해 디스에이블된다. 발진기에서, 단자(203)에서의 전압의 발진이 개시되면, 제2 인버터(208)가 인에이블되어, 단자(203)에서의 전압 발진이 안정하게 될 때까지의 시간을 단축시킨다. 또한, 발진이 안정화되면, 제2 인버터(208)가 디스에이블되어, 발진이 안정하게 될 때 발진기의 전력 소비를 감소시킨다.
상기 공지된 다른 발진기는 발진 주파수가 높은 경우 전력 소비의 억압 효과가 크다. 이는 높은 발진 주파수로 인해, 제1 및 제2 인버터(207, 208)를 통해 흐르는 관통 전류가 공지된 다른 발진기의 전력 소비를 유도하기 때문이다. 여기서, 인버터(207 또는 208)를 통해 흐르는 관통 전류는 인버터(6)의 출력이 반전된 때, 전원 단자로부터 접지 단자로 흐르는 전류를 의미한다.
발진 주파수가 낮은 경우, 상기 공지된 다른 발진기는 전력 소비의 억압 효과가 충분하지 못하다. 이는 주된 전력 소비가 캐패시터(210, 213)의 충전 및 방전 동작에 연관된 충전 및 방전 전류로부터 초래되기 때문이다. 충전 및 방전 전류는 공지된 다른 회로에서 억압되지 않는다.
전력 소비가 더욱 감소되는 발진기가 요구되고 있고, 특히 발진 주파수가 낮을 때 전력 소비가 더욱 감소되는 발진기가 요구되고 있다.
따라서, 본 발명의 목적은 전력 소비가 감소된 발진기를 제공함에 있다.
본 발명의 다른 목적은 발진을 안정화하는 데 요구되는 시간이 단축된 발진기를 제공함에 있다.
본 발명의 또 다른 목적은 발진기 내에 포함된 캐패시터를 충전 및 방전하기 위한 전류를 감소시키는 것에 있다.
본 발명의 또 다른 목적은 1MHz 이하의 주파수, 특히 32 kHz의 주파수로 발진되는 발진기의 전력 소비를 감소시키는 것에 있다.
본 발명의 한 형태를 달성하기 위해, 발진기는 피드백 회로 및 증폭 회로로 구성된다. 피드백 회로는 제1 및 제2 단자를 갖는다. 피드백 회로는 제1 단자에 입력된 제1 신호의 위상을 실질적으로 180°만큼 시프트시켜 제2 단자로부터 제2 신호를 출력한다. 증폭 회로는 인버터 및 가변 저항 소자를 포함한다. 인버터는 출력 단자 및 입력 단자를 갖는다. 인버터의 출력 단자는 상기 제1 단자에 전기적으로 접속된다. 인버터의 입력 단자는 상기 제2 단자에 전기적으로 접속된다. 가변 저항 소자는 제1 및 제2 가변 저항 단자를 갖는다. 제1 및 제2 가변 저항 단자 사이의 저항은 가변이다. 제1 가변 저항 단자는 상기 제1 단자에 전기적으로 접속되고 제2 가변 저항 단자는 상기 제2 단자에 전기적으로 접속된다.
가변 저항 소자의 저항이 가변이므로, 발진기를 통해 흐르는 전류는 필요에 따라 조정될 수 있다. 발진 개시 직후, 가변 저항의 저항값은 작게 된다. 발진기에 의해 출력된 발진 신호의 진폭이 심하게 더욱 크게 된다. 발진이 안정하게 된 후, 가변 저항의 저항이 크게 되어 전력 소비를 억제한다.
가변 저항 소자는 제1 및 제2 가변 저항 단자 사이에 접속된 저항, 및 서로병렬로 저항에 접속된 스위칭 소자로 구성될 수 있다. 제1 및 제2 가변 저항 단자는 스위칭 소자가 턴 온된 때 스위칭 소자에 의해 실질적으로 단락된다.
제1 가변 저항 단자는 제1 단자에 접속될 수 있다. 이 경우, 제2 가변 저항 단자는 출력 단자에 접속될 수 있다.
제1 가변 저항 단자는 입력 단자에 접속되고, 제2 가변 저항 단자는 제2 단자에 접속된다.
인버터 및 가변 저항 소자는 서로 병렬로 접속될 수 있다.
증폭 회로는 제3 및 제4 단자 사이에 접속된 피드백 저항을 더 포함할 수 있다. 이 경우, 인버터 및 가변 저항부는 피드백 저항에 병렬로 제3 및 제4 단자 사이에 직렬로 접속될 수 있다. 또한, 제3 단자는 제1 단자에 전기적으로 접속되고, 제4 단자는 제2 단자에 전기적으로 접속된다.
증폭 회로는 피드백 저항을 더 포함할 수 있다. 이 경우, 피드백 저항 및 가변 저항부는 제3 및 제4 단자 사이에 직렬로 접속된다. 또한, 인버터는 제3 및 제4 단자 사이에서 피드백 저항 및 가변 저항부에 병렬로 접속된다. 제3 단자는 제1 단자에 전기적으로 접속되고, 제4 단자는 제2 단자에 전기적으로 접속된다.
피드백 회로는 제1 및 제2 단자 사이에 접속된 수정 발진 소자, 제1 접지 단자, 제1 단자 및 제1 접지, 제2 접지 단자 사이에 접속된 제1 캐패시터, 및 제2 단자 및 제2 접지 단자 사이에 접속된 제2 캐패시터를 포함할 수 있다.
수정 발진 소자의 고유 주파수는, 제1 및 제2 캐패시터를 충전 및 방전하기 위한 충전 및 방전 전류가, 인버터가 출력 단자로부터 출력된 출력 전압을 반전시킬 때에 인버터를 통해 흐르는 관통 전류보다도 크게 되도록 선택된다.
본 발명의 다른 형태를 달성하기 위해, 상기 발진기를 동작시키는 방법은,
인버터에 전원 전압을 공급하는 단계;
전원 공급이 개시된 시점에서 저항을 제1 저항으로 설정하는 단계;
상기 전원 공급이 개시된 시점 후의 소정 기간 동안 저항을 제2 저항으로 설정하는 단계
를 포함하며,
상기 제2 저항은 제1 저항보다 크다.
상기 소정 기간은 상기 저항을 제2 저항으로 설정하는 단계가 발진기에서 발생되는 발진의 진폭이 포화된 후에 실행되도록 결정되는 것이 바람직하다.
본 발명의 또 다른 형태를 달성하기 위해, 상기 발진기를 동작시키는 방법은,
인버터에 전원 전압을 공급하는 단계;
전원 공급이 개시된 시점에서 스위칭 소자를 턴 온시키는 단계;
상기 전원 공급이 개시된 시점 후의 소정 기간 동안 스위칭 소자를 턴 오프시키는 단계
를 포함한다.
도 1은 공지된 발진기의 구성을 나타낸 도면.
도 2는 공지된 다른 발진기의 구성을 나타낸 도면.
도 3은 본 발명의 제1 실시예의 발진기의 구성을 나타낸 도면.
도 4는 제1 실시예의 발진기를 통해 흐르는 전류의 진폭 i의 일시적인 변화를 나타낸 도면.
도 5는 출력 전압 Vout의 파형을 나타낸 도면.
도 6은 제어 신호 Sc를 생성하기 위한 회로의 구성을 나타낸 도면.
도 7은 본 발명의 제1 실시예의 발진기의 소비 전류를 나타낸 도면.
도 8은 본 발명의 제1 실시예의 발진기의 소비 전류를 나타낸 도면.
도 9는 제2 실시예의 발진기의 구성을 나타낸 도면.
도 10은 제3 실시예의 발진기의 구성을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 수정 발진 소자
3a, 3b : 캐패시터
4a, 4b : 접지 단자
5 : 단자
6 : 인버터
7 : 피드백 저항
8a, 8b : 단자
9 : 출력 단자
11 : 저항
12 : 스위치
13 : 트랜스퍼 게이트
13a : p 채널 트랜지스터
13b : n 채널 트랜지스터
14 : 인버터
15 : 제어 신호 입력 단자
50 : 피드백 회로
60 : 증폭 회로
70 : 전류 조정기
이하, 첨부된 도면을 참조하여 본 발명의 발진기에 대하여 설명한다.
(제1 실시예)
도 3을 참조하면, 제1 실시예의 발진기는 피드백 회로(50) 및 증폭 회로(60)를 포함한다.
피드백 회로(50)는 수정 발진 소자(1) 및 캐패시터(3a, 3b)를 포함한다. 피드백 회로(50)는 단자(8b)에 입력된 전압의 위상을 시프트시켜 단자(8a)로부터 다른 전압을 출력한다. 피드백(50) 회로(50)에 의해 시프트된 위상은 수정 발진 소자(1)의 고유 주파수에서 실질적으로 180°이다. 수정 발진 소자(1)의 일단은 단자(8a)에 접속되고, 타단은 단자(8b)에 접속된다. 단자(8a)는 캐패시터(3a)의 일단에 접속되고, 캐패시터(3a)의 타단이 접지 단자(4a)에 접속되어 접지된다. 단자(8b)는 캐패시터(3b)의 일단에 접속되고, 캐패시터(3b)의 타단이 접지 단자(4b)에 접속되어 접지된다.
증폭 회로(60)는 인버터(6), 피드백 저항(7) 및 전류 조정기(70)를 포함한다. 인버터의 입력 단자 및 피드백 저항(7)의 일단이 단자(8a)에 접속된다. 인버터(6)의 출력 단자 및 피드백 저항(7)의 타단이 단자(5)에 접속된다. 단자(5)는 출력 단자(9)에 접속된다. 단자(5)는 전류 조정기(70)에도 접속된다. 전류 조정기(70)는 단자(8b)에 접속된다.
전류 조정기(70)는 서로 병렬로 접속되는 저항(11) 및 스위치(12)를 포함한다. 스위치(12)는 트랜스퍼 게이트(13), 인버터(14) 및 제어 신호 입력 단자(15)를 포함한다. 트랜스퍼 게이트(13)는 p 채널 트랜지스터(13a) 및 n 채널 트랜지스터(13b)로 구성된다. p 채널 트랜지스터(13a) 및 n 채널 트랜지스터(13b)의 소스들이 서로 접속되고, p 채널 트랜지스터(13a) 및 n 채널 트랜지스터(13b)의 드레인들이 서로 접속된다. p 채널 트랜지스터(13a)의 게이트는 제어 신호 입력 단자(15)에 접속되고, n 채널 트랜지스터(13b)의 게이트는 인버터(14)의 출력 단자에 접속된다. 인버터(14)의 입력 단자는 제어 신호 입력 단자(15)에 접속된다. 제어 신호 Sc가 제어 신호 입력 단자(15)에 입력된다. 스위치(12)는 제어 신호 Sc가 로우 레벨일 때 턴 온된다. 이 때, 단자(5) 및 단자(8b)가 스위치(12)를 통해 단락된다. 또한, 이 스위치(12)는 제어 신호 Sc가 하이 레벨일 때 턴 오프된다. 스위치(12)가 턴 오프된 경우, 단자(5) 및 단자(8b)가 저항(11)을 통해 서로 전기적으로 접속된다.
이하, 발진기의 동작에 대하여 설명한다. 피드백 회로(50) 및 증폭 회로(60)는 정의 피드백 루프를 구성한다. 발진기는 수정 발진 소자(1)의 고유 주파수와 동일한 주파수를 갖는 출력 신호 Vout를 생성한다. 출력 신호 Vout는 증폭 회로(60)에 포함된 출력 단자(9)로부터 출력된다.
발진의 개시시(t=t0), 전원 전압이 인버터(6)에 공급되기 시작한다. 이 때, 제어 신호 Sc는 로우 레벨이다. 단자(5) 및 단자(8b)는 단락된다. 다음에, 도 4에 도시된 바와 같이, 발진기를 통해 흐르는 전류의 진폭 i가 점차 크게 된다. 마찬가지로, 도 5에 도시된 바와 같이, 출력 신호 Vout의 진폭이 점차 크게 된다.
발진의 개시(t=t0)로부터 소정 시간 경과 후, 인버터(6)로부터 출력된 전류가 포화된다. 이 때, 출력 신호 Vout의 파형은 실질적으로 직사각형이다. 출력 신호 Vout의 진폭은 도 5에 도시된 바와 같이 V1이다.
다음에, 발진의 개시로부터 미리 정해진 시간이 경과된 때(t=t1), 제어 신호 Sc는 하이 레벨로 설정된다. 스위치(12)는 턴 오프된다. 발진기를 통해 흐르는 전류가 저항(11)을 통과한다. 이는 발진기를 통해 흐르는 전류를 적게 한다. 출력 신호 Vout의 진폭은 V1보다 작은 V2이다. 그 후, 발진기는 안정한 상태로 발진한다.
도 6은 제어 신호 입력 단자(15)에 입력될 제어신호 Sc를 생성하는 회로를 도시한다. CPU(16)는 레지스터(17)를 포함한다. CPU(16)에는, 리셋 신호(18)가 로우 레벨에서 하이 레벨로 스위칭될 때 실행되는 프로그램이 저장된다. 레지스터(17)는 프로그램에 따라 제어된다. 프로그램에 따라서, 레지스터(17)는 리셋 신호(18)가 로우 레벨에서 하이 레벨로 스위칭된 후 미리 정해진 기간 t1이 경과될 때까지 제어 신호 Sc를 로우 레벨로 유지한다. 연속해서, 레지스터(17)는 제어 신호 Sc를 하이 레벨로 스위칭한다.
프로그램은 재기록될 수 있는 것이 바람직하다. 사용자는 프로그램을 변경함으로써 제어 신호 Sc가 로우 레벨일 때의 기간 t1을 변경할 수 있다.
본 실시예의 발진기에서, 인버터(6)의 출력 단자 및 단자(8b)는 발진의 개시시 단락되어, 단시간에 발진이 안정하게 된다. 또한, 본 실시예의 발진기에서, 발진이 안정하게 된 후, 인버터(6)의 출력 단자 및 단자(8b)는 저항(11)을 통해 서로 접속된다. 이에 따라, 캐패시터(3b)의 충전 및 방전 전류가 억압되어, 안정한 발진시에 발진기의 전력 소비가 감소된다.
전력 소비 감소 효과는 발진기의 발진 주파수가 낮을수록 명백하다. 발진기의 전력 소비는 인버터를 관통하는 전류와 캐패시터(3a 및 3b)의 충전 및 방전 전류로부터 초래된다. 발진 주파수가 낮을수록, 캐패시터(3a, 3b)의 충전 및 방전 전류에 의한 전력 소비가 크다.
본 실시예의 발진기는 발진 주파수가 낮은 발진기로서 사용되는 것이 바람직하다. 바람직하게는, 발진 주파수는, 캐패시터(3a 및 3b)를 충전 및 방전하기 위한 충전 및 방전 전류가, 인버터(6)의 출력 단자로부터 출력된 출력 전압을 인버터(6)가 반전시킬 때에 인버터(6)를 통해 흐르는 관통 전류보다 클수록 낮다. 즉, 수정 발진 소자(1)의 고유 주파수는 충전 및 방전 전류가 인버터(6)를 통해 흐르는 관통 전류보다 크게 되도록 선택된다.
도 7은 본 실시예의 발진기 및 상기한 종래의 발진기를 통해 흐르는 전류를 도시한다. 양 발진기에서, 발진 주파수는 32kHz이다. 도 7의 세로 축은 발진기를 통해 흐르는 전류의 값을 나타내고, 가로 축은 발진기에 공급된 전원 전압을 나타낸다. 본 실시예의 발진기에 내장된 저항(11)의 저항값은 300㏀으로 한다.
전원 전압이 2.6V인 경우, 본 실시예의 발진기를 통해 흐르는 전류는 1.6㎂이고, 종래예의 발진기를 통해 흐르는 전류는 2.1㎂이다. 또한, 전원 전압이 3.7V인 경우, 본 실시예의 발진기를 통해 흐르는 전류는 3.2㎂이고, 종래예의 발진기를 통해 흐르는 전류는 4.1㎂이다. 이 결과로부터, 본 실시예의 발진기에서는, 종래예의 발진기에 비해 약 22% 정도 전류가 감소된다.
도 8은 발진 주파수가 32kHz일 때, 본 실시예 및 종래예의 발진기를 통해 흐르는 전류를 나타낸 그래프이다. 본 실시예의 발진기에 내장된 저항(11)의 저항값은 400㏀이다.
전원 전압이 2.6V일 경우, 본 실시예의 발진기를 통해 흐르는 전류는 1.4㎂이고, 종래예의 발진기를 통해 흐르는 전류는 2.1㎂이다. 또한, 인가 전압이 3.7V일 경우, 본 실시예의 발진기를 통해 흐르는 전류는 2.7㎂이고, 종래예의 발진기를 통해 흐르는 전류는 4.1㎂이다. 본 실시예의 발진기는 종래예의 발진기에 비해 약 34%의 전류 감소 효과가 있다.
(제2 실시예)
도 9를 참조하면, 본 발명의 제2 실시예의 발진기는 피드백 회로(50) 및 증폭 회로(80)를 포함한다. 제2 실시예의 발진기에서, 증폭 회로(80)의 구성은 제1 실시예의 증폭 회로(60)의 구성과는 다르다.
증폭 회로(80)는 인버터(6), 피드백 저항(7) 및 전류 조정기(71)를 포함한다. 인버터(6) 및 피드백 저항(7)은 노드(5a)와 노드(5) 사이에 병렬로 접속된다. 인버터(6)의 입력 단자는 노드(5a)에 접속된다. 인버터(6)의 출력 단자는 노드(5)에 접속된다. 노드(5)는 단자(8b)에 접속된다. 또한, 노드(5)는 출력 단자(9)에 접속된다. 전류 조정기(71)는 단자(8a)와 노드(5a) 사이에 설치된다. 전류 조정기(71)는 저항(21) 및 스위치(22)를 포함한다. 저항(21) 및 스위치(22)는 단자(8a)와 노드(5a) 사이에 서로 병렬 접속된다. 저항(21) 및 스위치(22)의 구성은 제1 실시예에서 설명된 저항(11) 및 스위치(12)의 구성과 각각 유사하다.
제2 실시예의 발진기에서, 단자(5a) 및 단자(8a)는 발진 개시시에 단락되어발진의 진폭이 고속으로 크게 된다. 따라서, 발진기는 단시간에 안정하게 된다. 또한, 발진이 안정하게 된 후, 단자(5a) 및 단자(8a)는 저항(21)을 통해 서로 전기적으로 접속된다. 따라서, 캐패시터(3a)의 충전 및 방전 전류가 감소되어, 발진기의 전력 소비가 감소된다.
(제3 실시예)
이하, 본 발명의 발진기의 제3 실시예에 대하여 설명한다. 도 10을 참조하면, 제3 실시예의 발진기는 피드백 회로(50) 및 증폭 회로(90)를 포함한다.
피드백 회로(50)의 구성 및 기능은 제1 및 제2 실시예와 동일하다.
증폭 회로(90)는 인버터(6), 피드백 저항기(7) 및 복수의 전류 조정기(70, 71, 72 및 73)를 포함한다. 전류 조정기(71)는 단자(5a)와 단자(8a) 사이에 설치된다. 단자(5a)는 인버터(6)의 입력에 접속된다. 인버터(6)의 출력은 전류 조정기(73)에 접속된다. 전류 조정기(73)는 단자(5)에 또한 접속된다.
단자(5a)는 피드백 저항(7)의 일단에 또한 접속된다. 피드백 저항(7)의 타단은 전류 조정기(72)에 접속된다. 전류 조정기(72)는 단자(5)에 접속된다. 단자(5)는 출력 단자(9)에 접속된다. 전류 조정기(70)는 단자(5)와 단자(8b) 사이에 설치된다.
전류 조정기(70)는 저항(11) 및 스위치(12)를 갖는다. 저항(11) 및 스위치(12)는 서로 병렬 접속된다. 전류 조정기(71)는 저항(21) 및 스위치(22)를 갖는다. 저항(21) 및 스위치(22)는 서로 병렬 접속된다. 전류 조정기(72)는 저항(31) 및 스위치(32)를 갖는다. 저항(31) 및 스위치(32)는 서로 병렬 접속된다. 그리고, 전류 조정기(73)는 저항(41) 및 스위치(42)를 갖는다. 저항(41) 및 스위치(42)는 서로 병렬 접속된다. 저항(11, 21, 31, 41) 및 스위치(12, 22, 32, 42)의 구성 및 기능은 제1 실시예에서 설명된 저항(11) 및 스위치(12)의 구성 및 기능과 유사하다.
제3 실시예의 발진기에서, 스위치(12, 22, 32, 42)가 발진 개시시에 턴 온된다. 저항(11, 21, 31, 41) 각각의 단자들이 단락된다. 다음에, 출력 신호 Vout의 진폭이 고속으로 증가된다. 제3 실시예의 발진기에서는, 단시간에 발진이 안정하게 된다.
발진이 안정화된 후, 스위치(12, 22, 32, 42)가 턴 오프된다. 단자들(5 및 8b)이 저항(11)을 통해 전기적으로 접속된다. 또한, 단자들(5 및 5a)이 저항(7 및 31)을 통해 접속된다. 또한, 인버터(6)의 출력 단자 및 단자(5)가 저항(41)을 통해 전기적으로 접속된다. 또한, 단자들(5a 및 8a)이 저항(21)을 통해 전기적으로 접속된다. 따라서, 캐패시터(3a, 3b)의 충전 및 방전 전류가 감소되어, 제3 실시예의 발진기의 전력 소비를 억제한다.
제3 실시예의 발진기에 따르면, 적어도 하나의 전류 조정기(70 내지 73)가 발진기 내에 포함되는 것이 요구된다. 적어도 하나의 전류 조정기(70 내지 73)를 포함하는 것은 발진기를 통해 흐르는 전류를 감소시킬 수 있다.
본 발명을 어느 정도 특정하게 바람직한 형태로 설명했지만, 첨부된 본 발명의 특허청구범위의 사상 및 범주를 이탈하지 않고서 구체적인 구성면에서 바람직한 형태의 개시 내용을 변경하고 구성 요소의 조합 및 배열을 변경할 수 있다.
상술한 바와 같이 본 발명에 따르면, 발진기의 전력 소비를 감소시킬 수 있고, 발진을 안정화하는 데 요구되는 시간이 단축될 수 있으며, 발진기 내에 포함된 캐패시터를 충전 및 방전하기 위한 전류를 감소시킬 수 있다.

Claims (13)

  1. 발진기에 있어서,
    제1 및 제2 단자를 가지며, 상기 제1 단자에 입력된 제1 신호의 위상을 실질적으로 180° 시프트시켜 상기 제2 단자로부터 제2 신호를 출력하는 피드백 회로; 및
    출력 단자 및 입력 단자를 가지며, 상기 출력 단자가 상기 제1 단자에 전기적으로 접속되고 상기 입력 단자가 상기 제2 단자에 전기적으로 접속되는 인버터, 및 제1 및 제2 가변 저항 단자를 가지며, 상기 제1 및 제2 가변 저항 단자 사이의 저항이 가변이고, 상기 제1 가변 저항 단자가 상기 제1 단자에 전기적으로 접속되고 상기 제2 가변 저항 단자가 상기 제2 단자에 전기적으로 접속되는 가변 저항 소자를 포함하는 증폭 회로
    를 포함하는 발진기.
  2. 제1항에 있어서, 상기 제1 가변 저항 단자는 상기 제1 단자에 접속되고, 상기 제2 가변 저항 단자는 상기 출력 단자에 접속되는 발진기.
  3. 제1항에 있어서, 상기 제1 가변 저항 단자는 상기 제1 입력 단자에 접속되고 상기 제2 가변 저항 단자는 상기 제2 단자에 접속되는 발진기.
  4. 제1항에 있어서, 상기 인버터 및 상기 가변 저항 소자는 서로 병렬로 접속되는 발진기.
  5. 제1항에 있어서, 상기 증폭 회로는 제3 및 제4 단자 사이에 접속된 피드백 저항을 더 포함하고,
    상기 인버터 및 상기 가변 저항 소자는 상기 피드백 저항에 병렬로 상기 제3 및 제4 단자 사이에 직렬로 접속되며,
    상기 제3 단자는 상기 제1 단자에 전기적으로 접속되고, 상기 제4 단자는 상기 제2 단자에 전기적으로 접속되는 발진기.
  6. 제1항에 있어서, 상기 증폭 회로는 피드백 저항을 더 포함하며, 상기 피드백 저항 및 상기 가변 저항 소자는 상기 제3 및 제3 단자 사이에 직렬로 접속되고,
    상기 인버터는 상기 피드백 저항 및 상기 가변 저항 소자부에 병렬로 상기 제3 및 제4 단자 사이에 접속되며,
    상기 제3 단자는 상기 제1 단자에 전기적으로 접속되며, 상기 제4 단자는 상기 제2 단자에 전기적으로 접속되는 발진기.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 가변 저항 소자는,
    상기 제1 및 제2 가변 저항 단자 사이에 접속된 저항; 및
    상기 저항에 서로 병렬로 접속된 스위칭 소자
    를 포함하며,
    상기 제1 및 제2 가변 저항 단자는 상기 스위칭 소자가 턴 온될 때 상기 스위치 소자에 의해서 실질적으로 단락되는 발진기.
  8. 제1항에 있어서, 상기 피드백 회로는,
    상기 제1 및 제2 단자 사이에 접속된 수정 발진 소자;
    제1 접지 단자;
    상기 제1 단자와 상기 제1 접지 단자 사이에 접속된 제1 캐패시터;
    제2 접지 단자; 및
    상기 제2 단자와 상기제2 접지 단자 사이에 접속된 제2 캐패시터
    를 포함하는 발진기.
  9. 제8항에 있어서, 상기 수정 발진 소자의 고유 주파수는, 상기 제1 및 제2 캐패시터를 충전 및 방전시키기 위한 충전 및 방전 전류가, 상기 인버터가 상기 출력 단자로부터 출력된 출력 전압을 반전시킬 때에 상기 인버터를 통해 흐르는 관통 전류보다 크게 되도록 선택되는 발진기.
  10. 제1 및 제2 단자를 가지며, 상기 제1 단자에 입력된 제1 신호의 위상을 실질적으로 180° 시프트시켜 상기 제2 단자로부터 제2 신호를 출력하는 피드백 회로;
    출력 단자 및 입력 단자를 가지며, 상기 출력 단자가 상기 제1 단자에 전기적으로 접속되고 상기 입력 단자가 상기 제2 단자에 전기적으로 접속되는 인버터; 및
    제1 및 제2 가변 저항 단자를 가지며, 상기 제1 및 제2 가변 저항 단자 사이의 저항이 가변이고, 상기 제1 가변 저항 단자가 상기 제1 단자에 전기적으로 접속되고 상기 제2 가변 저항 단자가 상기 제2 단자에 전기적으로 접속되는 가변 저항 소자
    를 포함하는 발진기를 동작시키는 방법에 있어서,
    상기 인버터에 전원 전압을 공급하는 단계;
    상기 전원 공급이 개시된 시점에서 상기 저항을 제1 저항으로 설정하는 단계; 및
    상기 전원 공급이 개시된 시점 후의 미리 정해진 기간 동안 상기 저항을 상기 제1 저항보다 큰 제2 저항으로 설정하는 단계
    를 포함하는 발진기 동작 방법.
  11. 제10항에 있어서, 상기 미리 정해진 기간은 상기 저항을 상기 제2 저항으로 설정하는 단계가 상기 발진기에서 발생하는 발진의 진폭이 포화된 후에 실행되도록 결정되는 발진기.
  12. 제1 및 제2 단자를 가지며, 상기 제1 단자에 입력된 제1 신호의 위상을 실질적으로 180° 시프트시켜 상기 제2 단자로부터 제2 신호를 출력하는 피드백 회로;
    출력 단자 및 입력 단자를 가지며, 상기 출력 단자가 상기 제1 단자에 전기적으로 접속되고 상기 입력 단자가 상기 제2 단자에 전기적으로 접속되는 인버터;
    제1 및 제2 가변 저항 단자 사이에 접속되며, 상기 제1 가변 저항 단자가 상기 제1 단자에 전기적으로 접속되고 상기 제2 가변 저항 단자가 상기 제2 단자에 전기적으로 접속되는 저항; 및
    상기 저항에 서로 병렬로 접속된 스위칭 소자
    를 포함하는 발진기를 동작시키는 방법에 있어서,
    상기 인버터에 전원 전압을 공급하는 단계;
    상기 스위치 소자를 턴 온시켜 상기 전원 공급이 개시된 시점에서 상기 저항을 단락시키는 단계; 및
    상기 전원 공급이 개시된 시점 후의 미리 정해진 기간 동안 상기 스위칭 소자를 턴 오프시키는 단계
    를 포함하는 발진기 동작 방법.
  13. 제12항에 있어서, 상기 미리 정해진 기간은, 상기 스위치를 턴 오프시키는 단계가 상기 발진기에서 발생된 발진의 진폭이 포화된 후에 실행되도록 결정되는 발진기 동작 방법.
KR1020000072652A 1999-12-03 2000-12-02 전력 소비가 적고 단시간에 안정하게 되는 발진기 KR20010062082A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1999-345310 1999-12-03
JP34531099A JP2001168642A (ja) 1999-12-03 1999-12-03 発振回路

Publications (1)

Publication Number Publication Date
KR20010062082A true KR20010062082A (ko) 2001-07-07

Family

ID=18375739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000072652A KR20010062082A (ko) 1999-12-03 2000-12-02 전력 소비가 적고 단시간에 안정하게 되는 발진기

Country Status (4)

Country Link
US (1) US20010000214A1 (ko)
JP (1) JP2001168642A (ko)
KR (1) KR20010062082A (ko)
DE (1) DE10059937A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4977220B2 (ja) * 2010-02-23 2012-07-18 日本電波工業株式会社 基本波／オーバートーン水晶発振器
JP2013207363A (ja) 2012-03-27 2013-10-07 Seiko Epson Corp 回路装置、発振装置及び電子機器
JP6349097B2 (ja) * 2014-02-04 2018-06-27 パナソニック株式会社 入力信号増幅器

Also Published As

Publication number Publication date
US20010000214A1 (en) 2001-04-12
JP2001168642A (ja) 2001-06-22
DE10059937A1 (de) 2001-07-19

Similar Documents

Publication Publication Date Title
US6025757A (en) Piezoelectric oscillator circuit
WO2004008639A2 (en) Ring oscillator with frequency stabilization
KR20120130091A (ko) 주파수-전류 피드백을 가진 온도-안정 발진기 회로
KR970705867A (ko) 정밀한 rc발진기(accvrate rc oscillator)
JPH09289416A (ja) 水晶発振回路
JP2009105611A (ja) 発振回路及び発振器
US7286023B2 (en) Crystal oscillation circuit with frequency regulation
EP0361529B1 (en) Voltage controlled oscillator
US6191661B1 (en) Oscillator circuit with reduced capacity for AC coupling capacitor
CN111817667B (zh) 一种快速起振的晶体振荡电路及起振方法
US6278336B1 (en) Low-current oscillator with hysteresis input buffer
US6329884B1 (en) Oscillator circuit with current limiting devices
WO2007142035A1 (ja) 差動発振装置及び変調器
KR20010062082A (ko) 전력 소비가 적고 단시간에 안정하게 되는 발진기
JP2001257534A (ja) 水晶発振器
JPH0440112A (ja) 電圧制御発振器
JPS60263507A (ja) 発振回路
US5247266A (en) Oscillation inducing cicuit
JP3255581B2 (ja) 発振回路
KR930003904Y1 (ko) 순간안정 클럭재생 회로
CN110324006B (zh) 半导体装置以及半导体系统
JP2000151398A (ja) チャージポンプ
KR19990045213A (ko) 발진 회로
JP2008098776A (ja) パルス発生回路
JPS6123409A (ja) 弛張発振器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application