WO2007142035A1

WO2007142035A1 - 差動発振装置及び変調器

Info

Publication number: WO2007142035A1
Application number: PCT/JP2007/060539
Authority: WO
Inventors: Shigeru Kobayashi; Suguru Fujita
Original assignee: Panasonic Corporation
Priority date: 2006-06-08
Filing date: 2007-05-23
Publication date: 2007-12-13
Also published as: JP2008017449A; US20100237957A1; JP4685060B2; US7965150B2

Abstract

　本発明は、差動発振装置において発振開始時から二つの出力端子から出力される出力信号の位相が反転するまでの時間を短縮することを目的とする。　本発明に係る差動発振装置は、一方のトランジスタ１０５の端子に外部入力端子を有しスイッチ回路１０４を有する差動発振部１０３と、前記差動発振部１０３の発振開始と発振停止を制御する第一の制御信号を生成する第一の制御信号発生回路１０１と、前記差動発振部１０３の一方のトランジスタ１０５の端子に入力する第二の制御信号を生成する第二の制御信号発生回路１０２とを有する差動発振装置において、第二の制御信号によって二つのトランジスタ１０５，１０６に流れるコレクタ電流の位相関係を決めることで、発振開始時から二つの出力端子から出力される出力信号の位相は逆相となるものである。

Description

明細書

差動発振装置及び変調器

技術分野

[0001] 本発明は、回路定数で決められる周波数で共振してから、差動発振部の二つ出力端子から出力される出力信号の位相が反転するまでの遅延時間が短い差動発振装置に関するものである。

背景技術

[0002] UWB (Ultra Wide Band:超広帯域）技術の一つとして、パルス信号を用いて通信や測距を行なう装置、システムの開発が行なわれている。パルス信号を所望の周波数帯域の成分のみを持つ交流信号とするには大きく二つの方法があり、一つはパルス信号をフィルタによって周波数帯域制限し、特定の周波数帯成分のみを抜き出す方法であり、もう一つは交流信号を間欠的に窓かけして部分的に取り出す、又は交流信号源である発振回路を間欠的に動作させて、発振そのものを間欠的に行なう方法がある。

[0003] 交流信号源と乗ずる方法 (交流信号を間欠的に窓かけして部分的に取り出す方法 )は、キャリア通信と同じく発振回路出力とパルス信号とを、ミキサ回路で変調することが一般的である。また、発振回路を間欠的に動作させる方法としては、トランジスタを用いた発振回路に流れる電流をスィッチでオン Zオフすることで、間欠的に発振回路を動作させる方法が提案されて!ヽる。

[0004] また、トランジスタを対にして発振回路を差動動作させる技術も開示されている。図

15にその構成を示す。図 15は従来のトランジスタを用いた間欠差動発振装置の構成を示すブロック図である。

[0005] この発振回路は、電流源スィッチ 1601、トランジスタ 1602、 1603及び共振回路 1 604から構成される差動発振部 1605と、第一の制御信号発生回路 1606とから構成される。電流源スィッチ 1601は、第一の制御信号発生回路 1606から出力される制御信号により、間欠的に動作する。差動発振部 1605は、第一の制御信号発生回路 1606から出力される制御信号の電圧レベルと印加される期間とに対応して発振する (特許文献 1参照)。

[0006] しかし、従来の回路構成では、差動発振部 1605の動作開始時において、二つのトランジスタが同時に動作を開始することで、回路定数により決められる周波数において共振してから、発振回路が差動動作するまでに微小遅延時間が生じる。

[0007] ここで、微小遅延時間の発生により、この差動発振部 1605を、ナノ秒単位で間欠的に動作させて、二つの出力端子間の電位差を出力とした場合、発振出力の立ち上力 Sり時においては、逆位相でない波形が二端子力出力される。このため、差動発振部 1605の二つの出力端子間は、電圧振動が相殺、又は同位相でなく合成され、大きな振幅を得ることができない。結果として、差動発振部 1605は、発振出力の立ち上がりが遅くなるため、ノルス幅がナノ秒単位である場合には、意図した時間幅の発振出力を生成することができない場合がある。

[0008] この課題を解決するために、図 14に示す構成が提案されている。図 14は従来のトランジスタを用いた間欠差動発振装置の構成を示すブロック図である。この発振回路は電流源 1501、定電源 1502、共振器 1503、共振器 1504、トランジスタ 1505〜1 508、制御信号入力端子 1509を有している。なお、トランジスタ 1505および電流源 1501の双方を用いることにより、図 15における電流源スィッチ 1601の機能を果たしている。すなわち、図 15に示す電流源スィッチ 1601は、間欠動作を制御する制御信号により間欠的に動作することで、図 14に示すトランジスタ 1505の間欠動作に相当する機能を果たし、さらに、図 15に示す電流原スィッチ 1601は、図 14に示す電流源 1501と同様の、定電流源としての機能も果たす。

[0009] 間欠動作は、トランジスタ 1505のベース端の制御信号入力端子 1509から入力される矩形波によって行っている。なお、間欠動作オフ時には、電流源 1501には電流が流れず、定電源 1502と共振器 1503とのインダクタ間をスタンバイ電流が流れる。

[0010] 次に、トランジスタ 1505に矩形波が入力され、間欠動作がオンになると同時にスタンノィ電流はカットされ、その影響で回路にリンギングが起きる。このリンギングをトリガーにして高速に発振回路を動作させて、パルス幅の短い発振回路からの出力を出力信号として得て!/ヽる (非特許文献 1参照)。

[0011] 特許文献 1 :特開 2005— 49200号公報非特許文献 1 :T. Teshirogi. , et al. ： 'Residual— carrier free burst oscill ator for automotive UWB radar applications' , IEE2005 Electrics Letters 28th April 2005 Vol. 41 No. 9

発明の開示

発明が解決しょうとする課題

[0012] しかし、前記の従来回路構成では、リンギングを生成するためにトランジスタ数が多ぐ消費電力に課題がある。また、交差型発振回路のコレクタ電流を制御する電流源側のトランジスタが多いことから電流値の温度変動が大きぐ回路として温度特性がよくない。また、スタンバイ電流を流すパスを確保するために共振器が二つ必要となつているため、周波数特性の調整が必要となる。

[0013] 本発明は、上記従来の課題に鑑みてなされたものであって、温度特性を悪化させることなぐ発振部からの二つの出力の位相が逆相に至るまでの微小遅延時間を短縮することができる差動発振装置および変調器を提供することを目的とする。

課題を解決するための手段

[0014] 従来技術を解決するために、本発明の差動発振装置は、少なくとも一つの端子に外部入力端子を設けた一対のトランジスタと、電流源と、を有する差動発振部と、前記電流源の開始及び停止を制御する第一の制御信号を生成し、前記電流源に出力する第一の制御信号発生部と、前記トランジスタの出力電流を制御する第二の制御信号を生成し、前記外部入力端子に出力する第二の制御信号発生部と、を具備することを特徴とする。

[0015] これにより、前記差動発振装置の電流源に第一の制御信号発生回路から出力される第一の制御信号が入力されて、前記差動発振装置が間欠動作する際に、前記差動発振装置を構成する一方のトランジスタの端子に第二の制御信号発生回路から出力される第二の制御信号が入力される。このため、もう一方のトランジスタの端子には、前記第二の制御電圧とは正負の極性が逆の制御信号が現れるので、回路定数で決められる周波数で共振して力差動発振装置の二つの発振回路の出力の位相が逆相になるまでの微小遅延時間（以下、差動動作遅延時間）を短縮できる効果を有する。 [0016] また、本発明の差動発振装置では、前記外部入力端子は、前記トランジスタのベース端子に設けられ、前記第二の制御信号発生部は、ベース電圧を制御する信号を出力することを特徴とする。

[0017] これにより、差動発振装置の一方のトランジスタのベース端子には、前記第二の制御信号が電圧値として入力される。このため、もう一方のトランジスタのコレクタ端子には、前記第二の制御信号とは正負の極性が逆の電圧が現れるので、差動発振の微小遅延時間を短縮できる効果を有する。

[0018] また、本発明の差動発振装置では、前記外部入力端子は、前記トランジスタのエミッタ端子に設けられ、前記第二の制御信号発生部は、コレクタ電流を制御する信号を出力することを特徴とする。

[0019] これにより、前記間欠差動発振装置の一方のトランジスタのェミッタ端子には、前記第二の制御信号が電流値として入力される。このため、もう一方のトランジスタのエミッタ端子には、前記第二の制御信号と正負の極性が逆の電流が現れるので、差動発振の微小遅延時間を短縮できる効果を有する。

[0020] また、本発明の差動発振装置では、前記第二の制御信号は、前記第一の制御信号の立ち上がり期間に存在する信号であることを特徴とする。

[0021] これにより、電流源スィッチ部に前記第一の制御信号が入力されるタイミングと、前記第二の制御信号が一方のトランジスタ端子に印加されるタイミングとが同じ力、もしくは、前記第二の制御信号が既に印加されることとなり、発振開始時から差動発振部の出力信号の位相を調整できる。

[0022] また、本発明の差動発振装置では、前記第一の制御信号は、前記電流源の動作の開始及び停止を、少なくとも一回以上制御する信号であることを特徴とする。

[0023] これにより、前記第一の制御信号で前記電流源の動作の開始のみを制御する場合は、携帯端末におけるスリープモードからの起動に有効であり、前記第一の制御信号で前記電流源の動作の開始と終了を制御する場合は、パルス通信における変調信号の立ち上がりと立ち下がり時間の短縮化、つまり通信速度の高速化に有効である。

[0024] また、本発明の変調器では、本発明の差動発振装置と、送信データである送信信号を発生し、前記第一の制御信号発生部と前記第二の制御信号発生部に出力する送信信号発生部と、を備え、前記第一の制御信号発生部及び前記第二の制御信号発生部は、前記送信信号に応じて、それぞれ前記第一の制御信号及び前記第二の制御信号を生成し、前記差動発振装置は、前記送信信号を変調した変調信号を出力することを特徴とする。

[0025] これにより、一方のトランジスタの端子に制御信号を入力することで、発振開始時から差動発振装置の二つの発振回路の出力の位相が反転するまでの微小遅延時間の短い変調器を構成でき、二つの出力端子間に電位差を与えることで出力信号を得た場合でも、それぞれの端子の信号をとることで出力信号を得た場合でも、差動発振装置の出力信号の立ち上がりが早くなり、パルス幅がナノ秒単位の出力信号の生成が可能となり、高速な変調器を実現できる。

[0026] また、本発明の変調器では、本発明の差動発振装置と、前記差動発振部の出力端の出力の!/ヽずれかを選択する出力選択スィッチ部と、送信データである送信信号を発生し、前記出力選択スィッチ部に出力する送信信号発生部と、を備え、前記出力選択スィッチ部は、前記送信信号に応じて、前記差動発振部の出力を選択し、前記差動発振装置は、前記送信信号変調した変調信号を出力することを特徴とする。

[0027] これにより、送信信号の電圧値によって出力信号の振幅を制御でき、差動発振の微小遅延時間の短い出力信号を得る間欠差動発振装置を変調器として用いることができる。

[0028] また、本発明の変調器では、前記送信信号発生部は、更に、前記第一の制御信号発生部及び前記第二の制御信号発生部に前記送信信号を出力することを特徴とする。

[0029] これにより、送信信号の電圧値によって出力信号の振幅と位相を制御でき、差動発振の微小遅延時間の短い出力信号を得る差動発振装置を変調器として用いることができ、変調信号を多値ィ匕できる効果を有する。

[0030] また、本発明の差動発振装置は、一つの端子が共通に接続され、他の二端子が交差して接続される第一のトランジスタと第二のトランジスタとを含み、前記共通に接続された端子が電流源に接続される差動発振部と、二つの出力端子とを有する差動発振装置であって、前記第一または第二のトランジスタのいずれかの端子に設けた外部入力端子を具備し、前記電流源の動作の開始及び終了を制御する第一の制御信号が、前記電流源の端子に供給され、前記第一のトランジスタと第二のトランジスタの端子間電流を制御する第二の制御信号が、前記外部入力端子に供給されるものである。

[0031] これにより、電流源に第一の制御信号が入力されて差動発振部が間欠動作する際に、差動発振部を構成する一方のトランジスタの外部入力端子に第二の制御信号が入力され、他方のトランジスタの端子に第二の制御信号と逆極性の制御信号が現れる。このため、回路定数で決められる周波数における共振 (発振）開始時から、差動発振部は、二つの出力の位相が逆相に至る時点までの微小遅延時間（差動動作遅延時間）を短縮できる。したがって、トランジスタ数を増力！]させた回路構成により、差動動作遅延時間を短縮させる従来の技術と比較して、温度特性よぐ差動動作遅延時間の短縮を実現できる。

[0032] また本発明の差動発振装置は、一つの端子が共通に接続され、他の二端子が交差して接続される第一のトランジスタと第二のトランジスタとを含み、前記共通に接続された端子が電流源に接続される差動発振部と、二つの出力端子とを有する差動発振装置であって、前記第一のトランジスタのいずれかの端子に設けた第一の外部入力端子と、前記第二のトランジスタのいずれかの端子に設けた第二の外部入力端子と、を具備し、前記電流源の動作の開始及び終了を制御する第一の制御信号が、前記電流源の端子に供給され、前記第一のトランジスタの端子間電流を制御する第二の制御信号が、前記第一の外部入力端子に供給され、前記第二のトランジスタの端子間電流を制御する第三の制御信号が、前記第二の外部入力端子に供給されるものである。

[0033] これにより、電流源に第一の制御信号が入力されて差動発振部が間欠動作する際に、差動発振部を構成する第一のトランジスタの第一の外部入力端子には、第二の制御信号が入力され、第二のトランジスタの第二の外部入力端子には、第三の制御信号が入力される。このため、トランジスタ数の増加による温度特性の悪ィ匕を生じさせることなぐ差動動作遅延時間を短縮できる。発明の効果

[0034] 本発明の差動発振装置によれば、第一の制御信号が入力されて間欠動作する際に、一方のトランジスタの端子には、第二の制御信号が入力され、他方のトランジスタの端子には、前記第二の制御信号とは正負の極性が逆の制御信号が現れる。このため、トランジスタ数の増加による温度特性の悪ィ匕を生じさせることなぐ発振開始時力差動発振部からの二つの出力の位相が逆相に至る時点までの微小遅延時間を短縮できる。

図面の簡単な説明

[0035] [図 1]本発明の実施の形態 1における差動発振装置の構成を示す図

[図 2]本発明の実施の形態 1における制御信号波形及び出力信号波形を示す図

[図 3]本発明の実施の形態 1における差動発振装置の構成を示す図

[図 4]本発明の実施の形態 2における差動発振装置の構成を示す図

[図 5]本発明の実施の形態 2における制御信号波形及び出力信号波形を示す図

[図 6]本発明の実施の形態 3における変調器の構成を示す図

[図 7]本発明の実施の形態 3における変調器の送信信号と出力信号とを示す図

[図 8]本発明の実施の形態 3における制御信号発生回路群の構成を示す図

[図 9]本発明の実施の形態 3における制御信号波形を示す図

[図 10]本発明の実施の形態 4における変調器装置の構成を示す図

[図 11]本発明の実施の形態 4における制御信号波形及び出力信号波形を示す図

[図 12]本発明の実施の形態 4における変調器の構成を示す図

[図 13]本発明の実施の形態 4における変調器の構成を示す図

[図 14]従来の差動発振装置の構成を示すブロック図

[図 15]従来の差動発振装置の構成を示すブロック図

[図 16]本発明の実施の形態 1における差動発振装置の構成の別の形態を示す図 [図 17]本発明の実施の形態 1における差動発振装置の構成の別の形態を示す図 [図 18]本発明の実施の形態 2における差動発振装置の構成の別の形態を示す図 [図 19]本発明の実施の形態 3における変調器の構成の別の形態を示す図

[図 20]本発明の実施の形態 4における変調器装置の構成の別の形態を示す図圆 21]本発明の実施の形態 4における変調器の構成の別の形態を示す図符号の説明

101、 602 第一の制御信号発生回路

102、 603 第二の制御信号発生回路

103 差動発振部

104 電流源スィッチ

105、 106 トランジスタ

107、 108 出力端子

109 共振回路

301 第三の制御信号発生回路

401 電流電圧変換回路

601、 1001、 1201 送信信号発生回路

604 制御信号発生回路群

801、 1003 ドライバ回路

802、 1004 増幅回路

803 電圧値調整回路

804 ゲート回路

805 遅延回路

1002 出力選択スィッチ回路

1005 出力端子

1202 コンパレータ回路

1203 ORゲート回路

1505、 1506、 1507、 1508 卜ランジスタ

1501 電流源

1502 定電源

1503、 1504 共振器

1509 制御信号入力端子

1601 電流源スィッチ 1602 トランジスタ

1603 トランジスタ

1604 共振回路

1605 差動発振部

1606 制御信号発生回路

1701 共振回路

発明を実施するための最良の形態

[0037] 以下発明の実施の形態について、図面を参照しながら説明する。

[0038] (実施の形態 1)

図 1は本発明の実施の形態 1における差動発振装置のブロック図である。なお、本実施の形態では、差動発振装置を間欠的に動作させた場合について説明する。図 1 に示す差動発振装置は、電流源スィッチ 104、トランジスタ 105、 106及び共振回路 109から構成される差動発振部 103と、第一の制御信号発生回路 101と、第二の制御信号発生回路 102とから構成される。

[0039] 第一の制御信号発生回路 101は、電流源スィッチ 104に接続されている。また、第二の制御信号発生回路 102は、トランジスタ 105のベース端に接続されている。第一の制御信号発生回路 101と第二の制御信号発生回路 102とが出力する信号は、例えば、矩形波である。以下、制御信号が矩形波であるとして説明する。

[0040] 第一の制御信号発生回路力制御信号が出力されて、差動発振装置は間欠的に動作する。第二の制御信号発生回路から制御信号が、トランジスタ 105のベース端に出力されることで、差動発振装置は発振開始時から差動発振し、立ち上がりから逆位相の出力信号を二つの出力端子から出力する。

[0041] 図 2は、図 1に示す差動発振装置における制御信号、及び出力信号のタイミングチヤートを示したものである。以下、図 1と図 2を用いて、本実施の形態 1における発振開始時力差動発振することができる短パルスを生成する間欠差動発振装置の動作を説明する。

[0042] 第一の制御信号発生回路 101は、差動発振部 103の電流源スィッチ 104に、制御信号 201を入力する。電流源スィッチ 104は、制御信号 201により、間欠的に動作する。差動発振部 103は、制御信号 201の電圧レベルと印加される期間とに対応して発振する。

[0043] 第二の制御信号発生回路 102は、トランジスタ 105のベース端に、制御信号 201の立ち上がりタイミングに合わせた制御信号 202を入力する。制御信号 202がベース端に入力される際には、図 1に示すように電圧 V2のオフセットがかかっており、 V2は VIに対してダイオード順方向電圧程度 (0. 6V〜0. 7V)だけ高い電圧である。

[0044] 制御信号 202が入力される期間において、トランジスタ 105は、トランジスタ 105のベースェミッタ端子間電圧が上昇することで、トランジスタ 105のコレクタ電流が増加する。差動発振部 103は、交差型回路であることから、トランジスタ 106のベース電圧は、制御信号 202に対応して信号 203に示す分だけ変動し、差動発振部 103の発振開始時の位相を制御できる。

[0045] 差動発振部 103は、トランジスタ 105のベース端に制御信号 202が印加されている期間において、トランジスタ 105のコレクタ電流は、トランジスタ 106のコレクタ電流に比べて大きくなる。また、差動発振部 103は、電流源スィッチ部 104に制御信号 201 が入力されるタイミングと、制御信号 202がトランジスタ 105のベース端に印加されるタイミングとが同じ力、もしくは、制御信号 202が既に印加されていれば、発振開始時力も一対のトランジスタのコレクタ電流の位相を決定できる。このため、差動発振部 10 3は、出力信号 204、 205の位相を調整できるため、回路定数で決められる周波数で共振してから、差動発振部 103の二つの出力信号 204、 205の位相が逆相になるまでの微小遅延時間 (以下、差動動作遅延時間)を短縮できる。

[0046] 上記より、二つの出力端子 107と出力端子 108とから出力される出力信号の位相は、発振開始時力も位相が逆相である。また、差動発振部 103は、二つの出力端子間の電位差により出力信号を得た場合でも、発振開始時において二端子力もの電圧振動が相殺することなぐ大きな振幅を得ることができる。結果として、間欠差動発振装置は、出力信号の立ち上がりが早くなり、パルス幅がナノ秒単位の出力信号の生成が可能となる。

[0047] 以上に示すように、差動発振部 103の一方のトランジスタ 105のベース端に制御信号 202を入力することで、差動動作遅延時間が短いため、発振開始時から差動発振することができる短パルスを生成する差動発振装置を構成できる。

[0048] なお、図 1において、第 2の制御信号発生回路 102の出力は、トランジスタ 105のべース端のみに接続されている力図 3に示すように、図 2に示した信号 203を出力する第三の制御信号発生回路 301をトランジスタ 106のベース端にも接続してもよい。

[0049] この場合、第二の制御信号発生回路 102から出力される制御信号 202によって、トランジスタ 105のベース端の電位が V2から高くなつた後に V2に戻る。これと同時に、第三の制御信号発生回路 301から出力される制御信号 203によって、トランジスタ 1 06のベース端の電位が V2から低くなつた後に V2に戻る。これにより、トランジスタ 10 5とトランジスタ 106とのベース端の電位変動は、それぞれ正負が決定されるので、発振初期段階での位相を互いに逆位相に決定でき、発振初期段階から差動発振を実現できる。

[0050] 上記図 1の説明と同様に、二つの出力端子 107と出力端子 108とから出力される出力信号の位相は、発振開始時から位相が逆相であり、二つの出力端子間の電位差により出力信号を得た場合でも、発振開始時において二端子力の電圧振動が相殺することなぐ大きな振幅を得ることができる。

[0051] 結果として、間欠差動発振装置は、出力信号の立ち上がりが早くなり、パルス幅がナノ秒単位の出力信号の生成が可能となる。本実施の形態の構成により、位相反転した出力信号の発生タイミングの精度を向上することができるという効果を別途有する。

[0052] なお、以上の説明では、トランジスタ 105のベース端に矩形波の制御信号を入力して差動動作遅延時間を短縮したが、トランジスタ 105のコレクタ端に矩形波の制御信号を入力しても、差動動作遅延時間を短縮できる。

[0053] また、図 1、図 3に示す構成は、それぞれ図 16、図 17に示すように、図 1と図 3との共振器 109を二つに分けて共振器 1701のように構成してもよい。

[0054] また、以上の説明では、第二の制御信号発生回路 102から制御信号 202が出力されて、トランジスタ 105のベース端に入力される際に V2のオフセット電圧を与えたが

、第二の制御信号発生回路 102に同機能を含めても良い。

[0055] (実施の形態 2) 図 4に、本実施の形態による差動発振装置の構成図を示す。実施の形態 1における図 1と異なる部分は、第二の制御信号発生回路 102の後段に、電圧電流変換回路 401が設けられた点であり、電圧電流変換回路 401の第二の制御信号発生回路 10 2側の電位は VIよりも高ぐ電圧電流変換回路 401は抵抗等で構成してもよぐトランジスタを使って電流源として構成してもよヽ。

[0056] 図 5は、図 4に示した差動発振装置の制御信号、及び出力信号のタイミングチヤ一トを示したものである。以下、図 4と図 5を用いて本実施の形態における差動発振装置の説明をする。

[0057] 第二の制御信号発生回路 102から出力される制御信号 501が、電圧電流変換回路 401に入力されて、電流値を持つ制御信号 502に変換される。制御信号 502はトランジスタ 105のェミッタ端に入力され、トランジスタ 105のコレクタ電流の変動分となる。

[0058] 差動発振部 103において、二つのトランジスタ 105とトランジスタ 106のェミッタ端は電流源スィッチ 104に接続されているので、トランジスタ 105のコレクタ電流の変動分 502と位相が逆である制御信号 503が、トランジスタ 106のコレクタ電流の変動分として現れる。

[0059] 上記のコレクタ電流の変動分 502と 503により、発振開始時から差動回路の位相を調整でき、差動動作遅延時間の短い差動発振装置を構成できる。そのため、発振開始時カも逆位相である出力信号 504と出力信号 505が、それぞれ出力端子 107と出力端子 108から出力される。このように、差動発振部 103の一方のトランジスタ 105のェミッタ端に制御信号 501を入力することで、差動動作遅延時間の短い間欠差動発振装置を構成できる。

[0060] なお、以上の説明では、第二の制御信号発生回路 102から出力される制御信号 5 01は電圧電流変換回路 401を介して、トランジスタ 105のェミッタ端のみに接続されているが、実施の形態 1において図 3を用いて説明したのと同様に、トランジスタ 106 のェミッタ端にも電圧電流変換回路 401を介して第三の制御信号発生回路 301を接続してもよい。このようにすることで、位相反転した出力信号の発生タイミングの精度を向上することができるという効果を別途有する。 [0061] また、以上の説明では図 4において電流電圧変換回路 401を介した第二の制御信号発生回路 102から出力される制御信号 501をェミッタ端に入力したが、コレクタ端に入力しても同様の効果を得る。この場合においてもトランジスタ 106のコレクタ端に更に制御信号を入力する構成としてもよい。

[0062] また、以上の説明では、第二の制御信号発生回路 102と第三の制御信号発生回路 301は互いに同じ端子に接続する構成について説明したが、第二の制御信号発生回路 102がトランジスタ 105のェミッタ端に接続され、第三の制御信号発生回路 30 1がトランジスタ 106のコレクタ端に接続されても同様の効果を得る。第二の制御信号発生回路 102がトランジスタ 105のコレクタ端に接続され、第三の制御信号発生回路 301がトランジスタ 106のェミッタ端に接続された場合も同様である。

[0063] また、図 4の構成は、図 18に示すように、図 4の共振器 109を二つに分けて共振器 1701のように構成してもよ!/ヽ。

[0064] (実施の形態 3)

図 6は、本実施の形態の変調器の構成を示す図である。実施の形態 1の差動発振装置に、更に送信信号発生回路 601を付加することで変調器を構成できる。図 7は、図 6に示す差動発振装置を用いた変調器における送信信号、制御信号、及び出力信号のタイミングチャートを示したものである。以下、図 6と図 7を用いて本実施の形態における変調器の動作の説明をする。

[0065] 送信信号発生回路 601から出力される送信信号 701を、第一の制御信号発生回路 602と第二の制御信号発生回路 603で構成される制御信号発生回路群 604に入力して、送信信号 701の電圧値に応じて電圧値を変更する制御信号をそれぞれ出力して、差動発振装置の出力信号の振幅を任意に制御できる。

[0066] なお、差動発振部 103を間欠発振させて出力信号 702と出力信号 703を出力する過程は、実施の形態 1で説明したので、ここでは説明を省略する。送信信号発生回路 601から出力される送信信号の電圧値が高いときに、出力端子 107から出力信号 702が、出力端子 108から出力信号 703が出力される。

[0067] 図 8は、制御信号発生回路群 604の一実施の形態を示したものであり、図 9は制御信号発生回路群 604で生成される制御信号のタイミングチャートである。以下、図 8と図 9を用いて制御信号発生回路群 604の一実施の形態の動作を説明する。

[0068] 送信信号発生回路 601から出力される送信信号 901は、第一の制御信号発生回路 602に入力され、ドライバ回路 801において立ち上がりの急峻な信号 902へ変換されて力増幅回路 802に入力され、電流源スィッチ 104を駆動するのに十分な電圧値を持つ信号 903として出力される。次に、信号 903を遅延回路 805に入力させ、任意の時間遅延した信号 904が出力される。

[0069] また、同様に第二の制御信号発生回路 603に送信信号 901が入力され、ドライバ回路 801において立ち上がりの急峻な信号 902に変換されて力も電圧値調整回路 8

03に入力される。

[0070] なお、電圧値調整回路 803は、増幅回路、またはリミッタ回路で構成され、送信信号 901の電圧値と差動発振部 103の一方のトランジスタ 105の端子に入力する信号の所望の電圧値との大小関係によって、どちらの回路が適しているかを決めることができる。図 8では、電圧値調整部 803が増幅回路である場合として、図 9に、振幅が調整された制御信号 905を示してヽる。

[0071] 次に、電圧値調整回路 803から出力される信号 905が、ゲート回路 804に入力することで信号 905のパルス幅を調整し、信号 906が出力される。

[0072] ここで、本実施の形態の変調器は、差動動作遅延時間の短!、差動発振装置を用いているため、二つの出力端子 107と出力端子 108とから出力される出力信号の位相は、発振開始時力逆相であり、二つの出力端子間の電位差をとることで出力信号 704を得た場合に、発振開始時においても、二つの出力端子からの出力信号の電圧振動を相殺することなぐ大きな振幅を得ることができる。

[0073] 結果として、間欠差動発振装置の出力信号の立ち上がりが早くなり、パルス幅がナノ秒単位の出力信号の生成が可能となり、制御信号 701の電圧値に応じて、出力信号 704が出力される高速な変調器を実現できる。

[0074] なお、以上の説明では図 6において制御信号発生回路 102の制御信号をトランジスタ 105のベース端に入力した力実施の形態 1で示した様にコレクタ端に入力しても同様の効果を得る。

[0075] また、以上の説明では図 3に示す間欠差動発振装置に送信信号発生回路を追カロして変調回路を構成したが、図 4に示す装置に同様に追加しても同様の効果を得る。なお、図 6の構成は、図 19に示すように、図 6の共振器 109を二つに分けて共振器 1701のように構成してもよ!/ヽ。

[0076] (実施の形態 4)

図 10に本実施の形態による変調器の構成を示す。本実施の形態は、差動発振装置の出力部分に出力選択スィッチ回路を付加した変調器を示す。図 10に変調器のブロック図、図 11に図 10における波形の変化を示す。

[0077] 図 10に示す送信信号 1003を出力する送信信号発生回路 1001、出力選択スイツチ回路 1002、ドライバ回路 1003、増幅回路 1004を有することにより、送信信号 10 03の電圧値に応じて差動発振部 103の出力信号 1101、 1102の位相を任意に制御できる。二つの出力端子 108と出力端子 107のそれぞれから出力される出力信号 1101、 1102を生成する過程は、実施の形態 1にて説明したので、ここでの説明は省略する。

[0078] まず、出力信号 1101と出力信号 1102は出力選択スィッチ回路 1002に入力される。出力選択スィッチ回路 1002のスイッチング動作は、送信信号発生回路 1001から出力される送信信号 1103の電圧値によって制御される。

[0079] 次に、ドライバ回路 1003は、送信信号 1103を立ち上がりの急峻な信号 1104に変換する。信号 1104は増幅回路 1004に入力され、出力選択スィッチ回路 1002を駆動するのに十分な電圧値を持つ信号 1105に変換されて力出力選択スィッチ回路 1002〖こ人力される。

[0080] 例えば、電圧値が高レベルのときは、出力信号 1101を出力端子 1005から出力し、低レベルのときは、出力信号 1102を出力端子 1005から出力するように、スィッチング動作して、送信信号 1103に応じて、位相を変更した出力信号 1106を出力端子 1005から出力することができる。

[0081] なお、本実施の形態の変調器は、差動動作遅延時間の短い間欠差動発振装置を用いているため、二つの出力端子から出力される信号の位相は発振開始時力も位相が逆相であるため、パルス幅がナノ秒単位の間欠発振出力であっても位相変調でき、高速な変調を実現できる。 [0082] また、図 12に示すように、コンパレータ回路 1202、 OR論理回路 1203を付加することで、多値ィ匕に対応した変調器を構成できる。以下、この構成について説明する。

[0083] 図 13は、図 12における制御信号波形と出力信号波形のタイミングチャートである。

制御信号 1301は送信信号発生回路 1201から出力され、コンパレータ 1202に入力される。コンパレータ 1202では制御信号 1301における電圧値 0以上のときに 1と判定し、 0以下のときに 0と判定する。

[0084] 送信信号発生回路 1201から出力された送信信号 1301はコンパレータ 1202に入力され、制御信号 1302として出力される。制御信号 1302がドライバ回路 1003に入力された以降の動作は前述したため省略する。

[0085] また一方で、送信信号発生回路 1201から ORゲート部 1203に制御信号 1301が入力され、制御信号 1303となる。 ORゲート部 1203の入力端子の一つに入力される信号は、全てのシンボルで真理値が 1であるとし、そのために送信信号 1301は OR ゲート部 1203により制御信号 1303となる。

[0086] 制御信号 1303は、第一の制御信号発生回路 602と第二の制御信号発生回路 60 3に入力される。制御信号 1303が第一の制御信号発生回路 602と第二の制御信号発生回路 603に入力されてから、出力端子 107と出力端子 108から夫々出力信号 1 304、 1305が出力されるまでの動作は前述したため、ここでは説明を省略する。

[0087] 出力信号 1304、 1305は、スィッチ回路において制御信号 1302の電圧値に従つて、いずれか一方が出力される。そのため出力端子 1005から出力される出力信号 1 306は送信信号 1301の電圧値に応じて振幅と位相が変化し、多値ィ匕に対応した変調器を実現できる。

[0088] また、更に送信信号 1003の電圧値に応じて、差動発振部 103の出力端に接続される出力選択スィッチ部 1002のスイッチング動作を切り換えることで、送信信号 100 3を位相で変調し、結果的に送信信号 1003によって出力信号の振幅と位相を制御でき、変調を多値ィ匕できるという効果を別途有する。なお、図 10、図 12の構成は、それぞれ図 20、図 21に示すように、図 10と図 12の共振器 109を二つに分けて共振器 1701のように構成してもよ!/ヽ。

[0089] なお、上記の実施の形態 1から実施の形態 4の説明にお、て、制御信号の矩形波のパルス幅は任意としたが、パルス幅が発振周波数の周期の半分である矩形波とすることが望ましい。このようにパルス幅を設定することでトランジスタ 105とトランジスタ 1 06のコレクタ電流の振幅値の変化を発振開始時力も発振周波数に調整でき、結果として発振開始時力所望の周波数で発振する差動発振装置を構成でき、これを変調器に用いることができる。

[0090] また、上記の実施の形態では、制御信号を矩形波として説明したが、正弦波、及び余弦波など立ち上がり時間を有する制御信号でもよい。このとき、正弦波、及び余弦波など立ち上がり時間を有する制御信号の周期を、発振周波数の周期と等しくすることが望ましい。

[0091] このように周期を発振周波数と等しく設定することで、トランジスタ 105とトランジスタ

106のコレクタ電流の振幅値と位相の変化を発振開始時力発振周波数に調整でき

、結果として発振開始時から所望の周波数で発振する間欠差動発振装置を構成でき、これを変調器に用いることができる。

[0092] なお、以上の説明ではトランジスタは NPN型トランジスタで説明した力 PNP型トランジスタでもよい。その際、電源を GND面に、 GND面を電源に対応させる。

[0093] また、以上の説明では差動発振部 103の能動素子としてトランジスタとしたが、 FET

(電界効果トランジスタ)でもよい。その際、ベースはゲートに、コレクタはドレインに、ェミッタはソースに対応する。また、図 1における V2は VIよりも電位は高い場合も低

V、場合もあり、その差は FET特性における閾値電圧である。

[0094] また、以上の説明では、差動発振装置を間欠的に動作させた場合について説明したが、差動発振装置の起動時においても、本発明を用いることで、差動発振装置の出力信号の立ち上がりを早くすることが可能となる。

[0095] 以上、本発明について、図面を用いて説明してきたが、本発明を同様の動作をする半導体集積回路やシステムとして実施することもできる。

[0096] 本発明を詳細にまた特定の実施態様を参照して説明したが、本発明の精神と範囲を逸脱することなく様々な変更や修正を加えることができることは当業者にとって明らかである。

本出願は、 2006年 6月 8日出願の日本特許出願（特願 2006— 159455)、 2007年 5月 9 日出願の日本特許出願 (特願 2007— 124720)に基づくものであり、その内容はここに参照として取り込まれる。

産業上の利用可能性

本発明の差動発振装置は、間欠動作を制御する制御信号とは別に、差動発振装置を構成する一方のトランジスタの端子に制御信号を入力することで差動発振装置の発振開始時から、二つの出力端子力出力される出力信号の位相を逆相とすることができる。これにより、出力信号のパルス幅をナノ秒単位にした時に、二つの端子間の電位差を出力信号として得た時に立ち上力^の速い出力信号を得ることができる。そのため、高速無線通信における差動発振装置、変調器等として用いることができる。また、多値ィ匕に対応した変調器等としても用いることができる。

Claims

請求の範囲

[1] 一つの端子が共通に接続され、他の二端子が交差して接続される第一のトランジスタと第二のトランジスタとを含み、前記共通に接続された端子が電流源に接続される差動発振部と、二つの出力端子とを有する差動発振装置であって、

前記第一または第二のトランジスタのいずれかの端子に設けた外部入力端子を具備し、前記電流源の動作の開始及び終了を制御する第一の制御信号が、前記電流源の端子に供給され、

前記第一のトランジスタと第二のトランジスタの端子間電流を制御する第二の制御信号が、前記外部入力端子に供給される差動発振装置。

[2] 前記第一と第二のトランジスタは、ェミッタが共通に接続され、ベースとコレクタが交差型に接続され、

前記外部入力端子は、前記第一または第二のトランジスタのベースまたはコレクタに設けられる請求項 1記載の差動発振装置。

[3] 前記第一の制御信号を生成し、前記電流源の端子に出力する第一の制御信号発生部と、前記第二の制御信号を生成し、前記外部入力端子に出力する第二の制御信号発生部と、を具備する請求項 1記載の差動発振装置。

[4] 前記外部入力端子は、前記第一または第二のトランジスタのベースに設けられ、前記第二の制御信号は、前記第一または第二のトランジスタのベース電圧を制御する信号である請求項 2記載の差動発振装置。

[5] 前記第二の制御信号は、前記第一の制御信号の立ち上がり期間に存在する信号である請求項 1記載の差動発振装置。

[6] 一つの端子が共通に接続され、他の二端子が交差して接続される第一のトランジスタと第二のトランジスタとを含み、前記共通に接続された端子が電流源に接続される差動発振部と、二つの出力端子とを有する差動発振装置であって、

前記第一のトランジスタのいずれかの端子に設けた第一の外部入力端子と、前記第二のトランジスタのいずれかの端子に設けた第二の外部入力端子と、を具備し、前記電流源の動作の開始及び停止を制御する第一の制御信号が、前記電流源の端子に供給され、前記第一のトランジスタの端子間電流を制御する第二の制御信号が、前記第一の外部入力端子に供給され、

前記第二のトランジスタの端子間電流を制御する第三の制御信号が、前記第二の外部入力端子に供給される差動発振装置。

[7] 前記第一と第二のトランジスタは、ェミッタが共通に接続され、ベースとコレクタが交差型に接続され、

前記第一と第二の外部入力端子は、前記第一と第二のトランジスタのベースまたはコレクタにそれぞれ設けられる請求項 6記載の差動発振装置。

[8] 前記第一の制御信号を生成し、前記電流源の端子に出力する第一の制御信号発生部と、前記第二の制御信号を生成し、前記第一の外部入力端子に出力する第二の制御信号発生部と、

前記第三の制御信号を生成し、前記第二の外部入力端子に出力する第三の制御信号発生部と、を具備する請求項 6記載の差動発振装置。

[9] 前記第一の外部入力端子は、前記第一のトランジスタのベースに設けられ、

前記第二の外部入力端子は、前記第二のトランジスタのベースに設けられ、前記第二と第三の制御信号は、前記第一と第二のトランジスタのベース電圧をそれぞれ制御する信号である請求項 7記載の差動発振装置。

[10] 前記第二と第三の制御信号は、前記第一の制御信号の立ち上がり期間に存在する信号である請求項 6記載の差動発振装置。

[11] 前記第一の制御信号は、前記電流源の動作の開始及び終了を、少なくとも一回以上制御する信号である請求項 1または請求項 6記載の差動発振装置。

[12] 前記差動発振部は、前記第一と第二のトランジスタのコレクタに接続される共振回路を具備する請求項 2または請求項 7記載の差動発振装置。

[13] 前記差動発振部は、前記第一の制御信号の電圧レベルとパルス幅に対応して発振する請求項 1または請求項 6記載の差動発振装置。

[14] 前記第二または第三の制御信号は、発振周期の半分のパルス幅を有する矩形波である請求項 1または請求項 6記載の差動発振装置。

[15] 前記第二または第三の制御信号は、発振周期と等しい正弦波または余弦波である請求項 1または請求項 6記載の差動発振装置。

[16] 前記外部入力端子は、前記第一または第二のトランジスタのェミッタに設けられ、前記第二の制御信号は、前記第一と第二のトランジスタのコレクタ電流を制御する信号である請求項 1記載の差動発振装置。

[17] 前記第一の外部入力端子は、前記第一のトランジスタのェミッタに接続され、前記第二の外部入力端子は、前記第二のトランジスタのェミッタに接続され、前記第二と第三の制御信号は、前記第一と第二のトランジスタのコレクタ電流をそれぞれ制御する信号である請求項 6記載の差動発振装置。

[18] 前記第二の制御信号に応答して、前記共通に接続された端子に電流信号を供給する電圧電流変換回路を具備する請求項 1記載の差動発振装置。

[19] 請求項 3または請求項 8記載の差動発振装置と、

送信データである送信信号を発生し、前記第一の制御信号発生部と前記第二の制御信号発生部に出力する送信信号発生部と、を備え、

前記第一の制御信号発生部及び前記第二の制御信号発生部は、前記送信信号に応じて、それぞれ前記第一の制御信号及び前記第二の制御信号を生成し、前記差動発振装置は、前記送信信号を変調した変調信号を出力する変調器。

[20] 請求項 1または請求項 6記載の差動発振装置と、

前記差動発振部力の異なる位相の発振出力のいずれかを選択する出力選択スイッチ部と、

送信データである送信信号を発生し、前記出力選択スィッチ部に出力する送信信号発生部と、を備え、

前記出力選択スィッチ部は、前記送信信号に応じて、前記差動発振部からの発振出力を選択し、

前記差動発振装置は、前記送信信号を変調した変調信号を出力する変調器。

[21] 前記送信信号を所定のしきい値と比較して前記出力選択スィッチ部を制御するコンパレータ回路と、

前記送信信号に論理和演算を行う OR論理回路とを備え、

前記送信信号発生部は、前記 OR論理回路を介して、前記第一の制御信号発生部及び前記第二の制御信号発生部に前記送信信号を出力する請求項 20記載の変周^。