JP3697678B2 - V/f変換回路 - Google Patents
V/f変換回路 Download PDFInfo
- Publication number
- JP3697678B2 JP3697678B2 JP13607797A JP13607797A JP3697678B2 JP 3697678 B2 JP3697678 B2 JP 3697678B2 JP 13607797 A JP13607797 A JP 13607797A JP 13607797 A JP13607797 A JP 13607797A JP 3697678 B2 JP3697678 B2 JP 3697678B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- voltage
- discharging
- conversion circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、V/F変換回路に関し、詳しくは、V/I変換回路とI/F変換回路とを組み合わせることで入力電圧に対応する周波数の三角波を発生するV/F変換回路において、入力電圧の制御範囲をより高い周波数まで入力電圧に対して追従させることができるようなV/F変換回路に関する。
【0002】
【従来の技術】
従来、V/I変換回路とI/F変換回路とを組み合わせることで入力電圧に対応する周波数の三角波を発生するV/F変換回路は、PWM制御を行う際の三角波発振回路に利用されている。また、PWM制御は、例えば、液晶のバックライトとして利用される昇圧・点灯回路における調光制御やDC/DCコンバータ等の電力制御、あるいはVTR等における駆動制御など、各種制御回路で用いられている。
この種のV/F変換回路の一例を図3に示す。
図3において、10は、V/F変換回路であって、V/I変換回路1と、I/F変換回路として帰還回路3を有する三角波発生回路2とから構成されている。帰還回路3は、三角波発振のための充放電を切換える帰還回路であって、コンパレータ(COMP)3a,3b、そしてフリップフロップ(FF)3cとからなる。
【0003】
ここで、三角波発生回路2は、定電流源を上流と下流とに有していて、コンデンサcを充放電する回路であって、帰還回路3からの充放電切換信号を受けて、例えば、100kHz〜200kHzで発振する。
すなわち、三角波発生回路2は、PNP形のトランジスタQ3からなる定電流の充電回路と、PNP形のトランジスタQ2,NPN形のトランジスタQ4,Q5からなる定電流の放電回路とからなる。なお、トランジスタQ2,Q3は、V/I変換回路1のPNP形の出力トランジスタQ1にカレントミラー接続された出力側のトランジスタであり、電源ラインVccにエミッタが接続され、トランジスタQ4,Q5の上流に設けられている。
【0004】
トランジスタQ4,Q5は、コレクタがトランジスタQ2,Q3のコレクタにそれぞれ接続されたこれの下流に配置されたトランジスタであって、そのエミッタ側がそれぞれグランドGNDに接続されている。これらトランジスタQ4,Q5は、ダイオード接続トランジスタQ4を入力側としてカレントミラー接続され、出力側のトランジスタQ5は、トランジスタQ4の2倍のエミッタ面積を持っている。なお、コンデンサcは、トランジスタQ3のコレクタとトランジスタQ5のコレクタとの接続点とグランドGNDとの間に接続されている。
ここで、コンデンサcに対する充電側の電流値をI(トランジスタQ3の出力電流)とすると、放電側の電流(トランジスタQ5のシンク電流)は2×Iとなって、放電電流値が2×I−I=Iにより電流値Iでコンデンサcが放電される。その結果、この三角波発生回路2では、電流Iで充放電が行われ、左右対称の直線傾斜を持つ三角波がコンデンサcの端子10aに出力として発生する。
【0005】
三角波発生回路2は、トランジスタQ4とグランドGND間にスイッチSWを有している。コンデンサcに対する充放電の切換制御は、帰還回路3によりこのスイッチSWをON/OFFすることにより行われる。
帰還回路3のコンパレータ3aは、基準側入力電圧として基準電圧VHの電源VHを有している。その信号入力側は、三角波発生回路2の出力電圧(コンデンサcの端子10aの電圧信号)を入力信号として受ける。コンパレータ3bも、三角波発生回路2の出力電圧を入力信号として受ける。その信号入力側は、電源VLからの基準電圧VLを受ける。ここでは、VL<VHの関係にある。
【0006】
コンパレータ3bは、入力される三角波の電圧が電圧VLより低下した時点で検出パルスを発生して、この出力をフリッププロップ3cのセット側(S)に入力する。これによりフリッププロップ3cが“1”にセットされてQ出力が発生して、スイッチSWがONにされる。スイッチSWがONになると、トランジスタQ4のコレクタが接地されてその動作が停止してトランジスタQ5も動作を停止する。その結果、放電電流2Iが流れないので、トランジスタQ3の電流Iは、コンデンサcに供給されて、電流値Iでコンデンサcの充電が行われる。
コンパレータ3aは、入力される三角波の電圧が電圧VHを越えた時点で検出パルスを発生して、この出力をフリッププロップ3cのリセット側(R)に入力する。これによりフリッププロップ3cが“0”にリセットされて、これによりQ出力が停止する。その結果、スイッチSWがOFFにされる。スイッチSWがOFFになると、トランジスタQ4が動作してトランジスタQ5も動作し、放電電流2Iが流れる。その結果、トランジスタQ5を介してコンデンサcの電荷が電流値Iで放電される。
【0007】
充放電電流値Iは、V/I変換回路1の入力信号の電圧Vinにより決定される。そして、入力電圧Vinに応じて発生する電流値Iの大きさに応じて充放電時間が決定される。その結果、発生する三角波の周波数がそれに応じて決定され、それに応じて変化する。
V/I変換回路1は、入力電圧信号Vinを端子1aに受ける差動アンプ1bとその出力を受けるNPN形のトランジスタQ6とから構成され、トランジスタQ6のコレクタ側がトランジスタQ1のコレクタに接続され、トランジスタQ1にカレントミラー接続された出力側のトランジスタQ2,Q3の出力電流値を決定する。
トランジスタQ6のエミッタは、抵抗Rを介してグランドGNDに接続され、かつ、エミッタの電圧が差動アンプ1bに負帰還されることで、差動アンプ1aがボルテージフォロアになる。そこで、このエミッタには入力信号の電圧Vinと等しい電圧Vinが発生して、それが抵抗Rに加えられる。そこで、トランジスタQ6のコレクタ電流値は、抵抗Rの抵抗値により決定され、I=Vin/Rの電流がトランジスタQ2,Q3から電流値Iとして取出される。
【0008】
【発明が解決しようとする課題】
図4は、このときの入力電圧Vinに対する周波数fの特性を示すものであって、電圧の増加に対して発生する周波数は点線の特性に対して実線で示すように頭打ちになる。その理由は、出力電圧の変化に対する帰還回路3の動作遅れによる。
すなわち、図5(a)に示すように、出力周波数が低いときには、コンデンサcの端子電圧(出力電圧)の変化が緩やかであるので、帰還回路3の応答速度は問題にならないが、周波数が高くなると、図5(b)に示すように、各コンパレータ3a,3bの入力側が基準電圧VL,VHを越えた時点での検出信号の発生からスイッチSWのON/OFF動作までに時間がかかるので、スイッチSWのON/OFFした時点では、入力側の電圧が点線で示すように、ΔVH,ΔVLだけ上下にそれぞれ変化した状態になる。この状態で充放電の切換えが行われることにより切換え遅れ分だけ発生する周波数が低下してしまう。
したがって、この発明の目的は、このような従来技術の問題点を解決し、入力電圧の制御範囲をより高い周波数まで入力電圧に対して追従させることができるようなV/F変換回路を提供することにある。
【0009】
【課題を解決するための手段】
このような目的を達成するためのこの発明のV/F変換回路の特徴は、I/F変換回路がコンデンサと出力電流の値に応じた電流値でコンデンサを充電する充電回路と出力電流の値に応じた電流値でコンデンサを放電する放電回路と発振のための帰還回路とを有する三角発生回路で構成され、この三角波発生回路の出力とコンデンサとの間に抵抗を有し、帰還回路が三角波発生回路の出力電圧を受けて充電回路と放電回路とによる充放電の切換を行うものである。
【0010】
【発明の実施の形態】
このように、充放電コンデンサの出力との間に抵抗を設けて、発振のための帰還検出電圧を三角波発生回路の出力とし、出力電圧を充放電コンデンサの端子としてこれらを抵抗により分離することにより、充放電の切り替わり時点で帰還検出電圧を抵抗の電圧降下分の2倍だけ上あるいは下にシフトさせることができる。
これにより、充電開始時点あるいは放電開始時点でシフトした電圧から充電あるいは放電がスタートすることになるので、切換時点からその充放電が完了するまでの時間がシフトした電圧分だけの時間経過分短縮できる。
その結果、充放電のトータル切換時間が短くなり、高い周波数に対応させての充放電切換ができ、入力電圧信号に対して高い周波数の三角波を発生させることができる。
ところで、このようなV/F変換回路では安定した高い周波数の三角波が得られるので、例えば、このV/F変換回路を液晶バックライト用の昇圧回路に利用することにより昇圧のための圧電トランスを小さくすることができる。これにより液晶表示装置を小型化できる利点がある。
【0011】
【実施例】
図1は、この発明の発明のV/F変換回路を適用した一実施例のブロック図であり、図2は、その動作を説明する波形図である。なお、図3と同一の構成要素は、同一の符号で示し、その説明を割愛する。
図1のV/F変換回路11と図3のそれとの大きな相違点は、コンデンサcと三角波発生回路2の出力との間に抵抗RXを挿入し、発振のための帰還電圧を三角波発生回路2の出力(出力端子2a)とし、出力電圧をコンデンサcの端子10aとしてこれらを分離したことにある。
なお、点線で示す枠は、IC内部を示していて、三角波発生回路2の出力端子を2aとする。
ここで、前記の抵抗RXの抵抗値は、制御対象となる最大周波数における波形に対応して決定されるものであって、図3におけるΔVH,ΔVLの差の電圧に対応する制御対象となる最大周波数についてずれ電圧ΔVOS,ΔVUS(図2参照)に対応するものである。
【0012】
その動作について図2により説明する。
図2において、点線+実線の一部で示す三角波の波形Aは、図3と同様に、抵抗RXがない場合の制御対象となる最大周波数における波形であって、ΔVOS,ΔVUSだけ上下に変化した状態において充放電の切換えが行われた場合である。これは、帰還回路3が図3と同様である以上は変わりがない。ただし、この実施例では、コンデンサcの端子が出力電圧になっている。そこで、抵抗RXが挿入されたときのコンデンサcの出力電圧波形を比較基準電圧VL,VHに対応させて示すと、一点鎖線の特性Bのようになる。
【0013】
充電から放電へあるいは放電から充電への切換えが行われたときには、切換時点で出力端子2aに発生する帰還電圧は、抵抗RXによりI・RX(ただしRXは抵抗RXの抵抗値)だけ電圧降下が発生するので、図の特性Bに対して充電状態ではその分だけ高く、放電状態ではその分だけ低い電圧になる。
そして、充電と放電あるいはこの逆の切換え時点では、2×I・RX分だけ上下に即座に電圧がシフトする。その結果、端子2aの電圧は、実線で示す特性Cのようになる。
このように、充放電切換え時点で2×I・RX分だけ瞬時に電圧がシフトするので、その分低下あるいは上昇するまでに時間がかからずに充放電が行われ、この期間の充電あるいは放電が完了するまでの時間がその分だけ短くなる。その結果、次の放電あるいは充電に移るまでの時間が短縮される。この短縮された時間は、一点鎖線の特性Bのグラフと同じ期間になるので、実質的にコンデンサcの端子における出力波形(特性B)と同じ周波数で充放電の切換が行われていることになる。
【0014】
ここで、制御範囲として設定する出力最大周波数あるいは所定の高域における理想発振周波数をfMAXとし、充放電電流値をI、コンデンサcの容量をc、ΔVOS=ΔVUSとすると、抵抗RXがないときの発振周波数fと抵抗値RXとの関係は、
fMAX=I/{2c(VH−VL)} ただし、特性Bに対応するものとする。
f=I/{2c(VH−VL+2ΔVOS−2I・RX)}になる。
そこで、抵抗RXの抵抗値をこれらの式に基づいて選択するとよい。ただし、周波数fは特性Cに対応するものとする。
このような最適抵抗値を得るために、抵抗RXはあらかじめ可変抵抗器として設けられていてもよい。
【0015】
以上説明してきたが、実施例では、抵抗RXをICに対して外付け抵抗としているが、これはICに内蔵される抵抗であってもよいことはもちろんである。
また、実施例では、抵抗RXの値を制御範囲として設定する出力最大周波数あるいは所定の高域における理想発振周波数との関係で選択しているが、これは、図4の波形において頭打ちになる高い周波数のうちから選択された所定の周波数に対応させるだけであってもよい。
【0016】
【発明の効果】
以上説明してきたように、この発明にあっては、充放電コンデンサの出力との間に抵抗を設けることにより充電開始時点あるいは放電開始時点でシフトした電圧から充電あるいは放電がスタートすることになるので、切換時点からその充放電が完了するまでの時間がシフトした電圧分だけの時間経過分短縮できる。
その結果、充放電のトータル切換時間が短くなり、高い周波数に対応させての充放電切換ができ、入力電圧信号に対して高い周波数の三角波を発生させることができる。
【図面の簡単な説明】
【図1】図1は、この発明の発明のV/F変換回路を適用した一実施例のブロック図である。
【図2】図2は、その動作を説明する波形図である。
【図3】図3は、従来のV/F変換回路のブロック図である。
【図4】図4は、その入力電圧に対する変換周波数特性を示すグラフ図である。
【図5】図5は、その出力三角波の波形図であって、(a)は低い周波数における波形図、(b)は入力電圧に追従できない高い周波数における波形図である。
【符号の説明】
1…V/I変換回路、
2…三角波発生回路、
3…帰還回路、
3a,3b…コンパレータ、
3c…フリップフロップ(FF)、
Q1〜Q6…トランジスタ、
R,RX…抵抗、
10,11…V/F変換回路。
【発明の属する技術分野】
この発明は、V/F変換回路に関し、詳しくは、V/I変換回路とI/F変換回路とを組み合わせることで入力電圧に対応する周波数の三角波を発生するV/F変換回路において、入力電圧の制御範囲をより高い周波数まで入力電圧に対して追従させることができるようなV/F変換回路に関する。
【0002】
【従来の技術】
従来、V/I変換回路とI/F変換回路とを組み合わせることで入力電圧に対応する周波数の三角波を発生するV/F変換回路は、PWM制御を行う際の三角波発振回路に利用されている。また、PWM制御は、例えば、液晶のバックライトとして利用される昇圧・点灯回路における調光制御やDC/DCコンバータ等の電力制御、あるいはVTR等における駆動制御など、各種制御回路で用いられている。
この種のV/F変換回路の一例を図3に示す。
図3において、10は、V/F変換回路であって、V/I変換回路1と、I/F変換回路として帰還回路3を有する三角波発生回路2とから構成されている。帰還回路3は、三角波発振のための充放電を切換える帰還回路であって、コンパレータ(COMP)3a,3b、そしてフリップフロップ(FF)3cとからなる。
【0003】
ここで、三角波発生回路2は、定電流源を上流と下流とに有していて、コンデンサcを充放電する回路であって、帰還回路3からの充放電切換信号を受けて、例えば、100kHz〜200kHzで発振する。
すなわち、三角波発生回路2は、PNP形のトランジスタQ3からなる定電流の充電回路と、PNP形のトランジスタQ2,NPN形のトランジスタQ4,Q5からなる定電流の放電回路とからなる。なお、トランジスタQ2,Q3は、V/I変換回路1のPNP形の出力トランジスタQ1にカレントミラー接続された出力側のトランジスタであり、電源ラインVccにエミッタが接続され、トランジスタQ4,Q5の上流に設けられている。
【0004】
トランジスタQ4,Q5は、コレクタがトランジスタQ2,Q3のコレクタにそれぞれ接続されたこれの下流に配置されたトランジスタであって、そのエミッタ側がそれぞれグランドGNDに接続されている。これらトランジスタQ4,Q5は、ダイオード接続トランジスタQ4を入力側としてカレントミラー接続され、出力側のトランジスタQ5は、トランジスタQ4の2倍のエミッタ面積を持っている。なお、コンデンサcは、トランジスタQ3のコレクタとトランジスタQ5のコレクタとの接続点とグランドGNDとの間に接続されている。
ここで、コンデンサcに対する充電側の電流値をI(トランジスタQ3の出力電流)とすると、放電側の電流(トランジスタQ5のシンク電流)は2×Iとなって、放電電流値が2×I−I=Iにより電流値Iでコンデンサcが放電される。その結果、この三角波発生回路2では、電流Iで充放電が行われ、左右対称の直線傾斜を持つ三角波がコンデンサcの端子10aに出力として発生する。
【0005】
三角波発生回路2は、トランジスタQ4とグランドGND間にスイッチSWを有している。コンデンサcに対する充放電の切換制御は、帰還回路3によりこのスイッチSWをON/OFFすることにより行われる。
帰還回路3のコンパレータ3aは、基準側入力電圧として基準電圧VHの電源VHを有している。その信号入力側は、三角波発生回路2の出力電圧(コンデンサcの端子10aの電圧信号)を入力信号として受ける。コンパレータ3bも、三角波発生回路2の出力電圧を入力信号として受ける。その信号入力側は、電源VLからの基準電圧VLを受ける。ここでは、VL<VHの関係にある。
【0006】
コンパレータ3bは、入力される三角波の電圧が電圧VLより低下した時点で検出パルスを発生して、この出力をフリッププロップ3cのセット側(S)に入力する。これによりフリッププロップ3cが“1”にセットされてQ出力が発生して、スイッチSWがONにされる。スイッチSWがONになると、トランジスタQ4のコレクタが接地されてその動作が停止してトランジスタQ5も動作を停止する。その結果、放電電流2Iが流れないので、トランジスタQ3の電流Iは、コンデンサcに供給されて、電流値Iでコンデンサcの充電が行われる。
コンパレータ3aは、入力される三角波の電圧が電圧VHを越えた時点で検出パルスを発生して、この出力をフリッププロップ3cのリセット側(R)に入力する。これによりフリッププロップ3cが“0”にリセットされて、これによりQ出力が停止する。その結果、スイッチSWがOFFにされる。スイッチSWがOFFになると、トランジスタQ4が動作してトランジスタQ5も動作し、放電電流2Iが流れる。その結果、トランジスタQ5を介してコンデンサcの電荷が電流値Iで放電される。
【0007】
充放電電流値Iは、V/I変換回路1の入力信号の電圧Vinにより決定される。そして、入力電圧Vinに応じて発生する電流値Iの大きさに応じて充放電時間が決定される。その結果、発生する三角波の周波数がそれに応じて決定され、それに応じて変化する。
V/I変換回路1は、入力電圧信号Vinを端子1aに受ける差動アンプ1bとその出力を受けるNPN形のトランジスタQ6とから構成され、トランジスタQ6のコレクタ側がトランジスタQ1のコレクタに接続され、トランジスタQ1にカレントミラー接続された出力側のトランジスタQ2,Q3の出力電流値を決定する。
トランジスタQ6のエミッタは、抵抗Rを介してグランドGNDに接続され、かつ、エミッタの電圧が差動アンプ1bに負帰還されることで、差動アンプ1aがボルテージフォロアになる。そこで、このエミッタには入力信号の電圧Vinと等しい電圧Vinが発生して、それが抵抗Rに加えられる。そこで、トランジスタQ6のコレクタ電流値は、抵抗Rの抵抗値により決定され、I=Vin/Rの電流がトランジスタQ2,Q3から電流値Iとして取出される。
【0008】
【発明が解決しようとする課題】
図4は、このときの入力電圧Vinに対する周波数fの特性を示すものであって、電圧の増加に対して発生する周波数は点線の特性に対して実線で示すように頭打ちになる。その理由は、出力電圧の変化に対する帰還回路3の動作遅れによる。
すなわち、図5(a)に示すように、出力周波数が低いときには、コンデンサcの端子電圧(出力電圧)の変化が緩やかであるので、帰還回路3の応答速度は問題にならないが、周波数が高くなると、図5(b)に示すように、各コンパレータ3a,3bの入力側が基準電圧VL,VHを越えた時点での検出信号の発生からスイッチSWのON/OFF動作までに時間がかかるので、スイッチSWのON/OFFした時点では、入力側の電圧が点線で示すように、ΔVH,ΔVLだけ上下にそれぞれ変化した状態になる。この状態で充放電の切換えが行われることにより切換え遅れ分だけ発生する周波数が低下してしまう。
したがって、この発明の目的は、このような従来技術の問題点を解決し、入力電圧の制御範囲をより高い周波数まで入力電圧に対して追従させることができるようなV/F変換回路を提供することにある。
【0009】
【課題を解決するための手段】
このような目的を達成するためのこの発明のV/F変換回路の特徴は、I/F変換回路がコンデンサと出力電流の値に応じた電流値でコンデンサを充電する充電回路と出力電流の値に応じた電流値でコンデンサを放電する放電回路と発振のための帰還回路とを有する三角発生回路で構成され、この三角波発生回路の出力とコンデンサとの間に抵抗を有し、帰還回路が三角波発生回路の出力電圧を受けて充電回路と放電回路とによる充放電の切換を行うものである。
【0010】
【発明の実施の形態】
このように、充放電コンデンサの出力との間に抵抗を設けて、発振のための帰還検出電圧を三角波発生回路の出力とし、出力電圧を充放電コンデンサの端子としてこれらを抵抗により分離することにより、充放電の切り替わり時点で帰還検出電圧を抵抗の電圧降下分の2倍だけ上あるいは下にシフトさせることができる。
これにより、充電開始時点あるいは放電開始時点でシフトした電圧から充電あるいは放電がスタートすることになるので、切換時点からその充放電が完了するまでの時間がシフトした電圧分だけの時間経過分短縮できる。
その結果、充放電のトータル切換時間が短くなり、高い周波数に対応させての充放電切換ができ、入力電圧信号に対して高い周波数の三角波を発生させることができる。
ところで、このようなV/F変換回路では安定した高い周波数の三角波が得られるので、例えば、このV/F変換回路を液晶バックライト用の昇圧回路に利用することにより昇圧のための圧電トランスを小さくすることができる。これにより液晶表示装置を小型化できる利点がある。
【0011】
【実施例】
図1は、この発明の発明のV/F変換回路を適用した一実施例のブロック図であり、図2は、その動作を説明する波形図である。なお、図3と同一の構成要素は、同一の符号で示し、その説明を割愛する。
図1のV/F変換回路11と図3のそれとの大きな相違点は、コンデンサcと三角波発生回路2の出力との間に抵抗RXを挿入し、発振のための帰還電圧を三角波発生回路2の出力(出力端子2a)とし、出力電圧をコンデンサcの端子10aとしてこれらを分離したことにある。
なお、点線で示す枠は、IC内部を示していて、三角波発生回路2の出力端子を2aとする。
ここで、前記の抵抗RXの抵抗値は、制御対象となる最大周波数における波形に対応して決定されるものであって、図3におけるΔVH,ΔVLの差の電圧に対応する制御対象となる最大周波数についてずれ電圧ΔVOS,ΔVUS(図2参照)に対応するものである。
【0012】
その動作について図2により説明する。
図2において、点線+実線の一部で示す三角波の波形Aは、図3と同様に、抵抗RXがない場合の制御対象となる最大周波数における波形であって、ΔVOS,ΔVUSだけ上下に変化した状態において充放電の切換えが行われた場合である。これは、帰還回路3が図3と同様である以上は変わりがない。ただし、この実施例では、コンデンサcの端子が出力電圧になっている。そこで、抵抗RXが挿入されたときのコンデンサcの出力電圧波形を比較基準電圧VL,VHに対応させて示すと、一点鎖線の特性Bのようになる。
【0013】
充電から放電へあるいは放電から充電への切換えが行われたときには、切換時点で出力端子2aに発生する帰還電圧は、抵抗RXによりI・RX(ただしRXは抵抗RXの抵抗値)だけ電圧降下が発生するので、図の特性Bに対して充電状態ではその分だけ高く、放電状態ではその分だけ低い電圧になる。
そして、充電と放電あるいはこの逆の切換え時点では、2×I・RX分だけ上下に即座に電圧がシフトする。その結果、端子2aの電圧は、実線で示す特性Cのようになる。
このように、充放電切換え時点で2×I・RX分だけ瞬時に電圧がシフトするので、その分低下あるいは上昇するまでに時間がかからずに充放電が行われ、この期間の充電あるいは放電が完了するまでの時間がその分だけ短くなる。その結果、次の放電あるいは充電に移るまでの時間が短縮される。この短縮された時間は、一点鎖線の特性Bのグラフと同じ期間になるので、実質的にコンデンサcの端子における出力波形(特性B)と同じ周波数で充放電の切換が行われていることになる。
【0014】
ここで、制御範囲として設定する出力最大周波数あるいは所定の高域における理想発振周波数をfMAXとし、充放電電流値をI、コンデンサcの容量をc、ΔVOS=ΔVUSとすると、抵抗RXがないときの発振周波数fと抵抗値RXとの関係は、
fMAX=I/{2c(VH−VL)} ただし、特性Bに対応するものとする。
f=I/{2c(VH−VL+2ΔVOS−2I・RX)}になる。
そこで、抵抗RXの抵抗値をこれらの式に基づいて選択するとよい。ただし、周波数fは特性Cに対応するものとする。
このような最適抵抗値を得るために、抵抗RXはあらかじめ可変抵抗器として設けられていてもよい。
【0015】
以上説明してきたが、実施例では、抵抗RXをICに対して外付け抵抗としているが、これはICに内蔵される抵抗であってもよいことはもちろんである。
また、実施例では、抵抗RXの値を制御範囲として設定する出力最大周波数あるいは所定の高域における理想発振周波数との関係で選択しているが、これは、図4の波形において頭打ちになる高い周波数のうちから選択された所定の周波数に対応させるだけであってもよい。
【0016】
【発明の効果】
以上説明してきたように、この発明にあっては、充放電コンデンサの出力との間に抵抗を設けることにより充電開始時点あるいは放電開始時点でシフトした電圧から充電あるいは放電がスタートすることになるので、切換時点からその充放電が完了するまでの時間がシフトした電圧分だけの時間経過分短縮できる。
その結果、充放電のトータル切換時間が短くなり、高い周波数に対応させての充放電切換ができ、入力電圧信号に対して高い周波数の三角波を発生させることができる。
【図面の簡単な説明】
【図1】図1は、この発明の発明のV/F変換回路を適用した一実施例のブロック図である。
【図2】図2は、その動作を説明する波形図である。
【図3】図3は、従来のV/F変換回路のブロック図である。
【図4】図4は、その入力電圧に対する変換周波数特性を示すグラフ図である。
【図5】図5は、その出力三角波の波形図であって、(a)は低い周波数における波形図、(b)は入力電圧に追従できない高い周波数における波形図である。
【符号の説明】
1…V/I変換回路、
2…三角波発生回路、
3…帰還回路、
3a,3b…コンパレータ、
3c…フリップフロップ(FF)、
Q1〜Q6…トランジスタ、
R,RX…抵抗、
10,11…V/F変換回路。
Claims (2)
- 電圧信号を入力として受けてその電圧に応じた出力電流を発生するV/I変換回路と、このV/I変換回路の前記出力電流を受けてこの出力電流の値に応じた周波数の出力を発生するI/F変換回路とを有するV/F変換回路において、前記I/F変換回路がコンデンサと前記出力電流の値に応じた電流値で前記コンデンサを充電する充電回路と前記出力電流の値に応じた電流値で前記コンデンサを放電する放電回路と発振のための帰還回路とを有する三角発生回路で構成され、この三角波発生回路の出力と前記コンデンサとの間に抵抗を有し、前記帰還回路が前記三角波発生回路の出力電圧を受けて前記充電回路と前記放電回路とによる充放電の切換を行うV/F変換回路。
- 前記帰還回路は、第1および第2のコンパレータとこれらコンパレータでセット/リセットされるフリップフロップとを有し、各前記コンパレータは、前記三角波発生回路の出力電圧を所定の基準電圧と比較するものであり、前記充電回路と前記放電回路とは、前記フリップフロップの出力を切換信号として受けて充放電の切換えを行う定電流の充放電回路であり、前記抵抗の抵抗値が所定の高い発振周波数に対応して前記抵抗がないときの充放電の切換え遅れにより生じる前記所定の基準電圧からの電圧ずれ量に対応して決定される請求項1記載のV/F変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13607797A JP3697678B2 (ja) | 1997-05-09 | 1997-05-09 | V/f変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13607797A JP3697678B2 (ja) | 1997-05-09 | 1997-05-09 | V/f変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10313235A JPH10313235A (ja) | 1998-11-24 |
JP3697678B2 true JP3697678B2 (ja) | 2005-09-21 |
Family
ID=15166705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13607797A Expired - Fee Related JP3697678B2 (ja) | 1997-05-09 | 1997-05-09 | V/f変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3697678B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4655347B2 (ja) * | 2000-09-26 | 2011-03-23 | 東芝ライテック株式会社 | 電圧周波数変換回路および点灯装置 |
JP4571905B2 (ja) * | 2004-12-15 | 2010-10-27 | 旭化成エレクトロニクス株式会社 | 波形生成回路及びスペクトル拡散クロック発生装置 |
US7355461B2 (en) | 2004-12-15 | 2008-04-08 | Asahi Kasei Microsystems Co., Ltd. | Waveform generating circuit and spread spectrum clock generator |
JP4699524B2 (ja) * | 2005-09-21 | 2011-06-15 | アール・ジェイ・エス・テクノロジー・インコーポレイテッド | 測光およびリアルタイムのレポート能力を有する画像センサ素子またはアレイのためのシステムおよび方法 |
JP6087670B2 (ja) * | 2013-03-08 | 2017-03-01 | 新日本無線株式会社 | パルス生成回路 |
CN106464249B (zh) * | 2014-11-06 | 2020-03-03 | 富士电机株式会社 | 半导体元件的驱动装置 |
-
1997
- 1997-05-09 JP JP13607797A patent/JP3697678B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10313235A (ja) | 1998-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5757632A (en) | Switched capacitance voltage multiplier | |
US5311150A (en) | Convertible oscillator circuit | |
JP3697678B2 (ja) | V/f変換回路 | |
US20090066377A1 (en) | Pulse width modulation circuit and switching amplifier using the same | |
JPH04284757A (ja) | 波形整形回路 | |
JP2763393B2 (ja) | 定電流回路および発振回路 | |
JP2731577B2 (ja) | スイッチング電源用漸進的始動回路 | |
JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びdc/dcコンバータ | |
JP2001218453A (ja) | スイッチング電源装置 | |
JP2843728B2 (ja) | パルス幅変調増幅回路 | |
JP2001189645A (ja) | 制御発振システムとその方法 | |
JP4830238B2 (ja) | Dc/dcコンバータ回路 | |
JPH08228132A (ja) | 逓倍回路 | |
JP2600103Y2 (ja) | 電源回路 | |
JPH09261950A (ja) | パルス制御回路及び同期整流回路 | |
JPH11205095A (ja) | 電圧制御発振回路 | |
KR19990017143A (ko) | 스위칭 전원 제어용 회로의 발진 회로 | |
JPH10225109A (ja) | 正負電圧出力dc−dcコンバータ | |
JPS6123409A (ja) | 弛張発振器 | |
JPH1014223A (ja) | 昇降圧型チョッパ | |
JP2001275342A (ja) | 直流電圧変換回路 | |
JP3098531B2 (ja) | パルス幅変換回路 | |
JPH09238463A (ja) | チャージポンプ回路 | |
JP2003274638A (ja) | タイミング回路とそれを用いた電子機器 | |
JPH03272218A (ja) | スイッチング電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050624 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |