JP2001197755A - スイッチ制御回路 - Google Patents

Abstract

(57)【要約】 【課題】 デッドタイムを生成するための専用回路を設
けることなく、安定したデッドタイムを得ることができ
るスイッチ制御回路を提供する。 【解決手段】 発振回路２１は、矩形波およびその矩形
波に同期する三角波を生成する。フリップフロップ２２
により保持される状態は、矩形波に従って変化する。コ
ンパレータ２３は、参照信号と三角波とを比較すること
によりデューティ信号を生成する。ＡＮＤ回路２４、２
５は、フリップフロップ２２の状態に従ってデューティ
信号を通過させる。ＡＮＤ回路３１、３２は、それぞれ
ＡＮＤ回路２４、２５の出力信号の論理を反転させた信
号を通過させる。ＡＮＤ回路３１、３２は、矩形波に従
って開閉が制御される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、スイッチを制御す
る回路に係わり、特にＰＷＭ方式でスイッチを制御する
回路に係わる。

【０００２】

【従来の技術】従来より、直列に接続された１組のスイ
ッチ（例えば、トランジスタ）を含む回路は数多く知ら
れている。例えば、図１０(a) に示すプッシュ・プル回
路や、図１０(b) に示すＨブリッジ回路は代表的なもの
である。Ｈブリッジ回路は、２つのプッシュ・プル回路
を互いに並列に接続することにより構成される。これら
の回路では、通常、１組のスイッチを交互に駆動するこ
とにより、所定の動作を得ている。

【０００３】図１０(a) に示すプッシュ・プル回路にお
いて、トランジスタ１Ａをオン状態に制御すると共にト
ランジスタ１Ｂをオフ状態に制御すると、矢印Ａにより
表される方向に電流が流れる。反対に、トランジスタ１
Ａをオフ状態に制御すると共にトランジスタ１Ｂをオン
状態に制御すると、矢印Ｂにより表される方向に電流が
流れる。

【０００４】また、図１０(b) に示すＨブリッジ回路に
おいて、トランジスタ１１Ａおよび１１Ｄをオン状態に
制御すると共にトランジスタ１１Ｂおよび１１Ｃをオフ
状態に制御すると、矢印Ａにより表される方向に電流が
流れる。反対に、トランジスタ１１Ａおよび１１Ｄをオ
フ状態に制御すると共にトランジスタ１１Ｂおよび１１
Ｃをオン状態に制御すると、矢印Ｂにより表される方向
に電流が流れる。

【０００５】上述の回路は、一般に、各トランジスタに
与えられるパルス信号により制御される。したがって、
プッシュ・プル回路またはＨブリッジ回路の動作は、こ
のパルス信号のＨレベルの時間（Ｔon）とＬレベルの時
間（Ｔoff ）との比率（デューティＤ）に基づいて決定
されることになる。デューティＤの定義を図１１に示
す。

【０００６】互いに直列に接続された１組のスイッチ
（トランジスタ）を交互に駆動する場合、基本的には、
生成したパルス信号を一方のスイッチに与え、そのパル
ス信号の論理を反転させた信号を他方のスイッチには与
える。ところが、もし、回路遅延などにより、これら１
組のスイッチが同時にオン状態に制御されてしまうと、
電源短絡が発生してしまう。たとえば、図１０(b) に示
すＨブリッジ回路において、トランジスタ１１Ａおよび
１１Ｂが同時にオン状態になったとすると、点Ｘと点Ｙ
とが実質的に短絡状態となり、これらのトランジスタが
破壊されてしまうおそれがある。

【０００７】このため、従来より、上記１組のスイッチ
が同時にオン状態となることを回避するために、「デッ
ドタイム」が設けられている。

【０００８】

【発明が解決しようとする課題】従来は、スイッチ制御
回路にデッドタイムを生成する機能を設けようとした場
合、そのための専用回路を追加する必要があった。この
ため、製造コストが高くなるという問題があった。ま
た、デッドタイム生成回路は、アナログ回路で構成する
ことができるが、この場合、構成部品の温度特性によ
り、デッドタイムの長さが変化してしまうという問題が
あった。

【０００９】本発明の課題は、デッドタイムを生成する
ための専用回路を設けることなく、安定したデッドタイ
ムを得ることができるスイッチ制御回路を提供すること
である。

【００１０】

【課題を解決するための手段】本発明の制御回路は、互
いに直列に接続された第１および第２のスイッチ、およ
び互いに直列に接続された第３および第４のスイッチを
含むＨブリッジ回路を制御するものであり、三角波に基
づいてパルス信号を生成するパルス信号生成回路と、上
記三角波に同期する同期信号に基づいて第１の状態また
は第２の状態を保持する保持回路と、上記保持回路によ
り第１の状態が保持されているときに上記パルス信号を
通過させる第１のゲート回路と、上記保持回路により第
２の状態が保持されているときに上記パルス信号を通過
させる第２のゲート回路と、上記同期信号に従って上記
第１のゲート回路の出力の論理を反転させた信号を通過
させる第３のゲート回路と、上記同期信号に従って上記
第２のゲート回路の出力の論理を反転させた信号を通過
させる第４のゲート回路を有し、上記第１および第３の
ゲート回路の出力を用いて上記第１および第２のスイッ
チを制御すると共に上記第２および第４のゲート回路の
出力を用いて上記第３および第４のスイッチを制御す
る。

【００１１】上記構成において、第１のスイッチがオフ
状態からオン状態に変化するのは、第１のゲート回路の
出力が変化したときである。この第１のゲート回路の出
力が変化するのは、上記パルス信号のレベルが変化した
ときである。そして、このパルス信号が変化するのは、
三角波のレベルが上昇している期間内（または、下降し
ている期間内）のいずれか一方である。従って、第１の
スイッチがオフ状態からオン状態に変化するのは、三角
波のレベルが下降している期間内（または、上昇してい
る期間内）である。

【００１２】一方、第２のスイッチは、第３のゲート回
路の出力により制御される。この第３のゲート回路の出
力は、上記三角波に同期する同期信号に従って制御され
る。そして、その同期信号を用いて、三角波のレベルが
上昇している期間（または、下降している期間）に第３
のゲート回路の出力を一定の状態に制御することによ
り、三角波のレベルが上昇している期間（または、下降
している期間）、常に、第２のスイッチをオフ状態にす
る。これにより、第１のスイッチがオフ状態からオン状
態に変化するときには、第２のスイッチは常にオフ状態
に制御されていることになる。

【００１３】ここで、一般的に、三角波は、ある信号
（通常、矩形波）に同期して生成される。すなわち、三
角波が生成される際、その三角波に同期する信号（本発
明の同期信号）は、必然的に生成される。そして、本発
明の制御回路は、この同期信号を用いて上記第１〜第４
のスイッチに与えるべき制御信号を生成する。したがっ
て、本発明の制御回路は、特別な回路を追加することな
く、デッドタイムを生成することができる。

【００１４】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照しながら説明する。始めに、本発明の実施形
態のスイッチ制御回路について説明する前に、デッドタ
イムを生成する機能が設けられていない基本的なスイッ
チ制御回路を図１を参照しながら説明する。なお、この
制御回路は、図１０(b) に示したＨブリッジ回路の各ス
イッチを制御するための信号を生成する。すなわち、こ
の制御回路により生成される制御信号Ａ、ｂ、Ｃ、ｄ
は、それぞれ図１０(b) に示すＨブリッジ回路のトラン
ジスタ１１Ａ〜１１Ｄに与えられる。

【００１５】発振回路２１は、一定周期の三角波および
その三角波に同期した矩形波を生成する。フリップフロ
ップ２２は、発振回路２１により生成される矩形波の反
転信号が入力され、その入力信号の立上りエッジにより
Ｈ状態またはＬ状態を保持する。そして、フリップフロ
ップ２２は、Ｈ状態を保持しているときは、Ｑ端子から
Ｈレベルを出力すると共に、／Ｑ端子からＬレベルを出
力する。また、Ｌ状態を保持しているときは、Ｑ端子か
らＬレベルを出力すると共に、／Ｑ端子からＨレベルを
出力する。

【００１６】コンパレータ２３は、発振回路２１により
生成された三角波と参照信号とを比較し、三角波の方が
大きかったときにＬレベルを出力し、参照信号の方が大
きかったときにはＨレベルを出力する。以下では、この
コンパレータ２３の出力信号を「デューティ信号」と呼
ぶことにする。

【００１７】ＡＮＤ回路２４は、フリップフロップ２２
のＱ端子からＨレベルが出力されているときは、制御信
号Ａとしてコンパレータ２３により生成されたデューテ
ィ信号をそのまま出力し、Ｌレベルが出力されていると
きは、制御信号ＡとしてＬレベル出力する。一方、ＡＮ
Ｄ回路２５は、フリップフロップ２２の／Ｑ端子からＨ
レベルが出力されているときは、制御信号Ｃとしてコン
パレータ２３により生成されたデューティ信号をそのま
ま出力し、Ｌレベルが出力されているときは、制御信号
ＣとしてＬレベル出力する。さらに、制御信号ｂ、ｄ
は、それぞれ、反転回路２６、２７を用いて制御信号
Ａ、Ｃの論理を反転することにより生成される。なお、
図１０(b) に示すトランジスタ１１Ａ〜１１Ｄは、制御
信号としてＨレベルが与えられたときにオン状態に駆動
されるものとする。

【００１８】図２は、図１に示すスイッチ制御回路の動
作を説明するためのタイミングチャートである。上述し
たように、発振回路２１により生成される三角波および
矩形波は、互いに同期している。ここでは、矩形波がＨ
レベルのときに三角波のレベルが上昇してゆき、矩形波
がＬレベルのときに三角波のレベルが下降している。ま
た、デューティ信号は、コンパレータ２３による三角波
と参照信号との比較結果に従って生成されている。さら
に、フリップフロップ２２により保持される状態は、矩
形波の立下りエッジを検出するごとに変化し、これによ
り、Ｑ端子および／Ｑ端子からの出力も交互に変化して
いる。

【００１９】制御信号Ａ、ｂ、Ｃ、ｄは、フリップフロ
ップ２２の状態（すなわち、Ｑ端子および／Ｑ端子から
の出力）、およびデューティ信号に従って生成される。
すなわち、制御信号Ａは、フリップフロップ２２のＱ端
子からの出力がＨレベルであり、且つ三角波が参照信号
よりも小さいときにのみＨレベルとなり、他の期間はＬ
レベルとなる。一方、制御信号Ｃは、フリップフロップ
２２の／Ｑ端子からの出力がＨレベルであり、且つ三角
波が参照信号よりも小さいときにのみＨレベルとなり、
他の期間はＬレベルとなる。さらに、制御信号ｂは、制
御信号Ａの論理を反転することにより得られ、制御信号
ｄは、制御信号Ｃの論理を反転することにより得られて
いる。

【００２０】ところが、このスイッチ制御回路は、デッ
ドタイムを生成する機能を備えていない。このため、た
とえば、時刻Ｔ1 においては、制御信号ｄがＨレベルか
らＬレベルに変化し、同時に、制御信号ＣがＬレベルか
らＨレベルに変化している。この場合、図１０(b) に示
すＨブリッジ回路においては、トランジスタ１１Ｄのタ
ーンオフとトランジスタ１１Ｃのターンオンとが論理上
は同時に発生することになる。したがって、回路の動作
遅延などを考慮すると、トランジスタ１１Ｃおよび１１
Ｄが同時にオン状態になってしまうことが起こり得る。
同様のことは、たとえば、時刻Ｔ2 において、トランジ
スタ１１Ａと１１Ｂとの間でも起こり得る。

【００２１】図３は、本発明の実施形態のスイッチ制御
回路の構成図である。このスイッチ制御回路は、図１を
参照しながら説明した制御回路と同様に、図１０(b) に
示したＨブリッジ回路の各スイッチを制御するための信
号を生成する。すなわち、この制御回路により生成され
る制御信号Ａ〜Ｄは、それぞれ図１０(b) に示すＨブリ
ッジ回路のトランジスタ１１Ａ〜１１Ｄに与えられる。

【００２２】このスイッチ制御回路は、図１に示したス
イッチ制御回路にデッドタイムを生成する機能を付加す
るために、ＡＮＤ回路３１、３２を設け、さらに、発振
回路２１により生成される矩形波を用いてそれらのＡＮ
Ｄ回路の開閉を制御することにより実現される。具体的
には、ＡＮＤ回路３１は、反転回路２６の出力（図１に
示す制御信号ｂ）と発振回路２１により生成される矩形
波との論理積を出力する。また、ＡＮＤ回路３２は、反
転回路２７の出力（図１に示す制御信号ｄ）と上記矩形
波との論理積を出力する。なお、ＡＮＤ回路３１および
３２の出力は、それぞれ制御信号ＢおよびＤであり、図
１０(b) に示すＨブリッジ回路のトランジスタ１１Ｂ、
１１Ｄに与えられる。

【００２３】図４は、図３に示す本実施形態のスイッチ
制御回路の動作を説明するためのタイミングチャートで
ある。図４において、参照信号、三角波、矩形波は、図
２に示した例と同じである。このため、フリップフロッ
プ２２の状態（すなわち、Ｑ端子および／Ｑ端子からの
出力）、および制御信号ＡおよびＣも、図２に示す例と
同じである。

【００２４】制御信号Ｂは、発振回路２１により生成さ
れる矩形波と制御信号Ａの論理を反転させた信号との論
理積により得られる。したがって、矩形波がＬレベルの
期間は、制御信号Ｂは常にＬレベルとなる。図４に示す
例では、時刻Ｔ13〜時刻Ｔ14において矩形波がＬレベル
となっているので、制御信号Ｂは、この期間は、常にＬ
レベルとなる。この結果、時刻Ｔ13において制御信号Ｂ
がＨレベルからＬレベルに変化してから、時刻Ｔ2 にお
いて制御信号ＡがＬレベルからＨレベルに変化するまで
の間、それらの制御信号は共にＬレベルとなる。すなわ
ち、デッドタイムが得られる。

【００２５】同様に、矩形波がＬレベルの期間は、制御
信号Ｄも常にＬレベルとなる。図４に示す例では、時刻
Ｔ11〜時刻Ｔ12において矩形波がＬレベルとなってお
り、この期間、制御信号Ｄは常にＬレベルとなる。この
結果、時刻Ｔ11において制御信号ＤがＨレベルからＬレ
ベルに変化してから、時刻Ｔ1 において制御信号ＣがＬ
レベルからＨレベルに変化するまでの間、それらの制御
信号は共にＬレベルとなる。すなわち、この場合におい
てもデッドタイムが得られる。

【００２６】ところで、デッドタイムを生成する機能を
備えていない制御回路を使用した場合には、図２に示し
たように、デューティ信号の立上りエッジにおいて、１
組のトランジスタが同時にオン状態に駆動されてしまう
おそれがあった。ここで、このデューティ信号の立上り
エッジは、三角波が参照信号よりも小さくなったタイミ
ングで発生する。すなわち、この立上りエッジは、常
に、三角波がレベルが下降している過程で発生する。ま
た、上述したように、三角波と矩形波とは同期してお
り、矩形波がＬレベルのときに三角波のレベルが低下す
る。このため、このデューティ信号の立上りエッジは、
上記矩形波がＬレベルの期間に発生するはずである。

【００２７】本実施形態は、このことに着目してデッド
タイムを生成する機能を実現している。即ち、本実施形
態の制御回路では、制御信号Ａ、Ｃは、デューティ信号
の立上りエッジのタイミングにおいてＬレベルからＨレ
ベルに変化する。そして、そのデューティ信号の立上り
エッジのタイミングでは、上述のように、上記矩形波が
常にＬレベルとなっている。そして、制御信号Ｂ、Ｄを
出力するＡＮＤ回路３１、３２の状態は、この矩形波に
従って制御される。このため、制御信号Ａ、ＣがＬレベ
ルからＨレベルに変化するときは、常に、制御信号Ｂ、
ＤはＬレベルになっている。即ち、制御信号ＡおよびＢ
が同時にＨレベルになることはなく、同様に、制御信号
ＣおよびＤが同時にＨレベルになることもない。この結
果、トランジスタ１１Ａおよび１１Ｂが同時にオン状態
に駆動されることはなく、また、トランジスタ１１Ｃお
よび１１Ｄが同時にオン状態に駆動されることもない。

【００２８】上述のように、本実施形態では、デッドタ
イムは、発振回路２１により生成される矩形波がＬレベ
ルとなる期間を利用して生成される。このため、矩形波
がＬレベルとなる期間は、必要なデッドタイム（あるい
は、必要最小限のデッドタイム）を得ることができる程
度の長さとする。

【００２９】また、上記構成において、デッドタイムを
生成する機能は、生成する際に必然的に生成される矩形
波を利用するので、特別な回路を必要としない。図５
は、発振回路２１の回路図である。この回路は、三角波
を生成するための一般的な回路なので、詳しい説明を省
略するが、各抵抗の抵抗値およびコンデンサの容量を調
整することにより、所望の発振周波数および矩形波がＨ
レベルである期間とＬレベルである期間との比率を得る
ことができる。なお、発振回路は、通常、発振周波数等
が温度などによって変動しないように設計されているの
で、矩形波がＨレベルまたはＬレベルである期間の変動
は小さい。よって、この矩形波を利用して生成されるデ
ッドタイムは安定する。

【００３０】なお、図３に示したスイッチ制御回路で
は、矩形波がＬレベルである期間を利用してデッドタイ
ムを生成しているが、矩形波がＨレベルである期間を利
用してデッドタイムを生成することも可能である。この
場合、図６に示すように、発振回路２１により生成され
る矩形波は、その論理が反転されることなくそのままフ
リップフロップ２２に与えられ、また、その矩形波は、
その論理が反転された後にＡＮＤ回路３１、３２に与え
られる。このスイッチ制御回路の動作は、基本的に図３
に示したそれと同じであるが、参考までにタイミングチ
ャートを図７に示しておく。

【００３１】また、上述の実施例では、図１０(b) に示
すＨブリッジ回路を制御するための制御回路を示した
が、本発明は、図１０(a) に示したプッシュ・プル回路
を制御するためにも使用できる。この場合のスイッチ制
御回路を図８に示す。なお、プッシュ・プル回路は、例
えばＤＣ／ＤＣコンバータ等、様々な電気機器に利用さ
れている。

【００３２】このスイッチ制御回路は、図３に示した制
御回路において使用されている発振回路２１、フリップ
フロップ２２、コンパレータ２３、ＡＮＤ回路２４およ
び２５により実現できる。ただし、この制御回路では、
発振回路２１により生成される矩形波は、ＡＮＤ回路２
４および２５に与えられる。そして、ＡＮＤ回路２４
は、フリップフロップ２２のＱ端子がＨレベルであり、
且つ矩形波がＨレベルであるときに、デューティ信号を
出力する。また、ＡＮＤ回路２５は、フリップフロップ
２２の／Ｑ端子がＨレベルであり、且つ矩形波がＨレベ
ルであるときに、デューティ信号を出力する。

【００３３】図９は、図８に示すスイッチ制御回路の動
作を説明するためのタイミングチャートである。このタ
イミングチャートにおいても、矩形波がＬレベルの期間
内にデッドタイムが生成される。

【００３４】なお、上記実施例においては、プッシュ・
プル回路またはＨブリッジ回路が制御されているが、本
発明は、これに限定されるものではない。すなわち、本
発明は、互いに直列に接続されたスイッチを制御するた
めのスイッチ制御回路に広く適用可能である。

【００３５】

【発明の効果】互いに直列に接続されたスイッチを制御
するための制御回路において、特別な回路を設けること
なくデッドタイムを生成することが可能になった。ま
た、これにより生成されるデッドタイムは安定している
ので、上記スイッチを含む回路の動作も安定する。

【図面の簡単な説明】

【図１】デッドタイムを生成する機能が設けられていな
いスイッチ制御回路の構成図である。

【図２】図１に示すスイッチ制御回路の動作を説明する
ためのタイミングチャートである。

【図３】本発明の実施形態のスイッチ制御回路の構成図
である。

【図４】図３に示す本実施形態のスイッチ制御回路の動
作を説明するためのタイミングチャートである。

【図５】発振回路の回路図である。

【図６】本発明の他の実施形態のスイッチ制御回路の構
成図である。

【図７】図６に示すスイッチ制御回路の動作を説明する
ためのタイミングチャートである。

【図８】本発明のさらに他の実施形態のスイッチ制御回
路の構成図である。

【図９】図８に示すスイッチ制御回路の動作を説明する
ためのタイミングチャートである。

【図１０】(a) は、既存のプッシュ・プル回路、(b)
は、既存のＨブリッジ回路を示す図である。

【図１１】デューティの定義を示す図である。

【符号の説明】

１Ａ、１Ｂ トランジスタ １１Ａ〜１１Ｄ トランジスタ ２１ 発振回路 ２２ フリップフロップ ２３ コンパレータ ２４、２５ ＡＮＤ回路 ２６、２７ 反転回路 ３１、３２ ＡＮＤ回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 互いに直列に接続された第１および第２
   のスイッチ、および互いに直列に接続された第３および
   第４のスイッチを含むＨブリッジ回路を制御する制御回
   路であって、 三角波に基づいてパルス信号を生成するパルス信号生成
   回路と、 上記三角波に同期する同期信号に基づいて第１の状態ま
   たは第２の状態を保持する保持回路と、 上記保持回路により第１の状態が保持されているときに
   上記パルス信号を通過させる第１のゲート回路と、 上記保持回路により第２の状態が保持されているときに
   上記パルス信号を通過させる第２のゲート回路と、 上記同期信号に従って上記第１のゲート回路の出力の論
   理を反転させた信号を通過させる第３のゲート回路と、 上記同期信号に従って上記第２のゲート回路の出力の論
   理を反転させた信号を通過させる第４のゲート回路を有
   し、 上記第１および第３のゲート回路の出力を用いて上記第
   １および第２のスイッチを制御し、上記第２および第４
   のゲート回路の出力を用いて上記第３および第４のスイ
   ッチを制御する制御回路。
2. 【請求項２】 互いに直列に接続された第１および第２
   のスイッチを制御するスイッチ制御回路であって、 三角波に基づいてパルス信号を生成するパルス信号生成
   回路と、 上記三角波に同期する同期信号に基づいて第１の状態ま
   たは第２の状態を保持する保持回路と、 上記保持回路により第１の状態が保持されているときに
   上記パルス信号を通過させる第１のゲート回路と、 上記同期信号に従って上記第１のゲート回路の出力の論
   理を反転させた信号を通過させる第２のゲート回路を有
   し、 上記第１のゲート回路の出力を用いて上記第１のスイッ
   チを制御すると共に、上記第２のゲート回路の出力を用
   いて上記第２のスイッチを制御するスイッチ制御回路。
3. 【請求項３】 互いに直列に接続された第１および第２
   のスイッチを制御するスイッチ制御回路であって、 第１および第２のレベルを含む矩形波とその矩形波に同
   期する三角波を生成する発振回路と、 上記三角波に基づいてパルス信号を生成するパルス信号
   生成回路と、 上記矩形波に基づいて第１の状態または第２の状態を保
   持する保持回路と、 上記保持回路により第１の状態が保持され且つ上記矩形
   波が第１のレベルであるときに上記パルス信号を通過さ
   せる第１のゲート回路と、 上記保持回路により第２の状態が保持され且つ上記矩形
   波が第１のレベルであるときに上記パルス信号を通過さ
   せる第２のゲート回路を有し、 上記第１のゲート回路の出力を用いて上記第１のスイッ
   チを制御すると共に、上記第２のゲート回路の出力を用
   いて上記第２のスイッチを制御するスイッチ制御回路。