JP2007330082A - スイッチング素子駆動回路 - Google Patents
スイッチング素子駆動回路 Download PDFInfo
- Publication number
- JP2007330082A JP2007330082A JP2006161391A JP2006161391A JP2007330082A JP 2007330082 A JP2007330082 A JP 2007330082A JP 2006161391 A JP2006161391 A JP 2006161391A JP 2006161391 A JP2006161391 A JP 2006161391A JP 2007330082 A JP2007330082 A JP 2007330082A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- input terminal
- correction
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
【課題】 対のスイッチング素子の内の上側のスイッチング素子を駆動するためにレベルシフト回路及びフリップフロップ回路を含む駆動回路においてスイッチング制御信号のオン期間又はオフ期間の幅が短くなると、フリップフロップ回路のリセットパルス又はセットパルスの欠落が生じる恐れがあった。
【解決手段】
スイッチ制御信号に含まれているパルスの前縁と後縁とに同期してセットパルスとリセットパルスとを形成する。セットパルス又はリセットパルスが欠落した時に補正セットパルス又は補正リセットパルスを発生する補正パルス発生回路105を設ける。補正セットパルス又は補正リセットパルスを付加するための補正パルス付加回路106を設ける。
【選択図】図6
【解決手段】
スイッチ制御信号に含まれているパルスの前縁と後縁とに同期してセットパルスとリセットパルスとを形成する。セットパルス又はリセットパルスが欠落した時に補正セットパルス又は補正リセットパルスを発生する補正パルス発生回路105を設ける。補正セットパルス又は補正リセットパルスを付加するための補正パルス付加回路106を設ける。
【選択図】図6
Description
本発明は、ハーフブリッジ型インバータや単相及び3相フルブリッジ型インバータの上側(ハイサイド)のスイッチング素子の駆動に好適なスイッチング素子駆動回路に関する。
従来のブートストラップ方式ハーフブリッジ型インバータは、図1に示すように例えば電界効果トランジスタ(FET)から成る第1及び第2のスイッチング素子のQ1、Q2の直列回路を含む主回路100と、第1及び第2のスイッチング素子のQ1、Q2を交互にオン・オフ制御するための第1及び第2のスイッチ制御信号を発生するスイッチ制御信号発生回路101と、上側(ハイサイド)の第1のスイッチング素子Q1を駆動するための第1の駆動回路102と、下側(ローサイド)の第2のスイッチング素子Q2を駆動するための第2の駆動回路103と、ブートストラップ電源回路104とを有する。
主回路100における第1のスイッチング素子Q1の一端は直流電源端子1aを介して直流電源1に接続され、他端は第2のスイッチング素子Q2を介して共通端子即ちグランド端子1bに接続されている。第1及び第2のスイッチング素子Q1、Q2の相互接続点2とグランド端子1bとの間に負荷3が接続されている。
スイッチ制御信号発生回路101は、第1及び第2のスイッチング素子のQ1、Q2を交互にオン・オフ制御するための2値信号から成る第1及び第2のスイッチ制御信号を第1及び第2の駆動回路102、103の第1及び第2のスイッチ制御信号入力端子4、5に供給する。第1の駆動回路102は第1のスイッチ制御信号入力端子4の第1のスイッチ制御信号をレベルシフトした信号に変換し、この信号によって第1のスイッチング素子のQ1をオン・オフ制御する。第2の駆動回路103は第2のスイッチ制御信号入力端子5の第2のスイッチ制御信号に応答して第2のスイッチング素子Q2をオン・オフ制御する。
主回路100における第1のスイッチング素子Q1の一端は直流電源端子1aを介して直流電源1に接続され、他端は第2のスイッチング素子Q2を介して共通端子即ちグランド端子1bに接続されている。第1及び第2のスイッチング素子Q1、Q2の相互接続点2とグランド端子1bとの間に負荷3が接続されている。
スイッチ制御信号発生回路101は、第1及び第2のスイッチング素子のQ1、Q2を交互にオン・オフ制御するための2値信号から成る第1及び第2のスイッチ制御信号を第1及び第2の駆動回路102、103の第1及び第2のスイッチ制御信号入力端子4、5に供給する。第1の駆動回路102は第1のスイッチ制御信号入力端子4の第1のスイッチ制御信号をレベルシフトした信号に変換し、この信号によって第1のスイッチング素子のQ1をオン・オフ制御する。第2の駆動回路103は第2のスイッチ制御信号入力端子5の第2のスイッチ制御信号に応答して第2のスイッチング素子Q2をオン・オフ制御する。
次に、上側の第1のスイッチング素子Q1を駆動するための第1の駆動回路102を詳しく説明する。上側の第1のスイッチング素子Q1のソース端子は、直流電源端子1aの電圧からグランド端子1bの電圧まで電圧レベルが変化する。このため、第1のスイッチング素子Q1をオン駆動するには、第1のスイッチング素子Q1の制御端子(ゲート端子)に対して第1のスイッチング素子Q1のソース端子よりも高い電圧レベル(例えば、15V)を有する駆動信号を供給することが要求される。この要求に応えるために、第1の駆動回路102は、第1のスイッチ制御信号入力端子4と、入力フィルタ6と、パルス発生回路7と、レベルシフト回路8と、第1及び第2のフィルタ回路9、10と、RS型のフリップフリップ回路11と、駆動増幅器12と、ブートストラップ電源端子13と、ソース接続端子14と、ゲート接続端子15とを有する。
第1のスイッチ制御信号入力端子4は、ハーフブリッジ型インバータの正常駆動時には、図2(A)に示すように第1のスイッチング素子Q1のオン期間t1〜t3に高レベル(第1の電圧値)となり、オフ期間t3〜t5に低レベル(第2の電圧値)となる第1のスイッチ制御信号を供給する。
第1のスイッチ制御信号入力端子4に接続された入力フィルタ6は、例えばバッファ増幅器と抵抗とコンデンサとから成る周知のローパスフィルタ(LPF)であり、第1のスイッチ制御信号よりも高い周波数のノイズを除去する。
第1のスイッチ制御信号入力端子4に接続された入力フィルタ6は、例えばバッファ増幅器と抵抗とコンデンサとから成る周知のローパスフィルタ(LPF)であり、第1のスイッチ制御信号よりも高い周波数のノイズを除去する。
パルス発生回路7は、遅延回路16と、第1のNOT回路(否定回路)17と、パルス発生論理回路18とから成る。
遅延回路16は、入力フィルタ6を介して第1のスイッチ制御信号入力端子4に接続された第2のNOT回路19と、この第2のNOT回路19に接続された第3のNOT回路20と、遅延時間T1を得るための第1の抵抗R1及び第1のコンデンサC1と、第1のコンデンサC1の一端に接続された反転及び波形整形回路としての第4のNOT回路21とから成る。なお、第1のコンデンサC1の一端は第1の抵抗R1を介して第3のNOT回路20に接続され、その他端はグランドに接続されている。第1のコンデンサC1は、第1のスイッチ制御信号入力端子4から供給された第1のスイッチ制御信号の高レベル期間に第1の抵抗R1を介して徐々に充電され、第1のスイッチ制御信号の低いレベル期間に第1の抵抗R1を介して徐々に放電される。従って、第1のコンデンサC1の電圧波形は、R1とC1の時定数により変わる。第4のNOT回路21は所定のしきい値(基準値)を有し、第1のコンデンサC1の電圧がしきい値よりも高い時に低レベルの出力を発生し、第1のコンデンサC1の電圧がしきい値よりも低い時に高レベルの出力を発生する。これにより、遅延回路16は、図2(A)の第1のスイッチ制御信号を位相反転し且つ第1の遅延時間T1だけ遅延した信号を図2(C)に示すように出力する。
パルス発生論理回路18は、排他的(EXCLUSIVE)NORゲート22と、第5のNOT回路23と、第1及び第2のAND(論理積)ゲート24、25とから成る。排他的NORゲート22の一方の入力端子は遅延回路16に含まれている第4のNOT回路21に接続され、他方の入力端子は第1のNOT回路17に接続されている。従って、排他的NORゲート22は、図2(C)に示す遅延回路16の出力と図2(A)に示す第1のスイッチ制御信号とを入力として図2(D)に示す第1のスイッチ制御信号パルスを出力する。即ち、排他的NORゲート22は2つの入力が互いに同一の値を有しているt1〜t2、t3〜t4、t5〜t6期間に高レベル(論理の1)のパルスを発生する。図2(D)に示すパルス列には、図2(A)に示す第1のスイッチ制御信号の高レベル期間の開始時点t1に同期したパルスと低レベル期間の開始時点t3に同期したパルスとが含まれている。
第1のANDゲート24の一方の入力端子は入力フィルタ6を介して第1のスイッチ制御信号入力端子4に接続され、この他方の入力端子は排他的NORゲート22に接続されている。従って、図2(A)のパルスと図2(D)のパルスとの論理積出力を示す図2(E)のセットパルス(第1のパルス)が第1のANDゲート24から得られる。図2(E)のセットパルスは図2(A)の第1のスイッチ制御信号の高レベル(第1の電圧レベル)期間の開始に同期してt1〜t2、t5〜t6期間に発生する。
第2のANDゲート25の一方の入力端子は第5のNOT回路23と入力フィルタ6とを介して第1のスイッチ制御信号入力端子4に接続され、この他方の入力端子は排他的NORゲート22に接続されている。従って、第2のANDゲート25は、図2(B)に示す第5のNOT回路23の出力と図2(D)に示す排他的NORゲート22の出力との論理積出力を示す図2(F)のリセットパルス(第2のパルス)を出力する。図2(F)のリセットパルス(第2のパルス)は図2(A)の第1のスイッチ制御信号の高レベル(論理の1)期間の終り即ち低レベル(論理の0)期間の開始に同期してt3〜t4期間に発生する。
レベルシフト回路8は、電界効果トランジスタで示されている第1及び第2のレベルシフトスイッチ26、27と第1及び第2のレベルシフト抵抗28、29とから成る。第1のレベルシフトスイッチ26のドレイン(第1の主電極)は第1のレベルシフト抵抗28を介してブートストラップ電源端子13に接続され、このソース(第2の主電極)はグランドに接続されている。第2のレベルシフトスイッチ27のドレイン(第1の主電極)は第2のレベルシフト抵抗29を介してブートストラップ電源端子13に接続され、このソース(第2の主電極)はグランドに接続されている。
ブートストラップ電源回路104は、ブートストラップ電源端子13及びソース接続端子14に、後述する第1及び第2のフィルタ回路9、10、フリップフロップ回路11及び駆動増幅器12の動作電源電圧を供給するためのものであり、ブートストラップ用ダイオード41とブートストラップ用コンデンサ42とから成る。ブートストラップ用コンデンサ42の一端はブートストラップ電源端子13に接続され、ブートストラップ用コンデンサ42の他端はソース接続端子14に接続されている。ブートストラップ用ダイオード41のカソードはブートストラップ用コンデンサ42の一端に接続され、ブートストラップ用ダイオード41のアノードは入力フィルタ6及びパルス発生回路7の動作電源電圧を供給するための制御電源40の正極側に接続されている。ブートストラップ電源回路104の電源電圧は第1のスイッチング素子Q1を充分に駆動できる電圧(例えば15V)に設定されている。なお、ブートストラップ用ダイオード41に直列に電流制限用の抵抗を接続することもできる。
制御電源40の負極側端子は、主回路100における直流電源1の共通端子即ちグランド端子1bに接続されている。従って、ブートストラップ用コンデンサ42は、第2のスイッチング素子Q2のオンの期間に制御電源40の電圧(例えば15V)に充電される。
制御電源40の正極側端子及び負極側端子は、第1の駆動回路102の制御電源端子40a及びグランド端子40bに接続されている。図示が省略されているが、制御電源端子40a及びグランド端子40bはレベルシフト回路8よりも前の各回路の電源端子、グランド端子に接続されている。
第1のANDゲート24の出力が高レベルの期間(例えばt1〜t2)には、第1のレベルシフトスイッチ26がオンになり、このドレインの電圧が低下し、第1のレベルシフトNOT回路30の入力しきい値以下になり、第1のレベルシフトNOT回路30の出力が高レベルになる。第2のANDゲート25の出力が高レベルの期間(例えばt3〜t4)には、第2のレベルシフトスイッチ27がオンになり、このドレインの電圧が低下し、第2のレベルシフトNOT回路31のしきい値以下になり、第2のレベルシフトNOT回路31の出力が高レベルになる。従って、レベルシフト回路8から導出されている第1及び第2のレベルシフト信号出力導体32、33から第1及び第2のレベルシフトNOT回路30,31を動作可能なレベルシフト信号が得られる。この第1及び第2のレベルシフト信号をレベルシフトセット信号及びレベルシフトリセット信号と呼ぶことにする。
ブートストラップ電源回路104は、ブートストラップ電源端子13及びソース接続端子14に、後述する第1及び第2のフィルタ回路9、10、フリップフロップ回路11及び駆動増幅器12の動作電源電圧を供給するためのものであり、ブートストラップ用ダイオード41とブートストラップ用コンデンサ42とから成る。ブートストラップ用コンデンサ42の一端はブートストラップ電源端子13に接続され、ブートストラップ用コンデンサ42の他端はソース接続端子14に接続されている。ブートストラップ用ダイオード41のカソードはブートストラップ用コンデンサ42の一端に接続され、ブートストラップ用ダイオード41のアノードは入力フィルタ6及びパルス発生回路7の動作電源電圧を供給するための制御電源40の正極側に接続されている。ブートストラップ電源回路104の電源電圧は第1のスイッチング素子Q1を充分に駆動できる電圧(例えば15V)に設定されている。なお、ブートストラップ用ダイオード41に直列に電流制限用の抵抗を接続することもできる。
制御電源40の負極側端子は、主回路100における直流電源1の共通端子即ちグランド端子1bに接続されている。従って、ブートストラップ用コンデンサ42は、第2のスイッチング素子Q2のオンの期間に制御電源40の電圧(例えば15V)に充電される。
制御電源40の正極側端子及び負極側端子は、第1の駆動回路102の制御電源端子40a及びグランド端子40bに接続されている。図示が省略されているが、制御電源端子40a及びグランド端子40bはレベルシフト回路8よりも前の各回路の電源端子、グランド端子に接続されている。
第1のANDゲート24の出力が高レベルの期間(例えばt1〜t2)には、第1のレベルシフトスイッチ26がオンになり、このドレインの電圧が低下し、第1のレベルシフトNOT回路30の入力しきい値以下になり、第1のレベルシフトNOT回路30の出力が高レベルになる。第2のANDゲート25の出力が高レベルの期間(例えばt3〜t4)には、第2のレベルシフトスイッチ27がオンになり、このドレインの電圧が低下し、第2のレベルシフトNOT回路31のしきい値以下になり、第2のレベルシフトNOT回路31の出力が高レベルになる。従って、レベルシフト回路8から導出されている第1及び第2のレベルシフト信号出力導体32、33から第1及び第2のレベルシフトNOT回路30,31を動作可能なレベルシフト信号が得られる。この第1及び第2のレベルシフト信号をレベルシフトセット信号及びレベルシフトリセット信号と呼ぶことにする。
第1のフィルタ回路9は、第1のレベルシフトNOT回路30と入力段バッファ増幅器34と波形整形回路35と第2の抵抗R2と第3のコンデンサC2とを有している。第2の抵抗R2の一端はバッファ増幅器34及び第1のレベルシフトNOT回路30を介して第1のレベルシフト信号出力導体32に接続され、この他端は第2のコンデンサC2の一端に接続されていると共に波形整形回路35を介してフリップフロップ11のセット端子Sにも接続されている。第2のコンデンサC2の他端は、ソース接続端子14を介して第1及び第2のスイッチング素子Q1、Q2の相互接続点2に接続されている。第2の抵抗R2と第2のコンデンサC2とから成る回路はdv/dtフィルタを構成するものであって、第1の時定数τ1を有している。波形整形回路35は第2のコンデンサC2から得られる電圧波形を所定のしきい値を有して方形波に整形する例えば周知のシュミット・トリガ回路から成り、セットパルスを形成する。波形整形回路35の出力は、第2のコンデンサC2の電圧がしきい値(所定電圧値)よりも低い時には低レベルに保たれ、セットパルスを出力しない。従って、パルス幅が狭いノイズが侵入して第2のコンデンサC2が充電されても、この電圧が波形整形回路35のしきい値以下の時には誤ったセットパルスが発生しない。
第2のフィルタ回路10は、第2のレベルシフトNOT回路31と入力段バッファ増幅器37と波形整形回路38と第3の抵抗R3と第3のコンデンサC3とから成る。第3の抵抗R3の一端は入力段バッファ増幅器37及び第2のレベルシフトNOT回路31を介して第2のレベルシフト信号出力導体33に接続され、この他端は第3のコンデンサC3の一端に接続されていると共に波形整形回路38を介してフリップフロップ回路11のリセット端子Rに接続されている。第3のコンデンサC3の他端はソース接続端子14を介して第1及び第2のスイッチング素子Q1、Q2の相互接続点2に接続されている。第3の抵抗R3と第3のコンデンサC3とから成る回路は、dv/dtフィルタを構成するものであって、第2の時定数τ2を有している。第3の抵抗R3の抵抗値は第2の抵抗R2の抵抗値と同一であること、第3のコンデンサC3の容量は第2のコンデンサC2の容量と同一であること、第2の時定数τ2は第1の時定数τ1と同一であることが望ましい。波形整形回路38は、第3のコンデンサC3から得られる電圧波形を所定のしきい値を有して方形波に整形する例えば周知のシュミットトリガ回路から成り、リセットパルスを形成する。パルス幅が狭いノイズが侵入して第3のコンデンサC3が充電されても、この電圧が波形整形回路38のしきい値以下の時には誤ったリセットパルスが発生しない。なお、第1及び第2のフィルタ回路9,10を第1及び第2のパルスフィルタと呼ぶこともできる。
フリップフロップ回路11は、第1及び第2のフィルタ回路9,10から得られるレベルシフトセットパルス及びレベルシフトリセットパルスに応答してセット状態及びリセット状態となり、正常時には図2(A)に示す第1のスイッチ制御信号をレベルシフトしたものに相当する図2(I)に示す信号を出力端子Qから送出する。フリップフロップ回路11の出力端子Qは駆動増幅器12とゲート接続端子15とを介して第1のスイッチング素子Q1の制御端子(ゲート端子)に接続されている。
フリップフロップ回路11の対の電源端子及び駆動増幅器12の対の電源端子はブートストラップ電源端子13とソース接続端子14とに接続されている。
次に、図1の回路の動作を図2〜図4を参照して説明する。なお、以下の説明において遅延回路16に基づく遅延以外の遅延を無視する。
図1の第1のスイッチ制御信号入力端子4に供給されるスイッチ制御信号のオン期間Tonとオフ期間Toffが図2(A)に示すように正常範囲に収まっている時、即ち第1のスイッチ制御信号のオン期間Ton及びオフ期間Toffの両方が遅延回路16の遅延時間T1よりも長い時には、図2(A)の第1のスイッチ制御信号を図2(C)に示すように位相反転し且つ遅延した信号を遅延回路16から得ることができる。このように遅延回路16から遅延信号が正常に得られる時には、図2(A)に示す第1のスイッチ制御信号入力端子4の第1のスイッチ制御信号をレベルシフトしたものとに相当する信号を図2(I)に示すようにフリップフロップ回路11から得ることができる。フリップフロップ回路11の出力は駆動増幅器12を介して第1のスイッチング素子Q1のゲート・ソース間に供給され、第1のスイッチング素子Q1は図2(A)(I)の信号に対応して正常にオン・オフする。
図1の第1のスイッチ制御信号入力端子4に供給されるスイッチ制御信号のオン期間Tonとオフ期間Toffが図2(A)に示すように正常範囲に収まっている時、即ち第1のスイッチ制御信号のオン期間Ton及びオフ期間Toffの両方が遅延回路16の遅延時間T1よりも長い時には、図2(A)の第1のスイッチ制御信号を図2(C)に示すように位相反転し且つ遅延した信号を遅延回路16から得ることができる。このように遅延回路16から遅延信号が正常に得られる時には、図2(A)に示す第1のスイッチ制御信号入力端子4の第1のスイッチ制御信号をレベルシフトしたものとに相当する信号を図2(I)に示すようにフリップフロップ回路11から得ることができる。フリップフロップ回路11の出力は駆動増幅器12を介して第1のスイッチング素子Q1のゲート・ソース間に供給され、第1のスイッチング素子Q1は図2(A)(I)の信号に対応して正常にオン・オフする。
図3は図1の第1のスイッチ制御信号入力端子4の信号のオン期間Tonが遅延回路16の遅延時間T1よりも短い時の図1のA〜I点の電圧状態を図2と同様に示している。図3(A)のt1〜t2に示す第1のスイッチ制御信号のオン期間Tonが遅延時間T1に比べて短い時には、遅延回路16のコンデンサC1の電圧レベルが波形整形回路として機能する第4のNOT回路21のしきい値に達しない。このため遅延回路16の出力即ち第4のNOT回路21の出力は図3(C)に示すように高レベルH(論理の1)の状態を連続的に維持する。この結果、排他的NORゲート22からは図3(D)に示すように図3(A)に示す第1のスイッチ制御信号に対応する信号が得られる。即ち、図3(A)の第1のスイッチ制御信号の低レベルから高レベルへの立上りに同期したパルスは発生するが、立下りに同期したパルスは発生しない。第1のANDゲート24は、図3(D)のパルスと実質的に同一の図3(E)のセットパルスを出力する。第2のANDゲート25の出力は、連続的に低レベルに保たれ、リセットパルスが発生しない。即ち、図3においてt1〜t2、t3〜t4、t5〜t6期間には図3(B)に示す第4のNOT回路23の出力が低レベルであり、且つt1以前、t2〜t3、t4〜t5及びt6以後の期間には図3(D)の排他的NORゲート22の出力が低レベルあるので、第2のANDゲート25の出力が常に低レベルに保たれ、リセットパルスが発生しない。図3(G)(H)に示すフリップフロップ回路11の入力信号は、図3(E)(F)に示す信号がレベルシフト回路8を通過した後の信号に相当しているので、もし、図3のt1時点から図3(A)の第1のスイッチ制御信号のオン期間Tonが所定幅よりも狭くなったとすれば、フリップフロップ回路11の出力が図3(I)に示すようにt1時点から連続して高レベルになり、第1のスイッチング素子Q1が連続的にオン状態になり、負荷3に対して正常に電流を流すことができなくなり、且つ第1のスイッチング素子Q1が過電流あるいは過熱によって破壊する恐れがある。このため、第1のスイッチング制御信号のオン期間Tonを所定幅よりも狭くすることができない。このように第1のスイッチ制御信号のオン期間Tonの下限が制限されると、デューティ比の可変範囲が狭くなる。
図4は図1の第1のスイッチ制御信号入力端子4の信号のオン期間Tonが図2よりも大幅に広くなり且つオフ期間Toffが遅延回路16の遅延時間T1よりも狭くなった場合の図1のA〜I点の電圧状態を図2と同様に示す。図4(A)のオン期間Tonが広く且つオフ期間Toffが狭い第1のスイッチ制御信号が遅延回路16に入力すると、遅延回路16のコンデンサC1を充電期間が長く、放電期間が短くなる。このため、放電期間に第1のコンデンサC1の電圧が波形整形回路として機能する第4のNOT回路21のしきい値以下にならない。このため、遅延回路16の出力即ち第4のNOT回路21の出力は図4(C)に示すように低レベルL(論理の0)の状態を連続的に維持する。この結果、図4(D)に示す排他的NORゲート22の出力は図4(A)の位相反転信号となる。また、図4(E)に示す第1のANDゲート24の出力は連続的に低レベルに保たれ、セットパルスが発生しない。図4(F)に示す第2のANDゲート25の出力は、図4(B)に示す第5のNOT回路23の出力と実質的に同一になる。即ち、図4においては、図4(A)の第1のスイッチ制御信号の高レベルから低レベルの立下りに同期したパルスは発生するが、立上りに同期したパルスは発生しない。図4(G)(H)に示すフリップフロップ回路11の入力信号は、図4(E)(F)に示す信号がレベルシフト回路8を通過した後の信号に相当するので、もし、図4のt1時点から図4(A)の第1のスイッチ制御信号のオフ期間Toffが所定幅よりも狭くなったとすれば、フリップフロップ回路11の出力が図4(I)に示すようにt1時点から連続して低レベルになり、第1のスイッチング素子Q1が連続的にオフ状態になり、負荷3に対して正常に電流を流すことができなくなる。これは第1のスイッチ制御信号のオフ期間Toffをあまり狭くできないこと、換言すればオン期間Tonをあまり広くできないことを意味する。
特開2004-274866号公報
上述から明らかなように、図1の従来の駆動回路では、スイッチング素子をオン・オフ制御するためのスイッチ制御信号のオン期間又はオフ期間又はこれ等の両方を大幅に狭めることが困難であった。そこで、本発明の目的は、スイッチ制御信号のオン期間又はオフ期間又はこれ等の両方を狭めることが可能なスイッチング素子駆動回路を提供することにある。
上記課題を解決するための本発明は、スイッチング素子をオン状態にする時に第1の電圧値になり、前記スイッチング素子をオフ状態にする時に第2の電圧値となるスイッチ制御信号が入力されるスイッチ制御信号入力端子と、
前記スイッチ制御信号入力端子に接続され且つ前記スイッチ制御信号の前記第2の電圧値から前記第1の電圧値への転換に同期して第1のパルスを発生する機能と前記第1の電圧値から前記第2の電圧値への転換に同期して第2のパルスを発生する機能とを有し且つ前記第1のパルスを出力する第1の出力導体と前記第2のパルスを出力する第2の出力導体とを有しているパルス発生回路と、
前記スイッチ制御信号入力端子と前記パルス発生回路とに接続され且つ前記パルス発生回路から前記第1のパルスが得られなかった時に前記第1のパルスと同様な機能を有する第1の補正パルスを発生する第1の機能と前記パルス発生回路から前記第2のパルスが得られなかった時に前記第2のパルスと同様な機能を有する第2の補正パルスを発生する第2の機能との内の少なくとも1つを有している補正パルス発生回路と、
前記パルス発生回路と前記補正パルス発生回路とに接続され且つ前記パルス発生回路の出力に前記補正パルス発生回路の出力を付加する機能を有している補正パルス付加回路と、
前記補正パルス付加回路を介して前記パルス発生回路及び前記補正パルス発生回路に接続され且つ前記第1のパルス又は前記第1の補正パルスをレベルシフトした第1のレベルシフト信号を出力する第1のレベルシフト信号出力導体と前記第2のパルス又は前記第2の補正パルスをレベルシフトした第2のレベルシフト信号を出力する第2のレベルシフト信号出力導体とを有しているレベルシフト回路と、
前記レベルシフト回路の前記第1及び第2のレベルシフト信号出力導体に接続された第1及び第2の入力端子と前記スイッチング素子の制御端子にオン・オフ制御信号を供給するための出力端子とを有し、且つ前記第1のパルス又は第1の補正パルスを前記レベルシフト回路でレベルシフトしたものに応答して前記スイッチング素子のオンを示す出力を送出し、前記第2のパルス又は前記第2の補正パルスを前記レベルシフト回路でレベルシフトしたものに応答して前記スイッチング素子のオフを示す出力を送出するフリップフロップ回路とに係わるものである。
前記スイッチ制御信号入力端子に接続され且つ前記スイッチ制御信号の前記第2の電圧値から前記第1の電圧値への転換に同期して第1のパルスを発生する機能と前記第1の電圧値から前記第2の電圧値への転換に同期して第2のパルスを発生する機能とを有し且つ前記第1のパルスを出力する第1の出力導体と前記第2のパルスを出力する第2の出力導体とを有しているパルス発生回路と、
前記スイッチ制御信号入力端子と前記パルス発生回路とに接続され且つ前記パルス発生回路から前記第1のパルスが得られなかった時に前記第1のパルスと同様な機能を有する第1の補正パルスを発生する第1の機能と前記パルス発生回路から前記第2のパルスが得られなかった時に前記第2のパルスと同様な機能を有する第2の補正パルスを発生する第2の機能との内の少なくとも1つを有している補正パルス発生回路と、
前記パルス発生回路と前記補正パルス発生回路とに接続され且つ前記パルス発生回路の出力に前記補正パルス発生回路の出力を付加する機能を有している補正パルス付加回路と、
前記補正パルス付加回路を介して前記パルス発生回路及び前記補正パルス発生回路に接続され且つ前記第1のパルス又は前記第1の補正パルスをレベルシフトした第1のレベルシフト信号を出力する第1のレベルシフト信号出力導体と前記第2のパルス又は前記第2の補正パルスをレベルシフトした第2のレベルシフト信号を出力する第2のレベルシフト信号出力導体とを有しているレベルシフト回路と、
前記レベルシフト回路の前記第1及び第2のレベルシフト信号出力導体に接続された第1及び第2の入力端子と前記スイッチング素子の制御端子にオン・オフ制御信号を供給するための出力端子とを有し、且つ前記第1のパルス又は第1の補正パルスを前記レベルシフト回路でレベルシフトしたものに応答して前記スイッチング素子のオンを示す出力を送出し、前記第2のパルス又は前記第2の補正パルスを前記レベルシフト回路でレベルシフトしたものに応答して前記スイッチング素子のオフを示す出力を送出するフリップフロップ回路とに係わるものである。
なお、請求項2に示すように、前記パルス発生回路は、
前記スイッチ制御信号入力端子に接続され且つ前記スイッチ制御信号に所定の遅延を与える機能を有している遅延回路と、前記スイッチ制御信号入力端子と前記遅延回路とに接続され、且つ前記スイッチ制御信号の前記第1の電圧値の持続時間幅が所定値よりも長く且つ前記第2の電圧値の持続時間幅が所定値よりも長い時に、前記スイッチ制御信号の前記第2の電圧値から前記第1の電圧値への転換に同期して第1のパルスを発生し、前記第1の電圧値から前記第2の電圧値への転換に同期して第2のパルスを発生するパルス発生論理回路とから成ることが望ましい。
また、請求項3に示すように、前記遅延回路は、前記スイッチ制御信号に対して第1の時間の遅延を与え且つ前記スイッチ制御信号を位相反転する回路であることが望ましい。
また、請求項4に示すように、前記パルス発生論理回路は、前記遅延回路に接続された一方の入力端子と前記スイッチ制御信号入力端子に接続された他方の入力端子とを有する排他的NORゲートと、前記スイッチ制御信号入力端子に接続されたNOT回路と、前記スイッチ制御信号入力端子に接続された一方の入力端子と前記排他的NORゲートに接続された他方の入力端子と前記第1のパルスを出力する出力端子とを有する第1のANDゲートと、前記NOT回路に接続された一方の入力端子と前記排他的NORゲートに接続された他方の入力端子と前記第2のパルスを出力する出力端子とを有する第2のANDゲートとを備えていることが望ましい。
また、請求項5に示すように、更に、前記第1のレベルシフト信号出力導体と前記フリップフロップ回路の前記第1の入力端子との間に接続され且つ第1の時定数を有している第1のフィルタ回路と、前記第2のレベルシフト信号出力導体と前記フリップフロップ回路の前記第2の入力端子との間に接続され且つ第2の時定数を有している第2のフィルタ回路とを備え、前記第2の時定数は前記第1の時定数と実質的に同一であることが望ましい。
また、請求項6に示すように、前記補正パルス付加回路は前記第1のパルス又は前記第1の補正パルスを出力するための第1の出力導体と前記第2のパルス又は前記第2の補正パルスを出力するための第2の出力導体とを有し、前記補正パルス発生回路は、前記補正パルス付加回路の前記第1の出力導体に接続された一方の入力端子と前記補正パルス付加回路の前記第2の出力導体に接続された他方の入力端子と前記第1のパルス又は前記第1の補正パルスに応答してセット状態を示す信号を出力し、前記第2のパルス又は前記第2の補正パルスに応答してリセット状態を示す信号を出力する出力端子とを有している補正パルス形成用フリップフリップ回路と、前記補正パルス形成用フリップフリップ回路の前記出力端子に接続された一方の入力端子と前記スイッチ制御信号入力端子に接続された他方の入力端子とを有する排他的ORゲートと、前記排他的ORゲートに接続され且つ所定の遅延時間を有している補正パルス形成用遅延回路と、前記スイッチ制御信号入力端子に接続された一方の入力端子と前記補正パルス形成用遅延回路に接続された他方の入力端子と前記第1の補正パルスを出力する出力端子とを有する第1の補正パルス形成用ANDゲートと、前記スイッチ制御信号入力端子に補正パルス形成用NOT回路を介して接続された一方の入力端子と前記補正パルス形成用遅延回路に接続された他方の入力端子と前記第2の補正パルスを出力する出力端子とを有する第2の補正パルス形成用ANDゲートとを備えていることが望ましい。
また、請求項7に示すように、前記補正パルス発生回路は、更に、前記補正パルス付加回路の前記第1の出力導体と前記補正パルス形成用フリップフリップ回路の一方の入力端子との間に接続され且つ前記第1及び第2の時定数よりも大きい第3の時定数を有している第3のフィルタ回路と、前記補正パルス付加回路の前記第2の出力導体と前記補正パルス形成用フリップフリップ回路の他方の入力端子との間に接続され且つ前記第1及び第2の時定数よりも大きい第4の時定数を有している第4のフィルタ回路とを備えていることが望ましい。
前記スイッチ制御信号入力端子に接続され且つ前記スイッチ制御信号に所定の遅延を与える機能を有している遅延回路と、前記スイッチ制御信号入力端子と前記遅延回路とに接続され、且つ前記スイッチ制御信号の前記第1の電圧値の持続時間幅が所定値よりも長く且つ前記第2の電圧値の持続時間幅が所定値よりも長い時に、前記スイッチ制御信号の前記第2の電圧値から前記第1の電圧値への転換に同期して第1のパルスを発生し、前記第1の電圧値から前記第2の電圧値への転換に同期して第2のパルスを発生するパルス発生論理回路とから成ることが望ましい。
また、請求項3に示すように、前記遅延回路は、前記スイッチ制御信号に対して第1の時間の遅延を与え且つ前記スイッチ制御信号を位相反転する回路であることが望ましい。
また、請求項4に示すように、前記パルス発生論理回路は、前記遅延回路に接続された一方の入力端子と前記スイッチ制御信号入力端子に接続された他方の入力端子とを有する排他的NORゲートと、前記スイッチ制御信号入力端子に接続されたNOT回路と、前記スイッチ制御信号入力端子に接続された一方の入力端子と前記排他的NORゲートに接続された他方の入力端子と前記第1のパルスを出力する出力端子とを有する第1のANDゲートと、前記NOT回路に接続された一方の入力端子と前記排他的NORゲートに接続された他方の入力端子と前記第2のパルスを出力する出力端子とを有する第2のANDゲートとを備えていることが望ましい。
また、請求項5に示すように、更に、前記第1のレベルシフト信号出力導体と前記フリップフロップ回路の前記第1の入力端子との間に接続され且つ第1の時定数を有している第1のフィルタ回路と、前記第2のレベルシフト信号出力導体と前記フリップフロップ回路の前記第2の入力端子との間に接続され且つ第2の時定数を有している第2のフィルタ回路とを備え、前記第2の時定数は前記第1の時定数と実質的に同一であることが望ましい。
また、請求項6に示すように、前記補正パルス付加回路は前記第1のパルス又は前記第1の補正パルスを出力するための第1の出力導体と前記第2のパルス又は前記第2の補正パルスを出力するための第2の出力導体とを有し、前記補正パルス発生回路は、前記補正パルス付加回路の前記第1の出力導体に接続された一方の入力端子と前記補正パルス付加回路の前記第2の出力導体に接続された他方の入力端子と前記第1のパルス又は前記第1の補正パルスに応答してセット状態を示す信号を出力し、前記第2のパルス又は前記第2の補正パルスに応答してリセット状態を示す信号を出力する出力端子とを有している補正パルス形成用フリップフリップ回路と、前記補正パルス形成用フリップフリップ回路の前記出力端子に接続された一方の入力端子と前記スイッチ制御信号入力端子に接続された他方の入力端子とを有する排他的ORゲートと、前記排他的ORゲートに接続され且つ所定の遅延時間を有している補正パルス形成用遅延回路と、前記スイッチ制御信号入力端子に接続された一方の入力端子と前記補正パルス形成用遅延回路に接続された他方の入力端子と前記第1の補正パルスを出力する出力端子とを有する第1の補正パルス形成用ANDゲートと、前記スイッチ制御信号入力端子に補正パルス形成用NOT回路を介して接続された一方の入力端子と前記補正パルス形成用遅延回路に接続された他方の入力端子と前記第2の補正パルスを出力する出力端子とを有する第2の補正パルス形成用ANDゲートとを備えていることが望ましい。
また、請求項7に示すように、前記補正パルス発生回路は、更に、前記補正パルス付加回路の前記第1の出力導体と前記補正パルス形成用フリップフリップ回路の一方の入力端子との間に接続され且つ前記第1及び第2の時定数よりも大きい第3の時定数を有している第3のフィルタ回路と、前記補正パルス付加回路の前記第2の出力導体と前記補正パルス形成用フリップフリップ回路の他方の入力端子との間に接続され且つ前記第1及び第2の時定数よりも大きい第4の時定数を有している第4のフィルタ回路とを備えていることが望ましい。
本発明は次の効果を有する。
(1) スイッチ制御信号のオン期間又はオフ期間が大幅に短くなることに基づいて第1のパルス(例えばセットパルス)又は第2のパルス(例えばリセットパルス)が欠落した時に補正パルス発生回路から第1の補正パルス(例えば補正セットパルス)又は第2の補正パルス(例えば補正リセットパルス)が得られ、これがレベルシフト回路を介してフリップフロップ回路に送られる。従って、フリップフロップ回路のセット及びリセット動作を維持することができ、スイッチング素子のオン・オフ動作を維持することができる。
(2) 補正パルス発生回路による第1の補正パルス又は第2の補正パルスは、スイッチ制御信号とパルス発生回路の出力とに基づいて作成されるので、これ等を容易且つ正確に形成することができる。
(1) スイッチ制御信号のオン期間又はオフ期間が大幅に短くなることに基づいて第1のパルス(例えばセットパルス)又は第2のパルス(例えばリセットパルス)が欠落した時に補正パルス発生回路から第1の補正パルス(例えば補正セットパルス)又は第2の補正パルス(例えば補正リセットパルス)が得られ、これがレベルシフト回路を介してフリップフロップ回路に送られる。従って、フリップフロップ回路のセット及びリセット動作を維持することができ、スイッチング素子のオン・オフ動作を維持することができる。
(2) 補正パルス発生回路による第1の補正パルス又は第2の補正パルスは、スイッチ制御信号とパルス発生回路の出力とに基づいて作成されるので、これ等を容易且つ正確に形成することができる。
次に図5〜図13を参照して本発明の実施形態を説明する。
図5に本発明の実施例1に従うブートストラップ方式のハーフブリッジ型インバータが示され、図6に図5の第1の駆動回路102aが詳しく示されている。図5及び図6の多くの部分は図1と同一に形成されているので、図5及び図6において図1と実質的に同一の部分には同一の参照符号を付し、その説明を省略する。また、図6のA〜P点の電圧波形を示す図7〜図9の(A)〜(P)の中の(A)〜(F)の波形は図2〜図4の(A)〜(F)と同一であるので、その説明を省略する。
図5に示す本発明の実施例1に従うブートストラップ方式ハーフブリッジ型インバータは、第1及び第2のスイッチング素子のQ1、Q2の直列回路を含む主回路100と、第1及び第2のスイッチング素子のQ1、Q2を交互にオン・オフ制御するための第1及び第2のスイッチ制御信号を発生するスイッチ制御信号発生回路101と、上側(ハイサイド)の第1のスイッチング素子Q1を駆動するための第1の駆動回路102aと、下側(ローサイド)の第2のスイッチング素子Q2を駆動するための第2の駆動回路103と、ブートストラップ電源回路104とを有する。図5において、主回路100とスイッチ制御信号発生回路101と第2の駆動回路103とブートストラップ電源回路104とは図1において同一の参照符号で示すものと同一に構成され、上側(ハイサイド)の第1のスイッチング素子Q1を駆動するための第1の駆動回路102aのみが本発明に従って変形されている。
本発明に従って変形された第1の駆動回路102aは、図1と同一に構成された第1のスイッチ制御信号入力端子4と、入力フィルタ6と、パルス発生回路7と、レベルシフト回路8と、第1及び第2のフィルタ回路9、10と、フリップフリップ回路11と、駆動増幅器12と、ブートストラップ電源端子13と、ソース接続端子14と、ゲート接続端子15とを有する他に、本発明に従う補正パルス発生回路105と、補正パルス付加回路106とを有する。
パルス発生回路7は図5において遅延回路16とNOT回路17とパルス発生論理回路18とで概略的に示され、図6に更に詳しく示されている。図1と図6との比較から明らかなように図6のパルス発生回路7は図1で同一の参照符号で示すものと同一に構成されており、図7(A)に示すスイッチ制御信号の第2の電圧値(低レベル)から第1の電圧値(高レベル)への転換に同期して第1のパルス(セットパルス)を発生する機能と第1の電圧値(高レベル)から第2の電圧値(低レベル)への転換に同期して第2のパルス(リセットパルス)を発生する機能とを有する。このパルス発生回路7に含まれているパルス発生論理回路18から発生する第1のパルス(セットパルス)は第1の出力導体51に送出され、第2のパルス(リセットパルス)は第2の出力導体52に送出される。
本発明に従う補正パルス発生回路105の第1及び第2の入力導体55,56は補正パルス付加回路106を介してパルス発生論理回路18の第1及び第2の出力導体51,52に接続されている。この補正パルス発生回路105の第3の入力導体57は入力フィルタ6を介して第1のスイッチ制御信号入力端子4に接続されている。補正パルス発生回路105は、パルス発生回路7から第1のパルス(セットパルス)が得られなかった時に第1のパルスと同様な機能を有する第1の補正パルス(補正セットパルス)を発生する第1の機能と、パルス発生回路7から第2のパルス(リセットパルス)が得られなかった時に第2のパルスと同様な機能を有する第2の補正パルス(補正リセットパルス)を発生する第2の機能とを有している。補正パルス発生回路105で形成された第1及び第2の補正パルスは、第1及び第2の出力導体58,59を介して補正パルス付加回路106に供給される。
補正パルス発生回路105は、図6に詳しく示すように、第3及び第4のフィルタ回路61,62と、RS型の補正パルス形成用フリップフリップ回路63と、排他的ORゲート64と、補正パルス形成用遅延回路65と、第1及び第2の補正パルス形成用ANDゲート66,67と、補正パルス形成用NOT回路68とから成る。
第3のフィルタ回路61は、補正パルス付加回路106の第1の出力導体即ちレベルシフト回路8の第1の入力導体53と補正パルス形成用フリップフリップ回路63の第1の入力端子即ちセット端子Sとの間に接続されている。
第4のフィルタ回路62は、補正パルス付加回路106の第2の出力導体即ちレベルシフト回路8の第2の入力導体54と補正パルス形成用フリップフリップ回路63の第2の入力端子即ちリセット端子Rとの間に接続されている。
第3及び第4のフィルタ回路61,62は、第1及び第2のフィルタ回路9,10と同様にノイズ除去機能を有し、補正パルス形成用フリップフリップ回路63はフリップフリップ回路11と同様にパルス再現機能を有する。
第4のフィルタ回路62は、補正パルス付加回路106の第2の出力導体即ちレベルシフト回路8の第2の入力導体54と補正パルス形成用フリップフリップ回路63の第2の入力端子即ちリセット端子Rとの間に接続されている。
第3及び第4のフィルタ回路61,62は、第1及び第2のフィルタ回路9,10と同様にノイズ除去機能を有し、補正パルス形成用フリップフリップ回路63はフリップフリップ回路11と同様にパルス再現機能を有する。
第3のフィルタ回路61は、2つのNOT回路69,70と入力段バッファ増幅器71と波形整形回路72と第4の抵抗R4と第4のコンデンサC4とを有している。第4の抵抗R4の一端は2つのNOT回路69,70と入力段バッファ増幅器71とを介して補正パルス付加回路106の第1の出力導体53に接続され、この他端は第4のコンデンサC4の一端に接続されていると共に波形整形回路61を介して補正パルス形成用フリップフロップ回路63のセット端子Sにも接続されている。第4のコンデンサC4の他端はグランドに接続されている。第4の抵抗R4と第4のコンデンサC4とから成る回路はdv/dtフィルタを構成するものであって、第3の時定数τ3を有している。波形整形回路72は第4のコンデンサC4から得られる電圧波形を所定のしきい値を有して方形波に整形する例えば周知のシュミット・トリガ回路から成る。波形整形回路72の出力は、第4のコンデンサC4の電圧がしきい値(所定電圧値)よりも低い時には低レベルに保たれ、セットパルスを出力しない。従って、パルス幅が狭いノイズが侵入して第4のコンデンサC4が充電されても、この電圧が波形整形回路72のしきい値以下の時には誤ったセットパルスを出力しない。第4の抵抗R4と第4のコンデンサC4とに基づく第3の時定数τ3を、第1のフィルタ回路9の第2の抵抗R2と第2のコンデンサC2とに基づく第1の時定数τ1 と同一又はこれよりも大きくすることが望ましい。第3の時定数τ3を第1の時定数τ1よりも大きく設定すると、フリップフリップ回路11のためのセットパルスの欠落を予測して補正セットパルスを発生することができる。
第4のフィルタ回路62は、2つのNOT回路73,74と入力段バッファ増幅器75と波形整形回路76と第5の抵抗R5と第5のコンデンサC5とを有している。第5の抵抗R5の一端は2つのNOT回路73,74と入力段バッファ増幅器75とを介して補正パルス付加回路106の第2の出力導体54に接続され、この他端は第5のコンデンサC5の一端に接続されていると共に波形整形回路76を介して補正パルス形成用フリップフロップ回路63のリセット端子Rにも接続されている。第5のコンデンサC5の他端はグランドに接続されている。第5の抵抗R5と第5のコンデンサC5とから成る回路はdv/dtフィルタを構成するものであって、第4の時定数τ4を有している。波形整形回路76は第5のコンデンサC5から得られる電圧波形を所定のしきい値を有して方形波に整形する例えば周知のシュミット・トリガ回路から成る。波形整形回路76の出力は、第5のコンデンサC5の電圧がしきい値(所定電圧値)よりも低い時には低レベルに保たれ、リセットパルスを出力しない。従って、パルス幅が狭いノイズが侵入して第5のコンデンサC5が充電されても、この電圧が波形整形回路76のしきい値以下の時には誤ったリセットパルスを出力しない。第5の抵抗R5と第5のコンデンサC5とに基づく第4の時定数τ4を、第2のフィルタ回路10の第3の抵抗R3と第3のコンデンサC3とに基づく第2の時定数τ2と同一又はこれよりも大きくすることが望ましい。第4の時定数τ4を第2の時定数τ2よりも大きく設定すると、フリップフロップ回路11のためのリセットパルスの欠落を予測して補正リセットパルスを発生することができる。なお、第4の時定数τ4を第3の時定数τ3と同一に設定することが望ましい。
補正パルス形成用フリップフロップ回路63は、第3及び第4のフィルタ回路61,62から得られる図7、図8、図9の(J)(K)に示すセットパルス及びリセットパルスに応答してセット状態及びリセット状態となり、図7、図8、図9の(L)に示す信号を出力端子Qから送出する。
排他的ORゲート64は補正パルス形成用フリップフリップ回路63の出力端子に接続された一方の入力端子と入力フィルタ6を介して第1のスイッチ制御信号入力端子4に接続された他方の入力端子とを有し、図7、図8、図9の(M)に示す信号を出力する。なお、図7に示すようにセットパルス及びリセットパルスが正常に発生している時には、排他的ORゲート64の出力が常に低レベルに保たれる。また、図8に示すようにリセットパルスが欠落した時及び図9に示すようにセットパルスが欠落した時には、排他的ORゲート64から高レベルのパルスが発生する。
補正パルス形成用遅延回路65は、入力バッファ回路としてのNOT回路77と、反転及び波形整形回路としてのNOT回路78と、第6の抵抗R6と第6のコンデンサC6とから成る。第6の抵抗R6と第6のコンデンサC6は第5の時定数τ5を有している。第6のコンデンサC6の一端は第6の抵抗R6を介してNOT回路77に接続され、その他端はグランドに接続されている。第6のコンデンサC6は、NOT回路77の出力の高レベル期間に第6の抵抗R6を介して徐々に充電され、NOT回路77の出力の低いレベル期間に第6の抵抗R6を介して徐々に放電される。従って、第6のコンデンサC6の電圧波形はR6とC6の時定数により変わる。反転及び波形整形回路としてのNOT回路78は所定のしきい値(基準値)を有し、第6のコンデンサC6の電圧がしきい値よりも高い時に低レベルの出力を発生し、第6のコンデンサC6の電圧がしきい値よりも低い時に高レベルの出力を発生する。これにより、補正パルス形成用遅延回路65は、図8、図9の(M)に示す信号に対して時間T2の遅延を与えて図8、図9の(N)に示す信号を出力する。
第1の補正パルス形成用ANDゲート66は、入力フィルタ6を介してスイッチ制御信号入力端子4に接続された一方の入力端子と補正パルス形成用遅延回路65に接続された他方の入力端子とを有し、図9(E)に示すようにセットパルスが欠落した時に出力導体58に図9(O)に示す補正セットパルスを出力する。
第2の補正パルス形成用ANDゲート67は、NOT回路68と入力フィルタ6とを介してスイッチ制御信号入力端子4に接続された一方の入力端子と補正パルス形成用遅延回路65に接続された他方の入力端子とを有し、図8(F)に示すようにリセットパルスが欠落した時に出力導体59に図8(P)に示す補正リセットパルスを出力する。
補正パルス付加回路106は、第1及び第2のORゲート(論理和回路)79,80から成る。第1のORゲート79は第1のANDゲート24に接続された一方の入力端子と第1の補正パルス形成用ANDゲート66に接続された他方の入力端子とを有し、第1のANDゲート24から得られたセットパルス又は第1の補正パルス形成用ANDゲート66から得られた補正セットパルスを第1の出力導体53に出力する。第2のORゲート80は第2のANDゲート25に接続された一方の入力端子と第2の補正パルス形成用ANDゲート67に接続された他方の入力端子とを有し、第2のANDゲート25から得られたリセットパルス又は第2の補正パルス形成用ANDゲート67から得られた補正リセットパルスを第2の出力導体54に出力する。
次に図5及び図6に示すハーフブリッジ型インバータの動作を図7〜図9を参照して説明する。
図6のパルス発生回路7から正常にセットパルス及びリセットパルスが発生している時には、図6のA〜P点に図7(A)〜(P)に示す電圧波形が得られる。なお、図7(A)〜(I)の波形は図2(A)〜(I)の波形と同一である。第1及び第2のANDゲート24、25から得られた図7(E)(F)に示すセットパルス及びリセットパルスは第1及び第2のORゲート79,80と第3及び第4のフィルタ回路61,62を介して補正パルス形成用フリップフロップ回路63のセット端子S及びリセット端子Rに送られる。この時の補正パルス形成用フリップフロップ回路63のセットパルス及びリセットパルスは図7(J)(K)に示されており、図7(E)(F)に示すものと実質的に同一である。補正パルス形成用フリップフロップ回路63はt1時点でセット状態に転換し、t3時点でリセット状態に転換する。従って、補正パルス形成用フリップフロップ回路63から図7(A)のスイッチ制御信号と実質的に同一の波形を有する図7(L)に示す出力が得られる。排他的ORゲート64の2つの入力は同一であるので、排他的ORゲート64の出力は図7(M)に示すように低レベル(L)に保たれる。なお、もし図7(A)のスイッチ制御信号と図7(L)の補正パルス形成用フリップフロップ回路63の出力とに僅かな相違があり、微小幅のパルス又はノイズが排他的ORゲート64から出力されたとしても、これは補正パルス形成用遅延回路65で吸収される。排他的ORゲート64の出力が図7(M)に示すように低レベル(L)の時には、補正パルス形成用遅延回路65の出力、第1及び第2の補正パルス形成用ANDゲート66,67の出力も図7(N)(O)(P)に示すように低レベル(L)になる。従って、図7の正常にセットパルス及びリセットパルスが発生している時には、補正セットパルス及び補正リセットパルスが発生せず、レベルシフト回路8の入力は第1及び第2のANDゲート24,25の出力と同一であり、レベルシフト回路8の出力段のフリップフロップ回路11から図2(I)と同様な波形を有する図7(I)の出力を得ることができる。
図6のパルス発生回路7から正常にセットパルス及びリセットパルスが発生している時には、図6のA〜P点に図7(A)〜(P)に示す電圧波形が得られる。なお、図7(A)〜(I)の波形は図2(A)〜(I)の波形と同一である。第1及び第2のANDゲート24、25から得られた図7(E)(F)に示すセットパルス及びリセットパルスは第1及び第2のORゲート79,80と第3及び第4のフィルタ回路61,62を介して補正パルス形成用フリップフロップ回路63のセット端子S及びリセット端子Rに送られる。この時の補正パルス形成用フリップフロップ回路63のセットパルス及びリセットパルスは図7(J)(K)に示されており、図7(E)(F)に示すものと実質的に同一である。補正パルス形成用フリップフロップ回路63はt1時点でセット状態に転換し、t3時点でリセット状態に転換する。従って、補正パルス形成用フリップフロップ回路63から図7(A)のスイッチ制御信号と実質的に同一の波形を有する図7(L)に示す出力が得られる。排他的ORゲート64の2つの入力は同一であるので、排他的ORゲート64の出力は図7(M)に示すように低レベル(L)に保たれる。なお、もし図7(A)のスイッチ制御信号と図7(L)の補正パルス形成用フリップフロップ回路63の出力とに僅かな相違があり、微小幅のパルス又はノイズが排他的ORゲート64から出力されたとしても、これは補正パルス形成用遅延回路65で吸収される。排他的ORゲート64の出力が図7(M)に示すように低レベル(L)の時には、補正パルス形成用遅延回路65の出力、第1及び第2の補正パルス形成用ANDゲート66,67の出力も図7(N)(O)(P)に示すように低レベル(L)になる。従って、図7の正常にセットパルス及びリセットパルスが発生している時には、補正セットパルス及び補正リセットパルスが発生せず、レベルシフト回路8の入力は第1及び第2のANDゲート24,25の出力と同一であり、レベルシフト回路8の出力段のフリップフロップ回路11から図2(I)と同様な波形を有する図7(I)の出力を得ることができる。
図8は図6の第1のスイッチ制御信号入力端子4の信号のオン期間Tonが遅延回路16の遅延時間T1よりも短い時の図6のA〜P点の電圧状態を図7と同様に示す。図6のパルス発生回路7は図1で同一参照符号で示すものと同一であるので、図8(A)〜(F)の波形は図3(A)〜(F)の波形と同一である。
図8(E)に示すようにt1時点でセットパルスが発生すると、このセットパルスは第1のORゲート79とレベルシフト回路8と第1のフィルタ回路9とを介してフリップフロップ回路11のセット端子Sに入力すると同時に、第1のORゲート79と第3のフィルタ回路61とを介して補正パルス形成用フリップフロップ回路63のセット端子Sに図8(J)に示すセットパルスが入力する。これにより、補正パルス形成用フリップフロップ回路63の出力は図8(L)に示すようにt1時点で高レベルに転換する。その後、t2時点で排他的ORゲート64の2つの入力が互いに異なるレベルになると、排他的ORゲート64の出力が図8(M)に示すように高レベルに転換する。排他的ORゲート64の出力は補正パルス形成用遅延回路65に入力し、この補正パルス形成用遅延回路65の出力が図8(N)に示すようにt2時点から時間T2だけ遅延したt3時点で高レベルに転換する。補正パルス形成用遅延回路65の出力がt3時点で高レベルに転換すると、第2の補正パルス形成用ANDゲート67の出力も図8(P)に示すように高レベルに転換し、更に第2のORゲート80の出力も図8(H)に示すように高レベルに転換する。第2のORゲート80の出力が図8(H)のt3時点で高レベルに転換すると、第4のフィルタ回路62の出力も図8(K)に示すように高レベルに転換し、補正パルス形成用フリップフロップ回路63がリセットされ、この出力が図8(L)に示すようにt3時点で低レベルに転換する。これにより、排他的ORゲート64の出力も図8(M)に示すようにt3時点で低レベルに転換する。補正パルス形成用遅延回路65の出力は、図8(N)に示すようにt3時点から時間T2だけ遅延したt4時点で低レベルに転換する。この結果、第2の補正パルス形成用ANDゲート67の出力が図8(P)に示すようにt4時点で低レベルに転換し、更に第2のORゲート80の出力も図8(H)に示すようにt4時点で低レベルに転換する。これにより、図8(G)に示すセットパルスと、図8(H)に示す補正リセットパルスが得られ、これがレベルシフト回路8と第1及び第2のフィルタ回路9,10を介してフリップフロップ回路11に入力することによって図8(I)に示す出力が得られる。図8のt5〜t8期間、及びt9〜t12期間においてもt1〜t4期間と同様な動作が生じる。これにより、図8(F)に示すようにリセットパルスの欠落が生じても、フリップフロップ回路11のセット状態とリセット状態とが交互に得られる。即ち、第1のスイッチング素子Q1の動作がオン状態に固定されることを防止できる。
図8(E)に示すようにt1時点でセットパルスが発生すると、このセットパルスは第1のORゲート79とレベルシフト回路8と第1のフィルタ回路9とを介してフリップフロップ回路11のセット端子Sに入力すると同時に、第1のORゲート79と第3のフィルタ回路61とを介して補正パルス形成用フリップフロップ回路63のセット端子Sに図8(J)に示すセットパルスが入力する。これにより、補正パルス形成用フリップフロップ回路63の出力は図8(L)に示すようにt1時点で高レベルに転換する。その後、t2時点で排他的ORゲート64の2つの入力が互いに異なるレベルになると、排他的ORゲート64の出力が図8(M)に示すように高レベルに転換する。排他的ORゲート64の出力は補正パルス形成用遅延回路65に入力し、この補正パルス形成用遅延回路65の出力が図8(N)に示すようにt2時点から時間T2だけ遅延したt3時点で高レベルに転換する。補正パルス形成用遅延回路65の出力がt3時点で高レベルに転換すると、第2の補正パルス形成用ANDゲート67の出力も図8(P)に示すように高レベルに転換し、更に第2のORゲート80の出力も図8(H)に示すように高レベルに転換する。第2のORゲート80の出力が図8(H)のt3時点で高レベルに転換すると、第4のフィルタ回路62の出力も図8(K)に示すように高レベルに転換し、補正パルス形成用フリップフロップ回路63がリセットされ、この出力が図8(L)に示すようにt3時点で低レベルに転換する。これにより、排他的ORゲート64の出力も図8(M)に示すようにt3時点で低レベルに転換する。補正パルス形成用遅延回路65の出力は、図8(N)に示すようにt3時点から時間T2だけ遅延したt4時点で低レベルに転換する。この結果、第2の補正パルス形成用ANDゲート67の出力が図8(P)に示すようにt4時点で低レベルに転換し、更に第2のORゲート80の出力も図8(H)に示すようにt4時点で低レベルに転換する。これにより、図8(G)に示すセットパルスと、図8(H)に示す補正リセットパルスが得られ、これがレベルシフト回路8と第1及び第2のフィルタ回路9,10を介してフリップフロップ回路11に入力することによって図8(I)に示す出力が得られる。図8のt5〜t8期間、及びt9〜t12期間においてもt1〜t4期間と同様な動作が生じる。これにより、図8(F)に示すようにリセットパルスの欠落が生じても、フリップフロップ回路11のセット状態とリセット状態とが交互に得られる。即ち、第1のスイッチング素子Q1の動作がオン状態に固定されることを防止できる。
図9は図6の第1のスイッチ制御信号入力端子4の信号のオフ期間Toffが遅延回路16の遅延時間T1よりも短い時の図6のA〜P点の電圧状態を図7と同様に示す。図6のパルス発生回路7は図1で同一参照符号で示すものと同一であるので、図9(A)〜(F)の波形は図3(A)〜(F)の波形と同一である。
図9(F)に示すようにt1時点でリセットパルスが発生すると、このリセットパルスは第2のORゲート80とレベルシフト回路8と第2のフィルタ回路10とを介してフリップフロップ回路11のリセット端子Rに入力すると同時に、第2のORゲート80と第4のフィルタ回路62を介して補正パルス形成用フリップフロップ回路63のリセット端子Rに入力する。補正パルス形成用フリップフロップ回路63は、図9(K)のリセットパルスに応答してリセット状態になり、この出力は図9(L)に示すようにt1時点で低レベルに転換する。その後、t2時点で排他的ORゲート64の2つの入力が互いに異なるレベルになると、排他的ORゲート64の出力が図9(M)に示すように高レベルに転換する。排他的ORゲート64の出力は補正パルス形成用遅延回路65に入力し、この補正パルス形成用遅延回路65の出力が図9(N)に示すようにt2時点から時間T2だけ遅延したt3時点で高レベルに転換する。補正パルス形成用遅延回路65の出力がt3時点で高レベルに転換すると、第1の補正パルス形成用ANDゲート66の出力も図9(O)に示すように高レベルに転換し、更に、第1のORゲート79の出力も図9(G)に示すように高レベルに転換する。第1のORゲート79の出力が図9(G)のt3時点で高レベルに転換すると、第3のフィルタ回路61の出力も図9(J)に示すように高レベルに転換し、補正パルス形成用フリップフロップ回路63がセットされ、この出力が図9(L)に示すようにt3時点で高レベルに転換する。これにより、排他的ORゲート64の出力も図9(M)に示すようにt3時点で低レベルに転換する。補正パルス形成用遅延回路65の出力は、図9(N)に示すようにt3時点から時間T2だけ遅延したt4時点で低レベルに転換する。この結果、第1の補正パルス形成用ANDゲート66の出力が図9(O)に示すようにt4時点で低レベルに転換し、更に第1のORゲート79の出力も図9(G)に示すようにt4時点で低レベルに転換する。これにより、図9(G)に示す補正セットパルスと、図9(H)に示すリセットパルスが得られ、これがレベルシフト回路8と第1及び第2のフィルタ回路9,10を介してフリップフロップ回路11に入力することによって図9(I)に示す出力が得られる。図9のt5〜t8期間、及びt9〜t12期間においてもt1〜t4期間と同様な動作が生じる。これにより、図9(E)に示すようにセットパルスの欠落が生じても、フリップフロップ回路11のセット状態とリセット状態とが交互に得られる。即ち、第1のスイッチング素子Q1の動作がオフ状態に固定されることを防止できる。
図9(F)に示すようにt1時点でリセットパルスが発生すると、このリセットパルスは第2のORゲート80とレベルシフト回路8と第2のフィルタ回路10とを介してフリップフロップ回路11のリセット端子Rに入力すると同時に、第2のORゲート80と第4のフィルタ回路62を介して補正パルス形成用フリップフロップ回路63のリセット端子Rに入力する。補正パルス形成用フリップフロップ回路63は、図9(K)のリセットパルスに応答してリセット状態になり、この出力は図9(L)に示すようにt1時点で低レベルに転換する。その後、t2時点で排他的ORゲート64の2つの入力が互いに異なるレベルになると、排他的ORゲート64の出力が図9(M)に示すように高レベルに転換する。排他的ORゲート64の出力は補正パルス形成用遅延回路65に入力し、この補正パルス形成用遅延回路65の出力が図9(N)に示すようにt2時点から時間T2だけ遅延したt3時点で高レベルに転換する。補正パルス形成用遅延回路65の出力がt3時点で高レベルに転換すると、第1の補正パルス形成用ANDゲート66の出力も図9(O)に示すように高レベルに転換し、更に、第1のORゲート79の出力も図9(G)に示すように高レベルに転換する。第1のORゲート79の出力が図9(G)のt3時点で高レベルに転換すると、第3のフィルタ回路61の出力も図9(J)に示すように高レベルに転換し、補正パルス形成用フリップフロップ回路63がセットされ、この出力が図9(L)に示すようにt3時点で高レベルに転換する。これにより、排他的ORゲート64の出力も図9(M)に示すようにt3時点で低レベルに転換する。補正パルス形成用遅延回路65の出力は、図9(N)に示すようにt3時点から時間T2だけ遅延したt4時点で低レベルに転換する。この結果、第1の補正パルス形成用ANDゲート66の出力が図9(O)に示すようにt4時点で低レベルに転換し、更に第1のORゲート79の出力も図9(G)に示すようにt4時点で低レベルに転換する。これにより、図9(G)に示す補正セットパルスと、図9(H)に示すリセットパルスが得られ、これがレベルシフト回路8と第1及び第2のフィルタ回路9,10を介してフリップフロップ回路11に入力することによって図9(I)に示す出力が得られる。図9のt5〜t8期間、及びt9〜t12期間においてもt1〜t4期間と同様な動作が生じる。これにより、図9(E)に示すようにセットパルスの欠落が生じても、フリップフロップ回路11のセット状態とリセット状態とが交互に得られる。即ち、第1のスイッチング素子Q1の動作がオフ状態に固定されることを防止できる。
上述から明らかなように本実施例は次の効果を有する。
(1) 図8(A)に示すように第1のスイッチ制御信号のオン期間Tonが所定時間よりも短くなるとこによって図8(F)に示すようにリセットパルスの欠落が生じても、図8(H)に示す補正リセットパルスが発生するので、RS型のフリップフロップ回路11のセット状態及びリセット状態が交互に得られ、第1のスイッチング素子Q1のオン・オフ駆動を継続することができる。
(2) 図9(A)に示すように第1のスイッチ制御信号のオフ期間Toffが所定時間よりも短くなることによって図9(E)に示すようにセットパルスの欠落が生じても、図9(G)に示す補正セットパルスが発生するので、RS型のフリップフロップ回路11のセット状態及びリセット状態が交互に得られ、第1のスイッチング素子Q1のオン・オフ駆動を継続することができる。
従って、図7、図8及び図9の(A)に示すスイッチ制御信号におけるデューティ比Ton/Tsを比較的小さくすることができる。また、デューティ比Ton/Tsを大きくすることもできる。即ち、デューティ比の制御範囲が広くなり、負荷3に供給する電力の制御範囲を広くすることができる。
(3) 第3及び第4のフィルタ回路61,62の第3及び第4の時定数τ3及びτ4は、第1及び第2のフィルタ回路9,10の第1及び第2の時定数τ1及びτ2よりも大きい。従って、第3及び第4のフィルタ回路61、62は第1及び第2のフィルタ回路9、10よりもパルスを通過させ難い。即ち、第1及び第2のフィルタ回路9、10を通過することができるパルスが第3及び第4のフィルタ回路61、62を通過することができない。これは、フリップフロップ回路11のセットパルス又はリセットパルスの欠落を第3及び第4のフィルタ回路61、62に基いて予測できることを意味する。もし、第1又は第2のフィルタ回路9又は10においてセットパルス又はリセットパルスの欠落が生じるようなフィルタ特性のバラツキがあったとしても、第3又は第4のフィルタ回路61又は62においてもセットパルス又はリセットパルスの欠落が生じ、図8又は図9と同様な動作で補正セットパルス又は補正リセットパルスが作成される。これにより、フリップフロップ回路11のセットとリセットとの繰り返しを維持することができる。なお、第1及び第2のフィルタ回路9、10の時定数を小さく設定すれば、第1のスイッチング素子Q1のデューティ比の可変範囲が広がる。
(4) 補正パルス発生回路105は、第1及び第2のフィルタ回路9、10とほぼ同一の回路構成の第3及び第4のフィルタ回路61、62、補正パルス形成用フリップフロップ回路63、補正パルス形成用排他的ORゲート64、補正パルス形成用遅延回路65、第1及び第2の補正パルス形成用ANDゲート66,67等で形成されているので、正確且つ容易に補正セットパルス及び補正リセットパルスを形成することができる。
(1) 図8(A)に示すように第1のスイッチ制御信号のオン期間Tonが所定時間よりも短くなるとこによって図8(F)に示すようにリセットパルスの欠落が生じても、図8(H)に示す補正リセットパルスが発生するので、RS型のフリップフロップ回路11のセット状態及びリセット状態が交互に得られ、第1のスイッチング素子Q1のオン・オフ駆動を継続することができる。
(2) 図9(A)に示すように第1のスイッチ制御信号のオフ期間Toffが所定時間よりも短くなることによって図9(E)に示すようにセットパルスの欠落が生じても、図9(G)に示す補正セットパルスが発生するので、RS型のフリップフロップ回路11のセット状態及びリセット状態が交互に得られ、第1のスイッチング素子Q1のオン・オフ駆動を継続することができる。
従って、図7、図8及び図9の(A)に示すスイッチ制御信号におけるデューティ比Ton/Tsを比較的小さくすることができる。また、デューティ比Ton/Tsを大きくすることもできる。即ち、デューティ比の制御範囲が広くなり、負荷3に供給する電力の制御範囲を広くすることができる。
(3) 第3及び第4のフィルタ回路61,62の第3及び第4の時定数τ3及びτ4は、第1及び第2のフィルタ回路9,10の第1及び第2の時定数τ1及びτ2よりも大きい。従って、第3及び第4のフィルタ回路61、62は第1及び第2のフィルタ回路9、10よりもパルスを通過させ難い。即ち、第1及び第2のフィルタ回路9、10を通過することができるパルスが第3及び第4のフィルタ回路61、62を通過することができない。これは、フリップフロップ回路11のセットパルス又はリセットパルスの欠落を第3及び第4のフィルタ回路61、62に基いて予測できることを意味する。もし、第1又は第2のフィルタ回路9又は10においてセットパルス又はリセットパルスの欠落が生じるようなフィルタ特性のバラツキがあったとしても、第3又は第4のフィルタ回路61又は62においてもセットパルス又はリセットパルスの欠落が生じ、図8又は図9と同様な動作で補正セットパルス又は補正リセットパルスが作成される。これにより、フリップフロップ回路11のセットとリセットとの繰り返しを維持することができる。なお、第1及び第2のフィルタ回路9、10の時定数を小さく設定すれば、第1のスイッチング素子Q1のデューティ比の可変範囲が広がる。
(4) 補正パルス発生回路105は、第1及び第2のフィルタ回路9、10とほぼ同一の回路構成の第3及び第4のフィルタ回路61、62、補正パルス形成用フリップフロップ回路63、補正パルス形成用排他的ORゲート64、補正パルス形成用遅延回路65、第1及び第2の補正パルス形成用ANDゲート66,67等で形成されているので、正確且つ容易に補正セットパルス及び補正リセットパルスを形成することができる。
本発明は上述の実施例に限定されるものではなく、例えば次の変形が可能なものである。
(1) パルス発生回路7の遅延回路16中の第4のNOT回路21及び補正パルス発生回路105の補正パルス形成用遅延回路65中のNOT回路78を図10に示す波形整形機能を有する周知のシュミット・トリガ回路90とNOT回路91とから成る回路に置き換えることができる。この場合、シュミット・トリガ回路の入力端子はコンデンサC1又はC6に接続する。NOT回路91は図10に示すようにシュミット・トリガ回路90の出力段に接続するか、又は入力段に接続する。シュミット・トリガ回路90はコンデンサC1、C6の電圧が所定レベル以上になった時に方形波を発生する機能を有する。
(2) 図10のシュミット・トリガ回路90の代わりに、図11に示す比較器92を設けることができる。この場合、比較器92の一方の入力端子はコンデンサC1又はC6に接続され、他方の入力端子は基準電圧源93に接続される。また、図10のシュミット・トリガ回路90の代わりに図10に示す所定のしきい値を有する増幅器94又は図13に示す所定のしきい値を有するORゲート95等の論理回路を接続することができる。なお、ORゲート95の2つの入力端子を短絡することが望ましい。
(3) 第1〜第4のフィルタ回路9、10、61、62の波形整形回路35,38,72,76を図11の比較器92と基準電圧源93とから成る回路に置き換えること、又は図12の所定のしきい値を有する増幅器94に置き換えること、又は図19の所定のしきい値を有するORゲート95に置き換えることができる。
(4) 排他的NORゲート22を排他的ORゲートとNOT回路との組み合せ回路に置き換えることができる。
(5) RS型のフリップフロップ回路11及び補正パルス形成用フリップフロップ回路63を、これと同様な機能を有する別の論理回路に置き換えることができる。
(6) 排他的NORゲート22の他方の入力端子を第1のNOT回路17に接続する代わりに、入力フィルタ6又は第1のスイッチ制御信号入力端子4に直接に接続することができる。
(7) 遅延回路16の第2及び第3のNOT回路19、20を1つのバッファ増幅器に置き換えることができる。
(8) 第3及び第4のフィルタ回路61、62に含まれているNOT回路69、70、73、74を省くこともできる。
(9) 第2のANDゲート25と第5のNOT回路23との組み合せをこれ等と同等の機能を有する1つの論理回路に置き換えることができる。
(10) 第2の補正パルス形成用ANDゲート67とNOT回路68との組み合せを、これ等と同等な機能を有する1つの論理回路に置き換えることができる。
(11) 第1及び第2のフィルタ回路9,10の両方又はいずれか一方を省くことができる。
(12) 第3及び第4のフィルタ回路61、62の両方又はいずれか一方を省くことができる。
(13) セットパルスの欠落が生じない場合には、第1の補正パルス形成用ANDゲート66、及び第1のORゲート79を省くことができる。また、リセットパルスの欠落が生じない場合には第2の補正パルス形成用ANDゲート67及び第2のORゲート80を省くことができる。
(14) ハーフブリッジ型インバータの第1のスイッチング素子Q1以外のスイッチング回路のスイッチング素子の駆動にも本発明を適用することができる。なお、本発明に従うスイッチング素子駆動回路はハーフブリッジ型インバータや単相及び3相ブリッジ型インバータで交互にオン・オフ動作する対のスイッチング素子の内の上側(ハイサイド)のスイッチング素子の駆動に好適な回路である。
(15) 第1及び第2のスイッチング素子Q1、Q2及び第1及び第2のレベルシフト用スイッチ26、27をFET以外のIGBT等の別の半導体スイッチに置き換えることができる。
(1) パルス発生回路7の遅延回路16中の第4のNOT回路21及び補正パルス発生回路105の補正パルス形成用遅延回路65中のNOT回路78を図10に示す波形整形機能を有する周知のシュミット・トリガ回路90とNOT回路91とから成る回路に置き換えることができる。この場合、シュミット・トリガ回路の入力端子はコンデンサC1又はC6に接続する。NOT回路91は図10に示すようにシュミット・トリガ回路90の出力段に接続するか、又は入力段に接続する。シュミット・トリガ回路90はコンデンサC1、C6の電圧が所定レベル以上になった時に方形波を発生する機能を有する。
(2) 図10のシュミット・トリガ回路90の代わりに、図11に示す比較器92を設けることができる。この場合、比較器92の一方の入力端子はコンデンサC1又はC6に接続され、他方の入力端子は基準電圧源93に接続される。また、図10のシュミット・トリガ回路90の代わりに図10に示す所定のしきい値を有する増幅器94又は図13に示す所定のしきい値を有するORゲート95等の論理回路を接続することができる。なお、ORゲート95の2つの入力端子を短絡することが望ましい。
(3) 第1〜第4のフィルタ回路9、10、61、62の波形整形回路35,38,72,76を図11の比較器92と基準電圧源93とから成る回路に置き換えること、又は図12の所定のしきい値を有する増幅器94に置き換えること、又は図19の所定のしきい値を有するORゲート95に置き換えることができる。
(4) 排他的NORゲート22を排他的ORゲートとNOT回路との組み合せ回路に置き換えることができる。
(5) RS型のフリップフロップ回路11及び補正パルス形成用フリップフロップ回路63を、これと同様な機能を有する別の論理回路に置き換えることができる。
(6) 排他的NORゲート22の他方の入力端子を第1のNOT回路17に接続する代わりに、入力フィルタ6又は第1のスイッチ制御信号入力端子4に直接に接続することができる。
(7) 遅延回路16の第2及び第3のNOT回路19、20を1つのバッファ増幅器に置き換えることができる。
(8) 第3及び第4のフィルタ回路61、62に含まれているNOT回路69、70、73、74を省くこともできる。
(9) 第2のANDゲート25と第5のNOT回路23との組み合せをこれ等と同等の機能を有する1つの論理回路に置き換えることができる。
(10) 第2の補正パルス形成用ANDゲート67とNOT回路68との組み合せを、これ等と同等な機能を有する1つの論理回路に置き換えることができる。
(11) 第1及び第2のフィルタ回路9,10の両方又はいずれか一方を省くことができる。
(12) 第3及び第4のフィルタ回路61、62の両方又はいずれか一方を省くことができる。
(13) セットパルスの欠落が生じない場合には、第1の補正パルス形成用ANDゲート66、及び第1のORゲート79を省くことができる。また、リセットパルスの欠落が生じない場合には第2の補正パルス形成用ANDゲート67及び第2のORゲート80を省くことができる。
(14) ハーフブリッジ型インバータの第1のスイッチング素子Q1以外のスイッチング回路のスイッチング素子の駆動にも本発明を適用することができる。なお、本発明に従うスイッチング素子駆動回路はハーフブリッジ型インバータや単相及び3相ブリッジ型インバータで交互にオン・オフ動作する対のスイッチング素子の内の上側(ハイサイド)のスイッチング素子の駆動に好適な回路である。
(15) 第1及び第2のスイッチング素子Q1、Q2及び第1及び第2のレベルシフト用スイッチ26、27をFET以外のIGBT等の別の半導体スイッチに置き換えることができる。
4 第1のスイッチ制御信号入力端子
7 パルス発生回路
8 レベルシフト回路
11 フリップフロップ回路
16 遅延回路
18 パルス発生論理回路
63 補正パルス形成用フリップフロップ回路
105 補正パルス発生回路
106 補正パルス付加回路
7 パルス発生回路
8 レベルシフト回路
11 フリップフロップ回路
16 遅延回路
18 パルス発生論理回路
63 補正パルス形成用フリップフロップ回路
105 補正パルス発生回路
106 補正パルス付加回路
Claims (7)
- スイッチング素子をオン状態にする時に第1の電圧値になり、前記スイッチング素子をオフ状態にする時に第2の電圧値となるスイッチ制御信号が入力されるスイッチ制御信号入力端子と、
前記スイッチ制御信号入力端子に接続され且つ前記スイッチ制御信号の前記第2の電圧値から前記第1の電圧値への転換に同期して第1のパルスを発生する機能と前記第1の電圧値から前記第2の電圧値への転換に同期して第2のパルスを発生する機能とを有し且つ前記第1のパルスを出力する第1の出力導体と前記第2のパルスを出力する第2の出力導体とを有しているパルス発生回路と、
前記スイッチ制御信号入力端子と前記パルス発生回路とに接続され且つ前記パルス発生回路から前記第1のパルスが得られなかった時に前記第1のパルスと同様な機能を有する第1の補正パルスを発生する第1の機能と前記パルス発生回路から前記第2のパルスが得られなかった時に前記第2のパルスと同様な機能を有する第2の補正パルスを発生する第2の機能との内の少なくとも1つを有している補正パルス発生回路と、
前記パルス発生回路と前記補正パルス発生回路とに接続され且つ前記パルス発生回路の出力に前記補正パルス発生回路の出力を付加する機能を有している補正パルス付加回路と、
前記補正パルス付加回路を介して前記パルス発生回路及び前記補正パルス発生回路に接続され且つ前記第1のパルス又は前記第1の補正パルスをレベルシフトした第1のレベルシフト信号を出力する第1のレベルシフト信号出力導体と前記第2のパルス又は前記第2の補正パルスをレベルシフトした第2のレベルシフト信号を出力する第2のレベルシフト信号出力導体とを有しているレベルシフト回路と、
前記レベルシフト回路の前記第1及び第2のレベルシフト信号出力導体に接続された第1及び第2の入力端子と前記スイッチング素子の制御端子にオン・オフ制御信号を供給するための出力端子とを有し、且つ前記第1のパルス又は第1の補正パルスを前記レベルシフト回路でレベルシフトしたものに応答して前記スイッチング素子のオンを示す出力を送出し、前記第2のパルス又は前記第2の補正パルスを前記レベルシフト回路でレベルシフトしたものに応答して前記スイッチング素子のオフを示す出力を送出するフリップフロップ回路と
を備えたスイッチング素子駆動回路。 - 前記パルス発生回路は、
前記スイッチ制御信号入力端子に接続され且つ前記スイッチ制御信号に所定の遅延を与える機能を有している遅延回路と、
前記スイッチ制御信号入力端子と前記遅延回路とに接続され、且つ前記スイッチ制御信号の前記第1の電圧値の持続時間幅が所定値よりも長く且つ前記第2の電圧値の持続時間幅が所定値よりも長い時に、前記スイッチ制御信号の前記第2の電圧値から前記第1の電圧値への転換に同期して第1のパルスを発生し、前記第1の電圧値から前記第2の電圧値への転換に同期して第2のパルスを発生するパルス発生論理回路と
から成ることを特徴とする請求項1記載のスイッチング素子駆動回路。 - 前記遅延回路は、前記スイッチ制御信号に対して第1の時間の遅延を与え且つ前記スイッチ制御信号を位相反転する回路であることを特徴とする請求項2記載のスイッチング素子駆動回路。
- 前記パルス発生論理回路は、
前記遅延回路に接続された一方の入力端子と前記スイッチ制御信号入力端子に接続された他方の入力端子とを有する排他的NORゲートと、
前記スイッチ制御信号入力端子に接続されたNOT回路と、
前記スイッチ制御信号入力端子に接続された一方の入力端子と前記排他的NORゲートに接続された他方の入力端子と前記第1のパルスを出力する出力端子とを有する第1のANDゲートと、
前記NOT回路に接続された一方の入力端子と前記排他的NORゲートに接続された他方の入力端子と前記第2のパルスを出力する出力端子とを有する第2のANDゲートと
を備えていることを特徴とする請求項2又は3記載のスイッチング素子駆動回路。 - 更に、前記第1のレベルシフト信号出力導体と前記フリップフロップ回路の前記第1の入力端子との間に接続され且つ第1の時定数を有している第1のフィルタ回路と、
前記第2のレベルシフト信号出力導体と前記フリップフロップ回路の前記第2の入力端子との間に接続され且つ第2の時定数を有している第2のフィルタ回路とを備え、
前記第2の時定数は前記第1の時定数と実質的に同一であることを特徴とする請求項1乃至4のいずれか1つに記載のスイッチング素子の駆動回路。 - 前記補正パルス付加回路は、前記第1のパルス又は前記第1の補正パルスを出力するための第1の出力導体と前記第2のパルス又は前記第2の補正パルスを出力するための第2の出力導体とを有し、
前記補正パルス発生回路は、前記補正パルス付加回路の前記第1の出力導体に接続された一方の入力端子と前記補正パルス付加回路の前記第2の出力導体に接続された他方の入力端子と前記第1のパルス又は前記第1の補正パルスに応答してセット状態を示す信号を出力し、前記第2のパルス又は前記第2の補正パルスに応答してリセット状態を示す信号を出力する出力端子とを有している補正パルス形成用フリップフリップ回路と、
前記補正パルス形成用フリップフリップ回路の前記出力端子に接続された一方の入力端子と前記スイッチ制御信号入力端子に接続された他方の入力端子とを有する排他的ORゲートと、
前記排他的ORゲートに接続され且つ所定の遅延時間を有している補正パルス形成用遅延回路と、
前記スイッチ制御信号入力端子に接続された一方の入力端子と前記補正パルス形成用遅延回路に接続された他方の入力端子と前記第1の補正パルスを出力する出力端子とを有する第1の補正パルス形成用ANDゲートと、
前記スイッチ制御信号入力端子に補正パルス形成用NOT回路を介して接続された一方の入力端子と前記補正パルス形成用遅延回路に接続された他方の入力端子と前記第2の補正パルスを出力する出力端子とを有する第2の補正パルス形成用ANDゲートと
を備えていることを特徴とする請求項2記載のスイッチング素子の駆動回路。 - 前記補正パルス発生回路は、更に、前記補正パルス付加回路の前記第1の出力導体と前記補正パルス形成用フリップフリップ回路の一方の入力端子との間に接続され且つ前記第1及び第2の時定数よりも大きい第3の時定数を有している第3のフィルタ回路と、
前記補正パルス付加回路の前記第2の出力導体と前記補正パルス形成用フリップフリップ回路の他方の入力端子との間に接続され且つ前記第1及び第2の時定数よりも大きい第4の時定数を有している第4のフィルタ回路と
を備えていることを特徴とする請求項6記載のスイッチング素子の駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161391A JP2007330082A (ja) | 2006-06-09 | 2006-06-09 | スイッチング素子駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006161391A JP2007330082A (ja) | 2006-06-09 | 2006-06-09 | スイッチング素子駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007330082A true JP2007330082A (ja) | 2007-12-20 |
Family
ID=38930156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006161391A Pending JP2007330082A (ja) | 2006-06-09 | 2006-06-09 | スイッチング素子駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007330082A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013038512A1 (ja) * | 2011-09-14 | 2015-03-23 | 三菱電機株式会社 | 多重チョッパ装置 |
-
2006
- 2006-06-09 JP JP2006161391A patent/JP2007330082A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2013038512A1 (ja) * | 2011-09-14 | 2015-03-23 | 三菱電機株式会社 | 多重チョッパ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7151394B2 (en) | Phase shifting and PWM driving circuits and methods | |
JP2007243922A (ja) | 発振回路 | |
US20180019747A1 (en) | Signal transmission circuit and driving device for switching element | |
US9397582B2 (en) | Power converter, and inverter device including the power converter | |
JP3833199B2 (ja) | 相補信号発生回路 | |
US20150194908A1 (en) | Inverter device | |
JP2007329822A (ja) | 駆動回路 | |
JP2006121840A (ja) | 駆動装置 | |
JP2002233167A (ja) | ハーフブリッジ形インバータ回路 | |
JP3870916B2 (ja) | 鋸波発生回路 | |
JP5180620B2 (ja) | Dc−dcコンバータ制御回路 | |
JP4386743B2 (ja) | 共振回路 | |
JP5003588B2 (ja) | 半導体回路 | |
JP6628091B2 (ja) | 電力変換装置 | |
JP5251391B2 (ja) | Dc/acコンバータ | |
JP2007330082A (ja) | スイッチング素子駆動回路 | |
WO2012101683A1 (ja) | 鋸波生成回路 | |
JP2005051821A (ja) | レベルシフト回路 | |
JP5455670B2 (ja) | 3レベル電力変換装置 | |
CN111162666B (zh) | 驱动电路及开关信号产生方法 | |
JP2008306791A (ja) | 半導体装置 | |
JP2004274866A (ja) | ハーフブリッジ形インバータ回路 | |
JP2016086566A (ja) | スイッチング電源装置 | |
JP6436458B2 (ja) | 充電制御装置および充電装置 | |
US9331674B2 (en) | Multi-phase signal generator and multi-phase signal generating method thereof |