JPH04223614A - パルス幅変調器 - Google Patents
パルス幅変調器Info
- Publication number
- JPH04223614A JPH04223614A JP3057010A JP5701091A JPH04223614A JP H04223614 A JPH04223614 A JP H04223614A JP 3057010 A JP3057010 A JP 3057010A JP 5701091 A JP5701091 A JP 5701091A JP H04223614 A JPH04223614 A JP H04223614A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltage level
- sawtooth
- resistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 14
- 230000001934 delay Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Pulse Circuits (AREA)
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
め要約のデータは記録されません。
Description
る制御信号の発生装置および発生法に関する。
野において用いられている。パルス幅が変調された信号
は、例えば、鋸歯状波信号とフィードバック信号とを比
較することによって発生することができる。その結果え
られるパルス幅変調信号のデューティ・サイクルは、例
えば、鋸歯状波信号の電圧がフィードバック信号の電圧
より大きい時間的割り合いに基づいて、変動することが
できる。
PWM)制御回路装置は3つの制御信号を必要とする。 例えば、このような装置の制御信号は、鋸歯状波信号と
、同期パルスと、方形波とを有する。先行技術について
下記で詳細に示されているように、制御信号を発生する
回路に固有の伝搬遅延のため、制御信号は同期からわず
かにずれていることがよくある。制御信号が同期からず
れているために、それを補償するように、パルス幅変調
制御回路装置の中で遅延を加えなければならない。 れけども、正しい遅延の量を正確に決定し、そしてそれ
を供給することは難しい。したがって、パルス幅変調制
御回路装置は、その動作領域の端部において、非線形に
なるまたは不安定になることがある。したがって、組み
込まれているパルス幅変調制御回路装置がその動作領域
の端部においても線形性を保持するように制御信号を発
生する、制御信号発生器を開発することが望まれている
。
幅変調器制御回路装置の図である。制御信号発生器1は
(図3に示されている)方形波信号130を線路13に
生じ、そして(図3に示されている)同期信号120を
線路12に生じ、および(図3に示されている)鋸歯状
波信号110を線路11に生ずる。
0と線路14のフィードバック信号(エラー信号)14
0とを比較し、リセット信号150を線路15に生ずる
。リセット信号150は、RSフリップ・フロップ3の
R入力に接続される。同期信号120は、RSフリップ
・フロップ3のS入力に接続される。論理ゲート4を用
いて、RSフリップ・フロップからの出力と線路13の
方形波とについて、論理ANDが実行される。
イッチ5がアースに接続されるのを制御する。誘導的負
荷保存装置6は、トランジスタ・スイッチ5から、50
%以下かまたは50%に等しいデューティ・サイクルを
有する、パルス幅が変調された信号を受け取る。誘導的
負荷保存装置6は、線路16に、出力電圧VO を生ず
る。フィードバック・ループ7は、VO の値に基づい
て、フィードバック信号140を線路14に生ずる。遅
延回路8と、遅延回路9と、遅延回路10とにより、パ
ルス幅変調器制御回路装置の部品回路内での伝搬遅延の
補償が行なわれる。
20と、鋸歯状波信号110とに対する理想的なタイミ
ング図である。これらのタイミング図では、パルス幅変
調器制御回路装置の部品回路内での伝搬遅延はないもの
として示されている。
実施例の図である。スイッチ23は線路21の電圧VH
と線路22の電圧VL とのいずれかを選定し、そし
てそれを比較器24の負入力に接続する。比較器24は
方形波信号130を線路13に生ずる。単安定回路30
は線路13の方形波信号130を入力として受け取り、
そして同期信号120を線路12に生ずる。ランプ発生
器31はスイッチ25と、電流源26と、電流源27と
、コンデンサ28とを有し、そしてこれらの部品が図に
示されているように接続される。方形波130を用いて
、スイッチ25の振動周波数が制御される。ランプ発生
器31の出力はバッファ29によって緩衝され、そして
鋸歯状波信号を線路11に生ずる。
実施例における伝搬遅延により、発生したパルス幅変調
信号のデューティ・サイクルがゼロに近づく時または最
大値(50%)に近づく時、パルス幅制御回路装置は線
形性を失うことになる。
幅変調に用いられる制御信号を発生する回路がえられる
。方形波信号発生器は、鋸歯状波信号の値に基づいて、
方形波信号を発生する。鋸歯状波信号は、最大電圧レベ
ルと最小電圧レベルとを有する。鋸歯状波信号の電圧が
、最小電圧レベルより少し高い第1電圧と比較される。 鋸歯状波信号の電圧が増大して第1電圧レベルに到達し
た時、方形波信号の立ち上がり端部が発生する。鋸歯状
波信号の電圧レベルはまた、最大電圧レベルよりわずか
に低い第2電圧と比較される。鋸歯状波信号の電圧が増
大して第2電圧に到達した時、方形波信号の降下端部が
発生する。
0%よりわずかに小さいデューティ・サイクルを有する
。本発明に従って設計された回路が組み込まれたパルス
幅変調制御回路装置の動作領域は、このことにより、わ
ずかに小さくなる。けれども、本発明によるパルス幅変
調制御回路装置は、その動作領域の全体にわたって、線
形性を保持して動作することができる。この点は、先行
技術ではえられなかった重要な利点である。
サイクルがゼロまたは最大値(50%)に近づいた領域
においても、線形性能が保持される制御信号発生器1の
設計が図4に示されている。スイッチ57は、線路21
の電圧VH または線路22の電圧VL を選定し、そ
してそのいずれかを比較器43の負入力に接続する。比
較器43は信号を線路60に発生する。単安定回路47
は線路60の信号を入力として受け取り、そして同期信
号121を線路12に生ずる。ランプ発生器58は、ス
イッチ55と、電流源44と電流源45と、コンデンサ
48とを有し、これらの部品が図に示されているように
接続される。線路60の信号を用いて、スイッチ55の
振動周波数が制御される。ランプ発生器58の出力はバ
ッファ46によって緩衝され、そして鋸歯状波信号11
1を線路11に生ずる。
59に対する入力として用いられる。方形波発生器59
は、方形波131を線路13に生ずる。方形波発生器5
9は、比較器49と、比較器50と、単安定回路51と
、単安定回路52と、論理ORゲート53と、トグル・
フリップ・フロップ54とを有し、これらが図に示され
ているように接続される。比較器49は、鋸歯状波信号
111と線路41の信号VH −ΔVとを比較する。同
様に、比較器50は、鋸歯状波信号111と線路42の
信号VL +ΔVとを比較する。
0%よりわずかに小さくなるように、ΔVが選定される
。例えば、VL が、1.0ボルトに等しくかつVH
が2.5ボルトである時、この場合にはΔVは0.1ボ
ルトに等しいように設定することができる。図7は、電
圧信号VL ,VL +ΔV,VH ,およびVH −
ΔVをどのようにして発生するかを示した1つの実施例
の図である。電圧源71は、電圧信号VH を線路21
に生ずる。 電圧源72は、電圧信号VL を線路22に生ずる。電
圧分割器は、抵抗器73と、抵抗器74と、抵抗器75
とを有する。この電圧分割器により、信号VH −ΔV
が線路41に生じ、そして信号VL +ΔVが線路42
に生ずる。
図である。方形波発生器は、方形波132を線路13に
生ずる。方形波発生器59は、比較器61と、単安定回
路62と、トグル・フリップ・フロップ63と、スイッ
チ64とを有し、これらが図に示されているように接続
される。スイッチ64は線路41の電圧信号VH −Δ
Vまたは線路42の電圧信号VL +ΔVを選定し、そ
のいずれかを比較器61の負入力に接続する。鋸歯状波
信号111が比較器61の正入力に接続される。
のタイミング図である。図6は、線路13の方形波13
2と、線路65の信号165と、線路66の信号166
とが、線路11の鋸歯状波信号に対してどのように振動
するかを示した図である。
たけれども、本発明がこの実施例に限定されるものと理
解してはならない。前記説明を参照すれば、当業者にと
っては種々の変更実施例が可能であることはすぐにわか
るであろう。したがって、このような変更実施例のすべ
ては、本発明の範囲内に包含されるものと理解すべきで
ある。
。
中にある先行技術による制御信号発生器図。
中の信号のタイミング図。
図。
号発生器図。
イミング図。
の回路装置図。
フリップ・フロップ装置73,74,75 電圧分
割器
Claims (12)
- 【請求項1】 パルス幅変調に用いられ、かつ、方形
波信号および最大電圧レベルと最小電圧レベルとの間で
振動する鋸歯状波信号を有する、制御信号を発生し、お
よび前記鋸歯状波信号を発生するための鋸歯状波信号発
生装置と、前記鋸歯状波信号発生装置に接続され、かつ
、前記鋸歯状波信号を受け取り、かつ、前記鋸歯状波信
号の電圧レベルと前記最小電圧レベルよりわずかに高い
第1電圧および前記最大電圧レベルよりわずかに低い第
2電圧とを比較し、かつ、前記鋸歯状波信号の電圧が増
大して前記第1電圧に到達した時にのみ生ずる立ち上が
り端部と前記鋸歯状波信号の電圧が増大して前記第2電
圧に到達した時にのみ生ずる降下端部とを有する方形波
を発生する、方形波信号発生装置と、を有する回路。 - 【請求項2】 パルス幅変調に用いられ、かつ、方形
波信号および最大電圧レベルと最小電圧レベルとの間で
振動する鋸歯状波信号を有する、制御信号を発生し、お
よび前記鋸歯状波信号を発生するための鋸歯状波信号発
生装置と、前記鋸歯状波信号発生装置に接続され、かつ
、前記鋸歯状波信号を受け取り、かつ、前記鋸歯状波信
号の電圧レベルと前記最小電圧レベルよりわずかに高い
第1電圧および前記最大電圧レベルよりわずかに低い第
2電圧とを比較し、かつ、前記鋸歯状波信号の電圧が増
大して前記第1電圧に到達した時に生ずる立ち上がり端
部と前記鋸歯状波信号の電圧が増大して前記第2電圧に
到達した時に生ずる降下端部とを有する方形波を発生す
る、方形波信号発生装置とを有し、かつ、前記方形波信
号発生装置が前記第1電圧を発生するための第1電圧源
と、前記第2電圧を発生するための第2電圧源と、前記
第1電圧源と前記第2電圧源とに接続され、かつ、前記
方形波の電圧に基づいて前記第1電圧および前記第2電
圧のうちのいずれか1つをスイッチ出力に接続するよう
に選定するスイッチと、前記スイッチ出力と前記鋸歯状
波信号発生装置とに接続され、かつ、前記鋸歯状波信号
の電圧と前記スイッチ出力の電圧とを比較して比較器出
力を生ずる比較器と、前記比較器に接続され、かつ、前
記比較器出力の立ち上がり端部にパルスを発生する単安
定パルス発生器装置と、前記単安定パルス発生器装置に
接続され、かつ、前記単安定パルス発生器装置からパル
スを受け取ると前記方形波信号の電圧をトグリングする
フリップ・フロップ装置と、を有する、回路。 - 【請求項3】 請求項2において、前記第1電圧源お
よび前記第2電圧源が電圧分割器を有し、かつ、前記電
圧分割器の第1端部が前記最小電圧レベルにありおよび
前記電圧分割器の第2端部が前記最大電圧レベルにあり
、かつ、前記電圧分割器が直列接続された第1抵抗器と
第2抵抗器と第3抵抗器とを有しそして前記第1抵抗器
の第1端部が前記電圧分割器の第1端部でありかつ前記
第3抵抗器の第1端部が前記電圧分割器の第2端部であ
り、かつ、前記第1抵抗器の第2端部が前記第2電圧に
ありかつ前記第3抵抗器の第2端部が前記第1電圧にあ
るように前記第1抵抗器の抵抗値と前記第2抵抗器の抵
抗値と前記第3抵抗器の抵抗値とが選定された、回路。 - 【請求項4】 パルス幅変調に用いられ、かつ、方形
信号および最大電圧レベルと最小電圧レベルとを有する
鋸歯状波信号を有する、制御信号を発生し、および前記
鋸歯状波信号を発生する鋸歯状波信号発生装置と、前記
鋸歯状波信号発生装置に接続され、かつ、前記鋸歯状波
信号を受け取り、かつ、前記鋸歯状波信号の電圧レベル
と前記最小電圧レベルよりわずかに高い第1電圧および
前記最大電圧レベルよりわずかに低い第2電圧とを比較
し、かつ、前記鋸歯状波信号の電圧が増大して前記第1
電圧に到達した時に生ずる立ち上がり端部と前記鋸歯状
波信号の電圧が増大して前記第2電圧に到達した時に生
ずる降下端部とを有する方形波を発生する、方形波信号
発生装置とを有し、かつ、前記方形波信号発生装置が前
記第1電圧を発生するための第1電圧源と、前記第2電
圧を発生するための第2電圧源と、前記第1電圧源と前
記鋸歯状波信号発生装置とに接続され、かつ、前記鋸歯
状波信号の電圧と前記第1電圧とを比較して第1比較器
出力を生ずる第1比較器と、前記第2電圧源と前記鋸歯
状波信号発生器装置とに接続され、かつ、前記鋸歯状波
の電圧と前記第2電圧とを比較して第2比較器出力を生
ずる第2比較器と、前記第1比較器に接続され、かつ、
前記第1比較器出力の立ち上がり端部においてパルスを
発生するたための第1単安定パルス発生器装置と、前記
第2比較器に接続され、かつ、前記第2比較器出力の立
ち上がり端部においてパルスを発生するための第2単安
定パルス発生器装置と、前記第1単安定パルス発生器装
置と前記第2単安定パルス発生器装置とに接続され、か
つ、前記第1単安定パルス発生器装置からパルスを受け
取ると前記方形波信号の電圧をトグリングし、かつ、前
記第2単安定パルス発生器装置からパルス受け取ると前
記方形波信号の電圧をトグリングするフリップ・フロッ
プ装置と、を有する、回路。 - 【請求項5】 請求項4において、前記第1電圧源お
よび前記第2電圧源が電圧分割器を有し、前記電圧分割
器の第1端部が前記最大電圧レベルにありおよび前記電
圧分割器の第2端部が前記最小電圧レベルにあり、かつ
、前記電圧分割器が直列接続された第1抵抗器と第2抵
抗器と第3抵抗器とを有しそして前記第1抵抗器の第1
端部が前記電圧分割器の前記第1端部でありかつ前記第
3抵抗器の第1端部が前記電圧分割器の前記第2端部で
あり、かつ、前記第1抵抗器の第2端部が前記第2電圧
にありかつ前記第3抵抗器の第2端部が前記第1電圧に
あるように前記第1抵抗器の抵抗値と前記第2抵抗器の
抵抗値と前記第3抵抗器の抵抗値とが選定された、回路
。 - 【請求項6】 パルス幅変調に用いられ、かつ、方形
波信号および最大電圧レベルと最小電圧レベルとを有す
る鋸歯状波信号を有する、制御信号を発生する回路にお
いて、 (イ) 前記最大電圧レベルと前記最小電圧レベルと
の間で振動する前記鋸歯状波信号を発生する段階と、(
ロ) 前記鋸歯状波信号の電圧レベルと前記最小電圧
レベルよりわずかに高い第1電圧とを比較する段階と、
(ハ) 前記鋸歯状波信号の電圧が増大して前記第1
電圧に到達した時にのみ前記方形波の立ち上がり端部を
発生する段階と、 (ニ) 前記鋸歯状波信号の電圧レベルを前記最大電
圧レベルよりもわずかに低い第2電圧と比較する段階と
、(ホ) 前記鋸歯状波信号の電圧が増大して前記第
2電圧に到達した時にのみ前 記方形波の降下端部を発生する段階と、を有する方法。 - 【請求項7】 パルス幅変調に用いられ、かつ、方形
波信号および第1電圧レベルと第2電圧レベルを有する
鋸歯状波信号を有する、制御信号を発生し、かつ、前記
第1電圧レベルと前記第2電圧レベルとの間で振動する
前記鋸歯状波を発生する鋸歯状波信号器発生装置と、前
記鋸歯状波信号発生器装置に接続され、かつ、前記鋸歯
状波信号を受け取り、かつ、前記第1電圧レベルと前記
第2電圧レベルとの間の第3電圧レベルおよび前記第1
電圧レベルと前記第3電圧レベルとの間の第4電圧レベ
ルと前記鋸歯状波信号の電圧レベルとを比較し、かつ、
前記鋸歯状波信号の電圧が前記第2電圧レベルから前記
第1電圧レベルへ振動して前記第3電圧レベルに到達し
た時にのみ生ずる立ち上がり端部を有しかつ前記鋸歯状
波信号の電圧が前記第2電圧レベルから前記第1電圧レ
ベルへ振動して前記第4電圧レベルに到達した時にのみ
生ずる降下端部を有する、方形波を発生する方形波信号
発生装置と、を有する回路。 - 【請求項8】 請求項7において、前記方形波信号発
生器装置が前記第3電圧レベルを発生するための第3電
圧レベル源と、前記第4電圧レベルを発生するための第
4電圧レベル源と、前記第3電圧レベル源および前記第
4電圧レベル源に接続され、かつ、前記方形波の電圧に
基づいて前記第3電圧レベルと前記第4電圧レベルのう
ちの1つを選定してスイッチ出力に生ずるためのスイッ
チと、前記スイッチ出力および前記鋸歯状波信号発生器
装置に接続され、かつ、前記鋸歯状波信号の電圧と前記
スイッチ出力の電圧とを比較して比較器出力を生ずる比
較器と、前記比較器に接続され、かつ、前記比較器出力
の立ち上がり端部にパルスを生ずる単安定パルス発生器
装置と、前記単安定パルス発生器装置に接続され、かつ
、前記パルス発生器装置からパルスを受け取ると前記方
形波信号の電圧をトグリングするためのフリップ・フロ
ップ装置と、を有する回路。 - 【請求項9】 請求項8において、前記第3電圧源お
よび前記第4電圧源が電圧分割器を有し、前記電圧分割
器の第1端部が前記第1電圧レベルにありおよび前記電
圧分割器の第2端部が前記第2電圧レベルにあり、かつ
、前記電圧分割器が直列接続された第1抵抗器と第2抵
抗器と第3抵抗器とを有しそして前記第1抵抗器の第1
端部が前記電圧分割器の前記第1端部でありかつ前記第
3抵抗器の第1端部が前記電圧分割器の前記第2端部で
あり、かつ、前記第1抵抗器の第2端部が前記第4電圧
レベルにありかつ前記第3抵抗器の第2端部が前記第3
電圧レベルにあるように前記第1抵抗器の抵抗値と前記
第2抵抗器の抵抗値と前記第3抵抗器の抵抗値とが選定
された、回路。 - 【請求項10】 請求項7において、前記方形波発生
器装置が前記第3電圧レベルを発生するための第3電圧
レベル源と、前記第4電圧レベルを発生するための第4
電圧レベル源と、前記第3電圧レベル源および前記鋸歯
状波発生器装置に接続され、かつ、前記鋸歯状波信号の
電圧と前記第3電圧レベルとを比較して第1比較器出力
を生ずる第1比較器と、前記第4電圧レベル源および前
記鋸歯状波信号発生器装置に接続され、かつ、前記鋸歯
状波信号の電圧を前記第4電圧レベルと比較して第2比
較器出力を生ずる第2比較器と、前記第1比較器に接続
され、かつ、前記第1比較器出力の立ち上がり端部にパ
ルスを生ずる第1単安定パルス発生器装置と、前記第2
比較器に接続され、かつ、前記第2比較器出力の立ち上
がり端部にパルスを生ずる第2単安定パルス発生器装置
と、前記第1単安定パルス発生器装置および前記第2単
安定パルス発生器装置に接続され、かつ、前記第1単安
定パルス発生器装置からパルス受け取ると前記方形波信
号の電圧をトグリングしおよび前記第2単安定パルス発
生器装置からパルスを受け取ると前記方形波信号の電圧
をトグリングするためのフリップ・フロップ装置と、を
有する、回路。 - 【請求項11】 請求項10において、前記第3電圧
レベル源および前記第4電圧レベル源が電圧分割器を有
し、かつ、前記電圧分割器の第1端部が前記第1電圧レ
ベルにありおよび前記電圧分割器の第2端部が前記第2
電圧レベルにあり、かつ、前記電圧分割器が直列接続さ
れた第1抵抗器と第2抵抗器と第3抵抗器とを有しそし
て前記第1抵抗器の第1端部が前記電圧分割器の前記第
1端部でありおよび前記第3抵抗器の第1端部が前記電
圧分割器の前記第2端部であり、かつ、前記第1抵抗器
の第2端部が前記第4電圧レベルにありおよび前記第3
抵抗器の第2端部が前記第3電圧レベルにあるように前
記第1抵抗器の抵抗値と前記第2抵抗器の抵抗値と前記
第3抵抗器の抵抗値が選定された、回路。 - 【請求項12】 請求項7において、前記第1電圧レ
ベルが最大電圧レベルであり、前記第2電圧レベルが最
小電圧レベルであり、前記第3電圧レベルが前記最小電
圧レベルよりわずかに高く、前記第4電圧レベルが前記
最大電圧レベルよりわずかに低い、回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US498829 | 1990-03-23 | ||
US07/498,829 US5045800A (en) | 1990-03-23 | 1990-03-23 | Pulse width modulator control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04223614A true JPH04223614A (ja) | 1992-08-13 |
JP2711025B2 JP2711025B2 (ja) | 1998-02-10 |
Family
ID=23982678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3057010A Expired - Lifetime JP2711025B2 (ja) | 1990-03-23 | 1991-03-20 | パルス幅変調器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5045800A (ja) |
JP (1) | JP2711025B2 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1228028B (it) * | 1988-12-15 | 1991-05-27 | Sgs Thomson Microelectronics | Generatore di segnali di pilotaggio per transistori connessi in configurazione a semiponte |
US5220203A (en) * | 1990-11-21 | 1993-06-15 | Analogic Corporation | Variable pulse width precision pulse generator |
US5120986A (en) * | 1991-09-06 | 1992-06-09 | Allied-Signal Inc. | Sine wave synthesis controller circuit for use with a neutral-point clamped inverter |
US5248900A (en) * | 1991-12-24 | 1993-09-28 | Intel Corporation | Time-sliced modular pulse-width modulation circuit |
FR2686759B1 (fr) * | 1992-01-29 | 1994-04-22 | Sgs Thomson Microelectronics | Dispositif de regulation de puissance pour un haut-parleur de poste de telephone pendant une sonnerie . |
US5198785A (en) * | 1992-05-29 | 1993-03-30 | Analog Devices, Inc. | Dual edge pulse width modulation system |
US5295158A (en) * | 1992-05-29 | 1994-03-15 | Analog Devices, Inc. | Dynamically selectable multimode pluse width modulation system |
US5208559A (en) * | 1992-05-29 | 1993-05-04 | Analog Devices, Inc. | Pulse shaping system for a pulse width modulation system |
US5192922A (en) * | 1992-05-29 | 1993-03-09 | Analog Devices, Inc. | Anti-false triggering system for a pulse width modulation system |
US5502419A (en) * | 1992-06-05 | 1996-03-26 | Canon Kabushiki Kaisha | Pulse width modulation signal generation and triangular wave signal generator for the same |
US5336938A (en) * | 1992-06-25 | 1994-08-09 | Cypress Semiconductor Corporation | Apparatus for generating an asynchronous status flag with defined minimum pulse |
JP2845253B2 (ja) * | 1992-07-15 | 1999-01-13 | 日本電気株式会社 | キードパルス検出回路 |
US5379321A (en) * | 1993-02-01 | 1995-01-03 | Xerox Corporation | High speed PWM without linearity compromise at extreme duty cycles |
US5402083A (en) * | 1993-06-07 | 1995-03-28 | Alliedsignal Inc. | Shoot-through protection circuit for improved stability in a neutral-point clamped synthesizer |
JP2906966B2 (ja) * | 1993-12-08 | 1999-06-21 | ヤマハ株式会社 | パルス切換回路 |
US5438291A (en) * | 1993-12-16 | 1995-08-01 | Texas Instruments Incorporated | Controlled delay digital clock signal generator |
US5894282A (en) * | 1996-12-27 | 1999-04-13 | International Business Machines Corporation | Floating triangle analog-to-digital conversion system and method |
DE19756664C2 (de) * | 1997-12-19 | 1999-11-25 | Mtu Muenchen Gmbh | Verfahren und elektrische Schaltung zur Totzeitregelung bei variierenden Impulsfolgefrequenzen |
US6166527A (en) * | 2000-03-27 | 2000-12-26 | Linear Technology Corporation | Control circuit and method for maintaining high efficiency in a buck-boost switching regulator |
US6781357B2 (en) * | 2001-09-27 | 2004-08-24 | Power Integrations, Inc. | Method and apparatus for maintaining a constant load current with line voltage in a switch mode power supply |
US7034625B2 (en) * | 2003-11-19 | 2006-04-25 | Power Integrations, Inc. | Method and apparatus to improve frequency stability of an integrated circuit oscillator |
FI119406B (fi) * | 2005-02-11 | 2008-10-31 | Abb Oy | Menetelmä ja järjestely taajuusmuuttajan yhteydessä |
US7576528B2 (en) * | 2006-10-04 | 2009-08-18 | Power Integrations, Inc. | Control circuit responsive to an impedance |
US7502236B2 (en) | 2006-10-04 | 2009-03-10 | Power Integrations, Inc. | Power supply controller responsive to a feedforward signal |
US7518885B2 (en) | 2006-10-04 | 2009-04-14 | Power Integrations, Inc. | Method and apparatus for a control circuit with multiple operation modes |
US7786780B2 (en) * | 2007-07-10 | 2010-08-31 | Jennic Limited | Clock doubler circuit and method |
CN101741355B (zh) * | 2008-11-06 | 2011-12-21 | 鸿富锦精密工业(深圳)有限公司 | 波形转换装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4834469A (ja) * | 1971-09-06 | 1973-05-18 | ||
JPS5478109A (en) * | 1977-12-05 | 1979-06-22 | Hitachi Ltd | Magnetic recording, reading and reproducing system |
JPS60190010A (ja) * | 1984-03-12 | 1985-09-27 | Sony Corp | パルス幅変調信号による制御回路 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1233594A (ja) * | 1967-09-18 | 1971-05-26 | ||
NL8200235A (nl) * | 1982-01-22 | 1983-08-16 | Philips Nv | Pulsgenerator uitgevoerd met ten minste twee spanningsvergelijkschakelingen. |
-
1990
- 1990-03-23 US US07/498,829 patent/US5045800A/en not_active Expired - Lifetime
-
1991
- 1991-03-20 JP JP3057010A patent/JP2711025B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4834469A (ja) * | 1971-09-06 | 1973-05-18 | ||
JPS5478109A (en) * | 1977-12-05 | 1979-06-22 | Hitachi Ltd | Magnetic recording, reading and reproducing system |
JPS60190010A (ja) * | 1984-03-12 | 1985-09-27 | Sony Corp | パルス幅変調信号による制御回路 |
Also Published As
Publication number | Publication date |
---|---|
JP2711025B2 (ja) | 1998-02-10 |
US5045800A (en) | 1991-09-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04223614A (ja) | パルス幅変調器 | |
EP0503571B1 (en) | Pulse-width modulation amplifier | |
US4758801A (en) | Dynamic control system with switchable filter-function groups | |
JP3784326B2 (ja) | Dc/dcスイッチングコンバータ | |
JP2677215B2 (ja) | ゼロボルトスイッチパルス幅変調型スイッチングレギュレータの制御回路 | |
JP3185229B2 (ja) | パルス信号処理回路 | |
JP3654103B2 (ja) | スイッチ制御回路 | |
US5852387A (en) | Voltage-controlled oscillator that operates over a wide frequency range | |
JP3345209B2 (ja) | 逓倍回路 | |
US3946253A (en) | Pulse train generator | |
JPH0514150A (ja) | 可変遅延装置 | |
KR920004916B1 (ko) | 구형파의 위상 지연회로 | |
SU767937A1 (ru) | Устройство дл управлени транзисторным инвертором | |
KR960007571B1 (ko) | 교환기 가입자회로에 있어서 스위칭 레귤레이터 | |
US4941075A (en) | Timing correction for square wave inverter power poles | |
JPH0756513Y2 (ja) | パルス幅可変回路 | |
Ulrich | A digital dithering phase shift modulator for enhanced resolution | |
JP3584757B2 (ja) | 波形整形装置 | |
JPH0529893A (ja) | デユーテイ調整回路 | |
JP3327414B2 (ja) | パルス幅変調回路 | |
KR960007564B1 (ko) | 펄스폭변조신호 발생회로 | |
JPH10209829A (ja) | パルス信号発生器 | |
RU2022442C1 (ru) | Устройство для формирования тока в фазе асинхронного электропривода | |
JPH0419502Y2 (ja) | ||
JPH041384B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 14 |