KR920004916B1

KR920004916B1 - 구형파의 위상 지연회로

Info

Publication number: KR920004916B1
Application number: KR1019890016632A
Authority: KR
Inventors: 천병진
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1989-11-14
Filing date: 1989-11-14
Publication date: 1992-06-22
Also published as: KR910010852A

Abstract

내용 없음.

Description

구형파의 위상 지연회로

제 1 도는 종래의 정현파 위상 지연회로.

제 2 도는 종래의 구형파 위상 지연회로.

제 3 도는 본 발명의 실시 회로도.

제 4 도는 본 발명의 실시 파형도.

제 5 도는 본 발명의 일실시 회로도.

* 도면의 주요부분에 대한 부호의 설명

3 : 충방전 소자 5 : 전류원 1

10 : 진류원 2 Q1-Q4 : 트랜지스터

R1-R4 : 저항 CP : 비교기

본 발명은 구형파의 위상을 임의로 지연시키도록 한 구형파의 위상 지연회로에 관한 것이다.

일반적으로 정현파의 위상지연은 제 1 도에서와 같은 회로를 사용하여 위상지연을 시키고 있으며 지연되는 위상은 저항치의 가변에 의하여 결정되는 것으로 이는 정현파의 위상지연은 가능하나 입력신호(Vi(t))가 구형파일 경우에는 출력신호 Vo(t)로 위상 지연된 구형파를 얻을 수 없는 것이었다.

그리고 구형파를 위상 지연시키기 위해서는 제 2 도에서와 같이 쉬프트 레지스터를 사용할 수 있으나 이같이 쉬프트 레지스터를 이용한 구형파의 위상 지연 방식은 쉬프트 레지스터 소자가 필요하게 되고 또한 구형 파인 입력신호(Vi(t))주파수보다 높은 주파수의 클럭신호(CLK)가 필요하게 되는 문제점이 있었다.

본 발명은 보다 간단하게 원하는 정도로 구형파의 위상을 지연시킬 수 있는 구형파의 위상 지연회로를 제공하고자 하는 한 것으로써 입력 구형파를 충방전 소자에 인가시켜 사다리꼴 형태의 충방전 전압 파형을 만든 후 이를 입력 전압의 1/2로 설정시킨 기준 전압과 비교시켜 위상 지연된 구형파를 얻을 수 있도록 한 것이다.

이와 같이 구형파의 위상을 임의로 지연시키고자 하는 회로 및 시스템에서 사용될 수 있는 본 발명을 첨부 도면의 실시예에 의거 그 구성 및 작용 효과를 상술한다.

본 발명은 입력 구형파 펄스의 전압 레벨에 따라 스위칭되고 전류 흐름을 변화시키는 전류원 1,2(5)(10)와, 상기 전류원 1,2(5)(10)의 전류 흐름에 따라 같은 기울기를 갖고 충방전되는 충방전소자(3)와, 상기 충방전 소자(3)의 충방전 전압을 기준전압과 비교하여 위상 지연된 구형파를 출력시키는 비교기(CP)를 연결시켜 구성된다.

즉 본 발명은 제 3 도에서와 같이 구형파의 입력신호(Vi(t))는 같은 저항값을 갖고 연동되어지는 저항(R1)(R2)을 통하여 트랜지스터(Q1)(Q2)의 콜렉터와 베이스에 인가되게 연결하고 상기 트랜지스터(Q1)(Q2)와 베이스가 공접된 트랜지스터(Q3)(Q4)의 콜렉터는 충방전 소가(3)에 연결하여 전류원 1, 2(5)(10)를 구성하며 상기 충방전 소자(3)의 충방전 전압은 비교기(CP)에 인가되어 저항(R3)(R4)으로 설정된 기준전압(Verf)과 비교되어 위상지연된 구형파를 출력시키게 구성된다.

이때 전류원 1, 2(5)(10)의 트랜지스터(Q1-Q4)는 구형파 입력신호(Vi(t))의 전압레벨에 의하여 선택적으로 스위칭되게 구성되고 비교기(CP)의 기준전압(Vref)을 설정하는 저항(R3)(R4)은 그 값이 동일하게(R3=R4)구성시킨다.

이와 같이 구성된 본 발명의 작용효과를 제 4 도의 파형도를 참고로 설명한다.

먼저 위상을 지연(본 발명에서는 τ만큼 지연시킴)시키고자 하는 구형파(제 4a 도 참조)를 입력신호(Vi(t))로 입력시킨다.

이때 입력구형파 펄스의 하이레벨 전위는 V⁺라 하고 로우레벨 전위는 0V로 가정한다.

여기서 입력신호(Vi(t))인 구형파가 로우레벨일 경우와 하이레벨일 경우로 나누어 동작상태를 설명한다.

먼저 입력신호(Vi(t))로 인가되는 구형파가 로우레벨일 경우 (즉 0V로 인가될 경우)에는 입력신호(Vi(t))가 연동되는 저항(R1)(R2)를 통한 후 가가 트랜지스터(Q1-Q4)의 베이스에 인가되므로 전류원 1(5)이 트랜지스터(Q3) '턴온' 되게 되고 전류원 2(10)의 트랜지스터(Q4)는 '턴오프'되게 된다.

즉 입력신호(Vi(t))의 구형파가 로우레벨로 인가될 경우에는 전류원 1(5)이 '온'되고 전류원 2(10)가 '오프'되므로 충방전소자(3)에는 전류원 1(5)을 통하여 11의 전류가 흘러들게 되어 충전전압(Vi(t))이 V⁺전압에 이를 때까지 충전되게 된다.

이때 Ⅰ1전류는

이 되며 여기서 V_BEI은 트랜지스터(Q1)의 베이스 에미터간 전압이다.

이와 같이 입력 구형파의 로우레벨 구간에서는 Ⅰ1전류가 흘러 충방전 소자(3)에 충전되게 되며 이때 충방전 소자(3)의 충전전압(Vc(t))이 V⁺전압에 이를때까지 충전되게 되고 V⁺전압이 되면 더 이상의 충전동작은 이루어지지 않게 된다(제 4b 도 참조).

그러나 입력신호(Vi(t))로 인가되는 구형파가 하이레벨일 경우(즉 V⁺전압으로 인가될 경우)에는 상기와는 다르게 전류원 1(5)이 '오프'되고 전류원 2(10)가 '온'되게 되므로 트랜지스터(Q4)를 통하여 Ⅰ2 전류로 충방전 소자(3)에 충전된 전류가 흐르게 된다.

즉 구형파의 하이레벨 구간에서는 전류원 Ⅰ(5)이 '오프' 되고 전류원2(10)이 '온'되게 되므로 충방전 소자(3)의 충전 전압 (Vc(t))이 0V가 될 때까지 방전하게 된다.(제 4b 도 참조)

이 때 방전전류 Ⅰ2는

되며 여기서 V_BE2는 트랜지스터(Q2)의 베이스 에미터간 전압이다.

이와 같이 충방전 소자(3)에서는 구형파의 로우레벨 구간에서 Ⅰ1전류(

)에 의하여 V⁺전압까지 충전되게 되고 구형파의 하이레벨 구간에서는 Ⅰ2전류(

)에 의하여 0V전압까지 방전되게 되며 이때 저항(R1)(R2)은 연등되므로 그 값이 같고 또한 트랜지스터(Q1)(Q2)의 베이스 에미터간 전압도 같게(V_BE1=V_BE2)되므로 충전전류 Ⅰ1과 방전전류 Ⅰ2는 서로 같게 된다(Ⅰ1=Ⅰ2).

즉 충방전 소자(3)에서는 같은 충전전류 Ⅰ1 및 방전전류 Ⅰ2에 의하여 충방전되게 되므로 충전 전압은 제 4b 도에 도시된 바와 같이 사다리꼴로 나타나게 되며 이때 Ⅰ1=Ⅰ2이므로 충방전 전압의 기울기가 리니어하게 되며 그 시간도 같게 된다. 이 같이 충방전 기울기가 동일한 충방전 소자(3)의 충방전 전압(Vc(t))(제 4b 도 참조)은 비교기(CP)에 인가되어 저항(R3)(R4)에 의해 설정된 기준전압(Verf)과 비교되게 한다.

이때 저항(R3)(R4)의 저항값을 동일하게 하여 기준전압(Verf)이 V⁺전압의 1/2로 되게 설정한다(제 2b 도 에서 Verf 참조).

그러면 비교기(CP)에서는 충방전 소자(3)의 충번전압(Vc(t))과 기준전압(Verf)을 비교하여 제 4c 도에서와 같이 τ시간 만큼 지연된 구형파 펄스를 출력시키게 된다.

이때 비교기(CP)의 기준전압(Verf)을 설정하는 저항(R3)(R4)의 저항값을 동일하게 하지 않으면 출력신호(Vo(t))의 듀티사이클이 입력신호(Vi(t))의 그것과 같지 않게 된다.

따라서 비교기(CP)의 기준전압(Verf)설정용 저항(R3)(R4)의 저항값은 동일하게 맞춰 주어야 한다.

그러나 입력신호(Vi(t))와 출력신호(Vo(t))간의 위상지연 정도는 전류원 1,2(5)(10)의 연동되는 저항(R1)(R2)을 가변시켜 충방전 소자(3)의 충방전 기울기를 변화시킴으로써 조정되게 된다.

또한 저항(R1)(R2)을 동일값(R1=R2)을 유지하며 가변시켜 주어 구형파의 지연 정도를 조정하지 않고 충방전 소자(3)를 조정하거나 또는 충방전 소자(3)를 병렬로 나열하여 스위칭시켜 주어도 동일한 효과를 얻을 수 있다.

그리고 본 발명의 비교기(CP) 대신에 제 5 도에 도시된 바와 같이 구성된 차동앰프를 사용하여도 동일한 효과를 얻을 수 있다.

이상에서와 같이 본 발명은 구형파의 위상지연이 필요한 회로나 시스템에서 간단한 조작으로 임의의 위상지연을 시킬수 있어 보다 편리하게 사용될 수 있는 것이다.

Claims

입력 구형파 펄스의 전위레벨에 따라 스위칭되고 전류 흐름을 변화시키는 전류원 1,2(5)(10)와, 상기 전류원1,2(5)(10)의 전류 흐름에 따라 같은 기울기를 갖고 충방전되는 충방전 소자(3)와, 상기 충방전 소자(3)의 충방전 전압을 기준전압과 비교하여 구형파 펄스를 출력시키는 비교기(CP)를 연결 구성시킨 것을 특징으로 하는 구형파의 위상 지연회로.
제 1 항에 있어서, 전류원 1, 2(5)(10)는 구형파 펄스가 같은 저항값을 갖고 연동되는 저항(R1)(R2)을 통하여 트랜지스터(Q1)(Q2)의 콜렉터와 베이스에 인가되게 연결하고 상기트랜지스터(Q1)(Q2)와 베이스가 공접된 트랜지스터(Q3)(Q4)의 콜렉터측은 충방전 소자(3)에 연결시켜 구성한 것을 특징으로 하는 구형파의 위상 지연회로.
제 1 항에 있어서, 비교기(CP)의 기준전압은 저항(R3)(R4)으로 설정하되 상기 저항(R3)(R4)은 서로 같은 저항값을 갖게 구성시킨 구형파의 위상 지연회로.