JP2623467B2 - 信号波発振回路 - Google Patents
信号波発振回路Info
- Publication number
- JP2623467B2 JP2623467B2 JP61096953A JP9695386A JP2623467B2 JP 2623467 B2 JP2623467 B2 JP 2623467B2 JP 61096953 A JP61096953 A JP 61096953A JP 9695386 A JP9695386 A JP 9695386A JP 2623467 B2 JP2623467 B2 JP 2623467B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- capacitor
- reference value
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （発明の利用分野） 本発明は、方形波や三角波等の信号波を発生する信号
波発振回路の改良に関するものである。
波発振回路の改良に関するものである。
（発明の背景） 従来、方形波と三角波を同時に発生する回路として
は、第３図に示すように、オペアンプOP1,抵抗R11,R12
より成るシュミット回路と抵抗R13,コンデンサC2,オペ
アンプOP2より成る積分回路とから構成されるものがあ
る。またデューティ比を変える方法として、例えば第４
図の如き回路構成（ここでは抵抗R15〜R18,オペアンプO
P3,コンデンサC3から成る方形波発振回路を示してい
る）において、抵抗R15及び18の抵抗値を変化させて抵
抗R18の両端に発生する電圧を、つまりオペアンプOP3の
非反転入力端に入力される電圧を＋側或いは一側に偏奇
させてコンデンサC3の充電時間を変えることで行ってい
る。
は、第３図に示すように、オペアンプOP1,抵抗R11,R12
より成るシュミット回路と抵抗R13,コンデンサC2,オペ
アンプOP2より成る積分回路とから構成されるものがあ
る。またデューティ比を変える方法として、例えば第４
図の如き回路構成（ここでは抵抗R15〜R18,オペアンプO
P3,コンデンサC3から成る方形波発振回路を示してい
る）において、抵抗R15及び18の抵抗値を変化させて抵
抗R18の両端に発生する電圧を、つまりオペアンプOP3の
非反転入力端に入力される電圧を＋側或いは一側に偏奇
させてコンデンサC3の充電時間を変えることで行ってい
る。
上記各回路において、発振周波数、デューティ比の精
度は抵抗やコンデンサの精度及び電源電圧の変動等多く
の要素で変化するため、高精度な信号波を得ることは困
難であった。特にこれら回路をIC内に構成することが近
年盛んに行われているが、高精度且つ大きな値を持つ抵
抗をIC内で作製することは困難なことから、前記の問題
が顕著に表れていた。
度は抵抗やコンデンサの精度及び電源電圧の変動等多く
の要素で変化するため、高精度な信号波を得ることは困
難であった。特にこれら回路をIC内に構成することが近
年盛んに行われているが、高精度且つ大きな値を持つ抵
抗をIC内で作製することは困難なことから、前記の問題
が顕著に表れていた。
（発明の目的） 本発明の目的は、簡単な構成にて精度の良い信号波を
得ることのできる信号波発振回路を提供することであ
る。
得ることのできる信号波発振回路を提供することであ
る。
（発明の特徴） 上記目的を達成するために、本発明は、コンデンサに
対して充放電を行うことにより、該コンデンサの充電時
間と放電時間に応じた信号波を発生させる信号波発振回
路において、複数のトランジスタのベースを共通に接続
し、各々のトランジスタのエミッタ面積の比とエミッタ
に接続される抵抗の比により、各々のトランジスタのコ
レクタより供給される定電流がそれぞれ決定される第一
と第二のカレントミラー回路と、該第一のカレントミラ
ー回路を構成する第一のトランジスタ（Q3）のコレクタ
に接続されるコンデンサと、前記第二のカレントミラー
回路を構成する第二のトランジスタ（Q7）からの定電流
により駆動される第三のカレントミラー回路（Q19,Q2
0）を構成し、前記第二のトランジスタからの定電流に
応じた定電流が流れ、そのコレクタを前記第一のトラン
ジスタのコレクタと前記コンデンサの接続点に接続する
第三のトランジスタ（Q19）と、前記コンデンサの出力
と基準値を比較して前記コンデンサの出力が前記基準値
より低い時に第一の出力を発生し、前記基準値より高い
時に第二の出力を発生する比較回路（Q9,Q10,Q11,Q12,Q
14,Q15,Q16）と、前記基準値を前記比較回路の出力が第
一の出力から第二の出力に切り換わった時に第一の基準
値から該第一の基準値より低い第二の基準値に切り換え
ると共に、前記比較回路の出力が第二の出力から第一の
出力に切り換わった時に第二の基準値から第一の基準値
に切り換える切換回路（Q13）と、前記比較回路からの
第一の出力により第一の状態となり、前記第三のトラン
ジスタをオフ状態とすると共に、前記比較回路からの第
二の出力により第二の状態となり、前記第三のトランジ
スタをオン状態とする第四のトランジスタ（Q21）とを
設け、前記第一のトランジスタの定電流にて前記コンデ
ンサへの充電を行い、前記第一のトランジスタの定電流
と前記第三のトランジスタの定電流との差電流にて前記
コンデンサの放電を行うことを特徴とするものである。
対して充放電を行うことにより、該コンデンサの充電時
間と放電時間に応じた信号波を発生させる信号波発振回
路において、複数のトランジスタのベースを共通に接続
し、各々のトランジスタのエミッタ面積の比とエミッタ
に接続される抵抗の比により、各々のトランジスタのコ
レクタより供給される定電流がそれぞれ決定される第一
と第二のカレントミラー回路と、該第一のカレントミラ
ー回路を構成する第一のトランジスタ（Q3）のコレクタ
に接続されるコンデンサと、前記第二のカレントミラー
回路を構成する第二のトランジスタ（Q7）からの定電流
により駆動される第三のカレントミラー回路（Q19,Q2
0）を構成し、前記第二のトランジスタからの定電流に
応じた定電流が流れ、そのコレクタを前記第一のトラン
ジスタのコレクタと前記コンデンサの接続点に接続する
第三のトランジスタ（Q19）と、前記コンデンサの出力
と基準値を比較して前記コンデンサの出力が前記基準値
より低い時に第一の出力を発生し、前記基準値より高い
時に第二の出力を発生する比較回路（Q9,Q10,Q11,Q12,Q
14,Q15,Q16）と、前記基準値を前記比較回路の出力が第
一の出力から第二の出力に切り換わった時に第一の基準
値から該第一の基準値より低い第二の基準値に切り換え
ると共に、前記比較回路の出力が第二の出力から第一の
出力に切り換わった時に第二の基準値から第一の基準値
に切り換える切換回路（Q13）と、前記比較回路からの
第一の出力により第一の状態となり、前記第三のトラン
ジスタをオフ状態とすると共に、前記比較回路からの第
二の出力により第二の状態となり、前記第三のトランジ
スタをオン状態とする第四のトランジスタ（Q21）とを
設け、前記第一のトランジスタの定電流にて前記コンデ
ンサへの充電を行い、前記第一のトランジスタの定電流
と前記第三のトランジスタの定電流との差電流にて前記
コンデンサの放電を行うことを特徴とするものである。
（発明の実施例） 以下、本発明を図示の実施例に基づいて詳細に説明す
る。
る。
第１図は本発明の一実施例を示す回路図であり、該信
号波発振回路は、タイミングコンデンサC1、抵抗R1,ト
ランジスタQ1,Q2,Q9〜Q12,Q14,Q15から成るコンパレー
タCP、抵抗R5,R6から成る前記コンパレータCPの基準電
位となるトランジスタQ9のベース電位を設定するベース
電位設定回路部、抵抗R2,トランジスタQ3から成る前記
タイミングコンデンサC1の定電流の充電電流I1を生成す
る充電電流生成回路部、抵抗R3,トランジスタQ7,Q19,Q2
0から成る前記タイミングコンデンサC1の定電流の放電
電流I2を生成する放電電流生成回路部、及び抵抗R4,R7
〜R10,トランジスタQ4〜Q8,Q16〜Q18,Q21,Q22から成る
前記各回路のオンオフ制御を行うスイッチング回路部か
ら構成される。なお第１図中、Vccは該装置の電源とな
る電源電圧、VbはトランジスタQ1〜Q8のベース電位、V
REFは基準電圧である。
号波発振回路は、タイミングコンデンサC1、抵抗R1,ト
ランジスタQ1,Q2,Q9〜Q12,Q14,Q15から成るコンパレー
タCP、抵抗R5,R6から成る前記コンパレータCPの基準電
位となるトランジスタQ9のベース電位を設定するベース
電位設定回路部、抵抗R2,トランジスタQ3から成る前記
タイミングコンデンサC1の定電流の充電電流I1を生成す
る充電電流生成回路部、抵抗R3,トランジスタQ7,Q19,Q2
0から成る前記タイミングコンデンサC1の定電流の放電
電流I2を生成する放電電流生成回路部、及び抵抗R4,R7
〜R10,トランジスタQ4〜Q8,Q16〜Q18,Q21,Q22から成る
前記各回路のオンオフ制御を行うスイッチング回路部か
ら構成される。なお第１図中、Vccは該装置の電源とな
る電源電圧、VbはトランジスタQ1〜Q8のベース電位、V
REFは基準電圧である。
次に第２図を用いて動作の説明を行う。タイミングコ
ンデンサC1への充電が開始されていない初期段階におい
ては、トランジスタQ9のベース電位はQ12のベース電位
よりも高いため、トランジスタQ16はオフ、Q17はオン、
又トランジスタQ22はオフ、Q21はオンであり、トランジ
スタQ20及びQ19はオフとなっている。よってこの場合放
電電流I2は流れず、充電電流I1によりタイミングコンデ
ンサC1への充電が開始される。尚この時点での前記トラ
ンジスタQ9のベース電位はトランジスタQ13がオフであ
るので、基準電圧VREFと同一レベルとなっている。
ンデンサC1への充電が開始されていない初期段階におい
ては、トランジスタQ9のベース電位はQ12のベース電位
よりも高いため、トランジスタQ16はオフ、Q17はオン、
又トランジスタQ22はオフ、Q21はオンであり、トランジ
スタQ20及びQ19はオフとなっている。よってこの場合放
電電流I2は流れず、充電電流I1によりタイミングコンデ
ンサC1への充電が開始される。尚この時点での前記トラ
ンジスタQ9のベース電位はトランジスタQ13がオフであ
るので、基準電圧VREFと同一レベルとなっている。
前記タイミングコンデンサC1への充電が進み、トラン
ジスタQ12のベース電位が基準電圧VREFを越えると、コ
ンパレータCPの動作は反転し、トランジスタQ16がオン
となる。これにより前記トランジスタQ17はオフし、ト
ランジスタQ22はオン、Q21はオフとなり、トランジスタ
Q20及びQ19がオンするため、今度は放電電流I2により前
記タイミングコンデンサC1に蓄積された電荷の放電が開
始される。この際タイミングコンデンサC1は常に充電電
流I1により充電され続けているため、実際の放電電流は
（I2−I1）となる。またこの時トランジスタQ13はオン
しているため、トランジスタQ9のベース電位はR6/（R5
＋R6）・VREFによって算出される値となっており、前記
放電はトランジスタQ12のベース電位が前記トランジス
タQ9のベース電位を下まわるまで行われることになる。
この様にして出力される信号波（三角波）を第２図
（ａ）に示す。尚第２図（ａ）中、t1は充電電流I1によ
る充電期間を、t2は放電電流（I2−I1）による放電期間
を、それぞれ示しており、V1，V2は抵抗R5,R6の比
（V1：V2＝R5:R6）により決まる電圧である。
ジスタQ12のベース電位が基準電圧VREFを越えると、コ
ンパレータCPの動作は反転し、トランジスタQ16がオン
となる。これにより前記トランジスタQ17はオフし、ト
ランジスタQ22はオン、Q21はオフとなり、トランジスタ
Q20及びQ19がオンするため、今度は放電電流I2により前
記タイミングコンデンサC1に蓄積された電荷の放電が開
始される。この際タイミングコンデンサC1は常に充電電
流I1により充電され続けているため、実際の放電電流は
（I2−I1）となる。またこの時トランジスタQ13はオン
しているため、トランジスタQ9のベース電位はR6/（R5
＋R6）・VREFによって算出される値となっており、前記
放電はトランジスタQ12のベース電位が前記トランジス
タQ9のベース電位を下まわるまで行われることになる。
この様にして出力される信号波（三角波）を第２図
（ａ）に示す。尚第２図（ａ）中、t1は充電電流I1によ
る充電期間を、t2は放電電流（I2−I1）による放電期間
を、それぞれ示しており、V1，V2は抵抗R5,R6の比
（V1：V2＝R5:R6）により決まる電圧である。
ここで、前記定電流の充電電流I1及び放電電流I2は抵
抗R2とR3の比及びトランジスタQ3,Q7,Q19,Q20のエミッ
タ面積の比より決まるため、前記トランジスタQ3,Q7,Q1
9,Q20の各々のエミッタ面積をS3,S7,S19,S20とすると、 となり、第２図（ａ）において、t1：t2＝I2−I1：I1で
あるため、 なる関係となる。また第２図（ａ）における三角波の周
期（t1＋t2）はV1とV2の比及び充放電電流I1，I2により
決まる。従って、該回路より出力される信号波の周波数
は抵抗R5,R6及び上記I1，I2を定めることにより決まる
ことになる。
抗R2とR3の比及びトランジスタQ3,Q7,Q19,Q20のエミッ
タ面積の比より決まるため、前記トランジスタQ3,Q7,Q1
9,Q20の各々のエミッタ面積をS3,S7,S19,S20とすると、 となり、第２図（ａ）において、t1：t2＝I2−I1：I1で
あるため、 なる関係となる。また第２図（ａ）における三角波の周
期（t1＋t2）はV1とV2の比及び充放電電流I1，I2により
決まる。従って、該回路より出力される信号波の周波数
は抵抗R5,R6及び上記I1，I2を定めることにより決まる
ことになる。
第２図（ｂ）は前記第１図実施例における方形波出力
の一例を示すもので、該信号波は前記の如き動作に伴っ
てオンオフするトランジスタQ18の状態によって発生す
るものであり、この場合も前記（２）式の関係となる。
振幅に関しては第２図（ａ）に示す三角波出力例とは異
なり、電源電圧VccよりトランジスタQ6のサチュレーシ
ョン電圧を減じた値からトランジスタQ18のサチュレー
ション電圧までの間となる。
の一例を示すもので、該信号波は前記の如き動作に伴っ
てオンオフするトランジスタQ18の状態によって発生す
るものであり、この場合も前記（２）式の関係となる。
振幅に関しては第２図（ａ）に示す三角波出力例とは異
なり、電源電圧VccよりトランジスタQ6のサチュレーシ
ョン電圧を減じた値からトランジスタQ18のサチュレー
ション電圧までの間となる。
本実施例によれば、抵抗R2とR3の比及びトランジスタ
Q3,Q7,Q19,Q20のエミッタ面積の比により定められる充
電電流I1，放電電流I2によってタイミングコンデンサC1
の充電及び放電を行い、信号波を発生させるようにした
ため、三角波出力においては波高値に達するまでの時間
（立ち上り時間）と周期（t1＋t2）との比、又方形波出
力においてはデューティ比、つまり周期と該周期中信号
が反転（不連続変化）するまでの期間との比の正確な信
号波を得ることができる。即ち、従来においては高精度
に作製することが困難な比較的大きな値を持つ抵抗を変
えることで所望の信号波を発生させるようにしていた
が、本実施例では充放電電流を定電流とし、その電流値
の比を定めることにより所望の信号波を発生させるよう
にしているため、発振出力の精度が高いものとなる。さ
らに、従来においては電源Vccの変動も発信出力低下を
招く一つの要因であったが、本実施例では電源電圧Vcc
の変動に伴って充電電流I1と放電電流I2も同じ比率にて
変化するため、発振出力の精度には全く影響はない。
Q3,Q7,Q19,Q20のエミッタ面積の比により定められる充
電電流I1，放電電流I2によってタイミングコンデンサC1
の充電及び放電を行い、信号波を発生させるようにした
ため、三角波出力においては波高値に達するまでの時間
（立ち上り時間）と周期（t1＋t2）との比、又方形波出
力においてはデューティ比、つまり周期と該周期中信号
が反転（不連続変化）するまでの期間との比の正確な信
号波を得ることができる。即ち、従来においては高精度
に作製することが困難な比較的大きな値を持つ抵抗を変
えることで所望の信号波を発生させるようにしていた
が、本実施例では充放電電流を定電流とし、その電流値
の比を定めることにより所望の信号波を発生させるよう
にしているため、発振出力の精度が高いものとなる。さ
らに、従来においては電源Vccの変動も発信出力低下を
招く一つの要因であったが、本実施例では電源電圧Vcc
の変動に伴って充電電流I1と放電電流I2も同じ比率にて
変化するため、発振出力の精度には全く影響はない。
また、例えば三角波出力において、波高値に達するま
での時間（立ち上り時間）と周期（t1＋t2）との比（方
形波出力においてはデューティ比）を変えるには前記充
電電流I1と放電電流I2の比を変えれば良いため、デュー
ティ比を高精度に且つ任意に決定することが容易なもの
となる。
での時間（立ち上り時間）と周期（t1＋t2）との比（方
形波出力においてはデューティ比）を変えるには前記充
電電流I1と放電電流I2の比を変えれば良いため、デュー
ティ比を高精度に且つ任意に決定することが容易なもの
となる。
（発明と実施例の対応） 本実施例において、トランジスタQ3が本発明の第一の
トランジスタに、トランジスタQ7が第二のトランジスタ
に、トランジスタQ19,Q20が第三のカレントミラー回路
に、トランジスタQ19が第三のトランジスタに、トラン
ジスタQ9,Q10,Q11,Q12,Q14,Q15,Q16が比較回路に、トラ
ンジスタQ13が切換回路に、トランジスタQ21が第四のト
ランジスタに、それぞれ相当する。
トランジスタに、トランジスタQ7が第二のトランジスタ
に、トランジスタQ19,Q20が第三のカレントミラー回路
に、トランジスタQ19が第三のトランジスタに、トラン
ジスタQ9,Q10,Q11,Q12,Q14,Q15,Q16が比較回路に、トラ
ンジスタQ13が切換回路に、トランジスタQ21が第四のト
ランジスタに、それぞれ相当する。
（変形例） 本実施例では、方形波と三角波を同時に発生する信号
波発生回路について述べたが、方形波或いは三角波のみ
を発生する回路等にも本発明を適用できることは言うま
でもないであろう。
波発生回路について述べたが、方形波或いは三角波のみ
を発生する回路等にも本発明を適用できることは言うま
でもないであろう。
（発明の効果） 以上説明したように、本発明によれば、第一のトラン
ジスタの定電流にてコンデンサへの充電を行い、第一の
トランジスタの定電流と第三のトランジスタの定電流と
の差電流にてコンデンサの放電を行うようにしたから、
簡単な構成にて精度の良い信号波を得ることができる。
ジスタの定電流にてコンデンサへの充電を行い、第一の
トランジスタの定電流と第三のトランジスタの定電流と
の差電流にてコンデンサの放電を行うようにしたから、
簡単な構成にて精度の良い信号波を得ることができる。
第１図は本発明の一実施例を示す回路図、第２図は同じ
く発振出力を示す図、第３図は従来の信号波発振回路を
構成する回路図、第４図は従来のデューティ比を可変す
ることの可能な方形波発振回路を構成する回路図であ
る。 R1〜R10……抵抗、C1……タイミングコンデンサ、Q1〜Q
22……トランジスタ、Vcc……電源電圧、VREF……基準
電圧、t1……充電期間、t2……放電期間、I1……充電電
流、I2……放電電流。
く発振出力を示す図、第３図は従来の信号波発振回路を
構成する回路図、第４図は従来のデューティ比を可変す
ることの可能な方形波発振回路を構成する回路図であ
る。 R1〜R10……抵抗、C1……タイミングコンデンサ、Q1〜Q
22……トランジスタ、Vcc……電源電圧、VREF……基準
電圧、t1……充電期間、t2……放電期間、I1……充電電
流、I2……放電電流。
Claims (1)
- 【請求項１】コンデンサに対して充放電を行うことによ
り、該コンデンサの充電時間と放電時間に応じた信号波
を発生させる信号波発振回路において、複数のトランジ
スタのベースを共通に接続し、各々のトランジスタのエ
ミッタ面積の比とエミッタに接続される抵抗の比によ
り、各々のトランジスタのコレクタより供給される定電
流がそれぞれ決定される第一と第二のカレントミラー回
路と、該第一のカレントミラー回路を構成する第一のト
ランジスタ（Q3）のコレクタに接続されるコンデンサ
と、前記第二のカレントミラー回路を構成する第二のト
ランジスタ（Q7）からの定電流により駆動される第三の
カレントミラー回路（Q19,Q20）を構成し、前記第二の
トランジスタからの定電流に応じた定電流が流れ、その
コレクタを前記第一のトランジスタのコレクタと前記コ
ンデンサの接続点に接続する第三のトランジスタ（Q1
9）と、前記コンデンサの出力と基準値を比較して前記
コンデンサの出力が前記基準値より低い時に第一の出力
を発生し、前記基準値より高い時に第二の出力を発生す
る比較回路（Q9,Q10,Q11,Q12,Q14,Q15,Q16）と、前記基
準値を前記比較回路の出力が第一の出力から第二の出力
に切り換わった時に第一の基準値から該第一の基準値よ
り低い第二の基準値に切り換えると共に、前記比較回路
の出力が第二の出力から第一の出力に切り換わった時に
第二の基準値から第一の基準値に切り換える切換回路
（Q13）と、前記比較回路からの第一の出力により第一
の状態となり、前記第三のトランジスタをオフ状態とす
ると共に、前記比較回路からの第二の出力により第二の
状態となり、前記第三のトランジスタをオン状態とする
第四のトランジスタ（Q21）とを設け、前記第一のトラ
ンジスタの定電流にて前記コンデンサへの充電を行い、
前記第一のトランジスタの定電流と前記第三のトランジ
スタの定電流との差電流にて前記コンデンサの放電を行
うことを特徴とする信号波発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096953A JP2623467B2 (ja) | 1986-04-28 | 1986-04-28 | 信号波発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61096953A JP2623467B2 (ja) | 1986-04-28 | 1986-04-28 | 信号波発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62254512A JPS62254512A (ja) | 1987-11-06 |
| JP2623467B2 true JP2623467B2 (ja) | 1997-06-25 |
Family
ID=14178647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61096953A Expired - Fee Related JP2623467B2 (ja) | 1986-04-28 | 1986-04-28 | 信号波発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623467B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2543725Y2 (ja) * | 1990-07-30 | 1997-08-13 | ミツミ電機株式会社 | 発振回路 |
| JP4920970B2 (ja) * | 2005-12-27 | 2012-04-18 | 東京計器株式会社 | 電流制御回路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50131446A (ja) * | 1974-04-01 | 1975-10-17 | ||
| JPS56125112A (en) * | 1980-03-07 | 1981-10-01 | Pioneer Electronic Corp | Oscillation circuit |
| JPS57121316A (en) * | 1981-01-20 | 1982-07-28 | Matsushita Electric Ind Co Ltd | Sweep voltage generating circuit |
-
1986
- 1986-04-28 JP JP61096953A patent/JP2623467B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50131446A (ja) * | 1974-04-01 | 1975-10-17 | ||
| JPS56125112A (en) * | 1980-03-07 | 1981-10-01 | Pioneer Electronic Corp | Oscillation circuit |
| JPS57121316A (en) * | 1981-01-20 | 1982-07-28 | Matsushita Electric Ind Co Ltd | Sweep voltage generating circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62254512A (ja) | 1987-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2883953B2 (ja) | 弛張発振器 | |
| JPS59108418A (ja) | 信号発生回路 | |
| JP2783964B2 (ja) | タイミング信号発生回路 | |
| JP2623467B2 (ja) | 信号波発振回路 | |
| JP3607309B2 (ja) | 発振器 | |
| JP3581260B2 (ja) | パルス発生回路 | |
| JPH0160672B2 (ja) | ||
| US3870898A (en) | Frequency-to-voltage converter | |
| US4494088A (en) | Oscillator with capacitor charged and discharged by current proportional to a reference current | |
| KR920004916B1 (ko) | 구형파의 위상 지연회로 | |
| JP2974304B1 (ja) | タイマ回路 | |
| JP3281811B2 (ja) | パルス伸張回路 | |
| JPS588171B2 (ja) | 遅延回路 | |
| KR0110705Y1 (ko) | 파형 발생 장치 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| KR940008192B1 (ko) | 듀티 50%을 갖는 주파수 체배기 | |
| JP3281808B2 (ja) | パルス伸張回路 | |
| KR940006089Y1 (ko) | 톱니파 발생회로 | |
| JPH057778Y2 (ja) | ||
| US4644183A (en) | Pulse generator circuit | |
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| JP2643548B2 (ja) | ワンショットマルチバイブレータ回路 | |
| JPS6145784B2 (ja) | ||
| JPS5977719A (ja) | 発振器 | |
| JPH04354264A (ja) | 水平発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |