JP2783964B2 - タイミング信号発生回路 - Google Patents
タイミング信号発生回路Info
- Publication number
- JP2783964B2 JP2783964B2 JP5122612A JP12261293A JP2783964B2 JP 2783964 B2 JP2783964 B2 JP 2783964B2 JP 5122612 A JP5122612 A JP 5122612A JP 12261293 A JP12261293 A JP 12261293A JP 2783964 B2 JP2783964 B2 JP 2783964B2
- Authority
- JP
- Japan
- Prior art keywords
- vref
- pulse
- circuit
- output
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/066—Generating pulses having essentially a finite slope or stepped portions having triangular shape using a Miller-integrator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
Description
【０００１】
【産業上の利用分野】本発明は種々の機器において用い
られるタイミング信号発生回路に関するものである。
られるタイミング信号発生回路に関するものである。
【０００２】
【従来の技術】例えば、ＦＤＤ（フロッピ・ディスク・
装置）では、モータによって回転されるディスクの記録
のスタート点を決めるためディスク１回転に１パルス信
号を発生させる。この信号はディスクの互換性を取れる
ようにディスクの特定の回転速度で発生させる必要があ
り、基準値とその許容範囲に対する精度から最終的にタ
イミング調整によって合わせ込むことを行なっている。
装置）では、モータによって回転されるディスクの記録
のスタート点を決めるためディスク１回転に１パルス信
号を発生させる。この信号はディスクの互換性を取れる
ようにディスクの特定の回転速度で発生させる必要があ
り、基準値とその許容範囲に対する精度から最終的にタ
イミング調整によって合わせ込むことを行なっている。
【０００３】ここで、従来のタイミング信号発生回路を
図４に示す。同図において、２０はコンパレータ、２１
はラッチ回路、２２はスイッチングトランジスタであ
る。コンパレータ２０の反転端子（−）には基準電圧Ｖ
ref2が供給され、非反転端子（＋）にはコンデンサＣの
電圧が印加される。
図４に示す。同図において、２０はコンパレータ、２１
はラッチ回路、２２はスイッチングトランジスタであ
る。コンパレータ２０の反転端子（−）には基準電圧Ｖ
ref2が供給され、非反転端子（＋）にはコンデンサＣの
電圧が印加される。
【０００４】今、ラッチ回路２１の出力がハイレベルの
状態でトリガーパルスＰがラッチ回路２１に入力される
と、ラッチ回路２１の出力は図５（ロ）に示すように反
転してローレベルになる。そのためトランジスタ２２が
ＯＦＦとなり、コンデンサＣは基準電圧Ｖref1のライン
２３から抵抗Ｒを通して流れる電流によって充電され、
その両端電圧が図５（ハ）に示すように上昇する。この
電圧はコンパレータ２０の非反転端子（＋）に入力され
る。そして、この電圧が基準電圧Ｖref2に達すると、コ
ンパレータ２０はハイレベルになり、それに伴ってラッ
チ回路２１の出力も反転してハイレベルになる。
状態でトリガーパルスＰがラッチ回路２１に入力される
と、ラッチ回路２１の出力は図５（ロ）に示すように反
転してローレベルになる。そのためトランジスタ２２が
ＯＦＦとなり、コンデンサＣは基準電圧Ｖref1のライン
２３から抵抗Ｒを通して流れる電流によって充電され、
その両端電圧が図５（ハ）に示すように上昇する。この
電圧はコンパレータ２０の非反転端子（＋）に入力され
る。そして、この電圧が基準電圧Ｖref2に達すると、コ
ンパレータ２０はハイレベルになり、それに伴ってラッ
チ回路２１の出力も反転してハイレベルになる。
【０００５】ラッチ回路２１がハイレベルになると、ト
ランジスタ２２がＯＮになり、コンデンサＣが急速に放
電されるため、そのコンデンサＣの電圧がローレベルに
なり、コンパレータ２０の出力はすぐにローレベルに転
じる。そのためコンパレータ２０の出力は図５（ニ）に
示すように幅狭のパルスとなる。出力端子２４に得られ
る出力（この場合ラッチ回路２１の出力）は図５（ロ）
に示すようになり、出力パルス幅に相当するＴがタイミ
ング時間となる。
ランジスタ２２がＯＮになり、コンデンサＣが急速に放
電されるため、そのコンデンサＣの電圧がローレベルに
なり、コンパレータ２０の出力はすぐにローレベルに転
じる。そのためコンパレータ２０の出力は図５（ニ）に
示すように幅狭のパルスとなる。出力端子２４に得られ
る出力（この場合ラッチ回路２１の出力）は図５（ロ）
に示すようになり、出力パルス幅に相当するＴがタイミ
ング時間となる。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来例では、抵抗ＲやコンデンサＣの値が温度変化や経年
変化によって変わると、タイミング時間Ｔが変化してし
まうという欠点がある。即ち、従来例において、タイミ
ング時間Ｔは、 Ｔ＝−ＣＲ ln（１−Ｖref2／Ｖref1） となるから、Ｖref2／Ｖref1を一定にすることで、Ｔは
専らＣ、Ｒの値で決まる。換言すれば、この式はタイミ
ング時間ＴがＣやＲの値の変化によって大きく変わるこ
とを意味する。このため従来例では、抵抗Ｒとコンデン
サＣとして温度変化や経年変化の極めて小さなものを選
択しなければならず、不便であった。
来例では、抵抗ＲやコンデンサＣの値が温度変化や経年
変化によって変わると、タイミング時間Ｔが変化してし
まうという欠点がある。即ち、従来例において、タイミ
ング時間Ｔは、 Ｔ＝−ＣＲ ln（１−Ｖref2／Ｖref1） となるから、Ｖref2／Ｖref1を一定にすることで、Ｔは
専らＣ、Ｒの値で決まる。換言すれば、この式はタイミ
ング時間ＴがＣやＲの値の変化によって大きく変わるこ
とを意味する。このため従来例では、抵抗Ｒとコンデン
サＣとして温度変化や経年変化の極めて小さなものを選
択しなければならず、不便であった。
【０００７】本発明はこのような点に鑑みなされたもの
であって、抵抗やコンデンサの値が変化してもタイミン
グ時間が変化しないようにしたタイミング信号発生回路
を提供することを目的とする。
であって、抵抗やコンデンサの値が変化してもタイミン
グ時間が変化しないようにしたタイミング信号発生回路
を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、第１、第２、第３の基準電圧と、前記第
１、第２の基準電圧間に順次直列に接続されたスイッチ
と、第１抵抗と、第２抵抗と、トリガー信号が印加され
該トリガー信号の印加時から基準時間の間、前記スイッ
チをＯＮさせるための基準パルスを発生する第１のパル
ス発生回路と、第１入力端が前記第１、第２抵抗の接続
中点に接続されるとともにコンデンサを介して自身の出
力端に接続され、第２入力端が前記第３基準電圧に接続
された演算増幅器と、前記演算増幅器の出力電圧を所定
値にクランプするクランプ回路と、前記演算増幅器の出
力電圧が所定値からずれた期間に対応するパルスを出力
する第２のパルス発生回路とを備えていて、前記第２の
パルス発生回路の出力パルスをタイミング信号とするよ
うに構成している。
め本発明では、第１、第２、第３の基準電圧と、前記第
１、第２の基準電圧間に順次直列に接続されたスイッチ
と、第１抵抗と、第２抵抗と、トリガー信号が印加され
該トリガー信号の印加時から基準時間の間、前記スイッ
チをＯＮさせるための基準パルスを発生する第１のパル
ス発生回路と、第１入力端が前記第１、第２抵抗の接続
中点に接続されるとともにコンデンサを介して自身の出
力端に接続され、第２入力端が前記第３基準電圧に接続
された演算増幅器と、前記演算増幅器の出力電圧を所定
値にクランプするクランプ回路と、前記演算増幅器の出
力電圧が所定値からずれた期間に対応するパルスを出力
する第２のパルス発生回路とを備えていて、前記第２の
パルス発生回路の出力パルスをタイミング信号とするよ
うに構成している。
【０００９】
【作用】このような構成によると、第１、第２、第３の
基準電圧をＶref1、Ｖref2、Ｖref3、第１、第２抵抗を
Ｒ1、Ｒ2、基準時間をＴ1とすると、タイミング信号に
よるタイミング時間Ｔは、 Ｔ＝（Ｒ2／Ｒ1）｛（Ｖref1ーＶref3）／（Ｖref3−Ｖ
ref2）｝Ｔ1 となり、コンデンサは関係しないとともに、抵抗の比
と、基準電圧の比が関与するだけである。従って、抵抗
や基準電圧の絶対値が変化しても相対値が変化しない限
り、タイミング時間Ｔは不変である。
基準電圧をＶref1、Ｖref2、Ｖref3、第１、第２抵抗を
Ｒ1、Ｒ2、基準時間をＴ1とすると、タイミング信号に
よるタイミング時間Ｔは、 Ｔ＝（Ｒ2／Ｒ1）｛（Ｖref1ーＶref3）／（Ｖref3−Ｖ
ref2）｝Ｔ1 となり、コンデンサは関係しないとともに、抵抗の比
と、基準電圧の比が関与するだけである。従って、抵抗
や基準電圧の絶対値が変化しても相対値が変化しない限
り、タイミング時間Ｔは不変である。
【００１０】
【実施例】図１は本発明の実施例のブロック図であり、
１はトリガーパルス入力端子、２はトリガーパルスＰ1
の入力に従って基準時間Ｔ1の幅をもつパルスＰ2を出力
する基準時間パルス発生回路である。Ｖref1、Ｖref2、
Ｖref3、はそれぞれ第１、第２、第３の基準電圧であ
る。第１、第２の基準電圧Ｖref1、Ｖref2の間にスイッ
チ３と第１抵抗Ｒ1と第２抵抗Ｒ2が順次直列に接続さ
れ、その第１、第２抵抗Ｒ1、Ｒ2の接続中点が演算増幅
器４の反転端子（−）に接続されている。
１はトリガーパルス入力端子、２はトリガーパルスＰ1
の入力に従って基準時間Ｔ1の幅をもつパルスＰ2を出力
する基準時間パルス発生回路である。Ｖref1、Ｖref2、
Ｖref3、はそれぞれ第１、第２、第３の基準電圧であ
る。第１、第２の基準電圧Ｖref1、Ｖref2の間にスイッ
チ３と第１抵抗Ｒ1と第２抵抗Ｒ2が順次直列に接続さ
れ、その第１、第２抵抗Ｒ1、Ｒ2の接続中点が演算増幅
器４の反転端子（−）に接続されている。
【００１１】演算増幅器４の非反転端子（＋）は第３の
基準電圧Ｖref3に接続されている。５は演算増幅器４の
出力電圧を所定値にクランプするためのクランプ回路で
ある。６は演算増幅器４の出力電圧を予め定めた基準値
と比較することによってパルスを出力する比較器であ
り、７は出力端子である。
基準電圧Ｖref3に接続されている。５は演算増幅器４の
出力電圧を所定値にクランプするためのクランプ回路で
ある。６は演算増幅器４の出力電圧を予め定めた基準値
と比較することによってパルスを出力する比較器であ
り、７は出力端子である。
【００１２】今、トリガーパルスＰ1が端子１を通して
基準時間パルス発生回路２に入力されると、基準時間パ
ルス発生回路２はトリガーパルスの立ち上がりから時間
Ｔ1の幅をもったパルスＰ2を出力する。このパルスＰ2
はスイッチ３に加えられ、スイッチ３をＴ1の期間だけ
ＯＮ状態とする。このため、Ｔ1の期間は演算増幅器４
の反転端子（−）は抵抗Ｒ2を介して基準電圧Ｖref2に
接続されるとともに、抵抗Ｒ1とスイッチ３を介して基
準電圧Ｖref1に接続されることになる。
基準時間パルス発生回路２に入力されると、基準時間パ
ルス発生回路２はトリガーパルスの立ち上がりから時間
Ｔ1の幅をもったパルスＰ2を出力する。このパルスＰ2
はスイッチ３に加えられ、スイッチ３をＴ1の期間だけ
ＯＮ状態とする。このため、Ｔ1の期間は演算増幅器４
の反転端子（−）は抵抗Ｒ2を介して基準電圧Ｖref2に
接続されるとともに、抵抗Ｒ1とスイッチ３を介して基
準電圧Ｖref1に接続されることになる。
【００１３】スイッチ３がＯＮになる前の状態では、演
算増幅器４の出力電圧はクランプ回路５の働きにより図
２（ｂ）に示すＥ0のレベルにクランプされているが、
スイッチ３がＯＮになると、コンデンサＣにはｉc＝ｉ1
−ｉ2なる電流が流れ、出力電圧は低下していく。ただ
し、Ｖref1＞Ｖref2とする。従って、Ｔ1の間に出力電
圧の変化Ｖは、 Ｖ＝（Ｔ1／Ｃ）［｛（Ｖref1−Ｖref3）／Ｒ1｝−
｛（Ｖref3−Ｖref2）／Ｒ2｝］となる。
算増幅器４の出力電圧はクランプ回路５の働きにより図
２（ｂ）に示すＥ0のレベルにクランプされているが、
スイッチ３がＯＮになると、コンデンサＣにはｉc＝ｉ1
−ｉ2なる電流が流れ、出力電圧は低下していく。ただ
し、Ｖref1＞Ｖref2とする。従って、Ｔ1の間に出力電
圧の変化Ｖは、 Ｖ＝（Ｔ1／Ｃ）［｛（Ｖref1−Ｖref3）／Ｒ1｝−
｛（Ｖref3−Ｖref2）／Ｒ2｝］となる。
【００１４】次にスイッチ３がＯＦＦになると、コンデ
ンサＣには反対方向に電流が流れるので、出力電流は上
昇していき、レベルＥ0に達すると、クランプ回路によ
りＥ0にクランプされる。この時間を図２（ｂ）に示す
ようにＴ2とすると、Ｔ2の間において、Ｖは、 Ｖ＝（Ｔ2／Ｃ）｛（Ｖref3−Ｖref2）／Ｒ2｝ と表わされる。
ンサＣには反対方向に電流が流れるので、出力電流は上
昇していき、レベルＥ0に達すると、クランプ回路によ
りＥ0にクランプされる。この時間を図２（ｂ）に示す
ようにＴ2とすると、Ｔ2の間において、Ｖは、 Ｖ＝（Ｔ2／Ｃ）｛（Ｖref3−Ｖref2）／Ｒ2｝ と表わされる。
【００１５】よって、 Ｔ2＝（Ｒ2／Ｒ1）［｛（Ｖref1ーＶref3）／（Ｖref3
−Ｖref2）−１｝］Ｔ1 となり、タイミング時間Ｔ＝Ｔ1＋Ｔ2は、 Ｔ＝（Ｒ2／Ｒ1）｛（Ｖref1ーＶref3）／（Ｖref3−Ｖref2）｝Ｔ1・・・（１） となる。この場合、タイミング時間Ｔは、抵抗比Ｒ2／
Ｒ1と、（Ｖref1ーＶref3）と（Ｖref3−Ｖref2）の比
と、基準時間Ｔ1によって決まる。抵抗Ｒ1やＲ2の値が
変わっても、その比が変化しない限り抵抗値の変化はタ
イミング時間Ｔに関係しない。基準電圧についても（Ｖ
ref1ーＶref3）／（Ｖref3−Ｖref2）が変化しなければ
問題ない。
−Ｖref2）−１｝］Ｔ1 となり、タイミング時間Ｔ＝Ｔ1＋Ｔ2は、 Ｔ＝（Ｒ2／Ｒ1）｛（Ｖref1ーＶref3）／（Ｖref3−Ｖref2）｝Ｔ1・・・（１） となる。この場合、タイミング時間Ｔは、抵抗比Ｒ2／
Ｒ1と、（Ｖref1ーＶref3）と（Ｖref3−Ｖref2）の比
と、基準時間Ｔ1によって決まる。抵抗Ｒ1やＲ2の値が
変わっても、その比が変化しない限り抵抗値の変化はタ
イミング時間Ｔに関係しない。基準電圧についても（Ｖ
ref1ーＶref3）／（Ｖref3−Ｖref2）が変化しなければ
問題ない。
【００１６】図３は本発明の具体的な実施例を示してお
り、基準時間発生回路２はディジタルモノマルチバイブ
レータ７と発振回路８とから成っており、トリガーパル
スＰ1の入力に従って基準時間Ｔ1の幅をもつパルスＰ2
を出力する。ここでは、スイッチ３はＮＰＮ型のトラン
ジスタＱ1で構成されており、基準電圧Ｖref1はグラン
ド電位となっている。電源ライン９には基準電圧Ｖref2
が与えられており、その基準電圧Ｖref2を抵抗Ｒ3とＲ4
で分圧した電圧が基準電圧Ｖref3として得られる。
り、基準時間発生回路２はディジタルモノマルチバイブ
レータ７と発振回路８とから成っており、トリガーパル
スＰ1の入力に従って基準時間Ｔ1の幅をもつパルスＰ2
を出力する。ここでは、スイッチ３はＮＰＮ型のトラン
ジスタＱ1で構成されており、基準電圧Ｖref1はグラン
ド電位となっている。電源ライン９には基準電圧Ｖref2
が与えられており、その基準電圧Ｖref2を抵抗Ｒ3とＲ4
で分圧した電圧が基準電圧Ｖref3として得られる。
【００１７】この実施例では、Ｖref1＜Ｖref2となって
いる。また、クランプ回路５はＰＮＰ型のトランジスタ
Ｑ2で構成されており、演算増幅器４の出力はトランジ
スタＱ2を介してＳ点に生じる。基準時間Ｔ1の間、トラ
ンジスタＱ1がＯＮし、電流ｉ1が流れる。そのためコン
デンサＣは（ｉ1−ｉ2）に相当する電流ｉcが図示の極
性で流れる。Ｔ1が過ぎると、ｉc＝ｉ2の電流が逆方向
に流れる。上述した（１）式に、Ｖref1＝０、Ｖref3＝
｛Ｒ4／（Ｒ3＋Ｒ4）｝Ｖref2を代入して整理すると、 Ｔ＝Ｔ1（Ｒ2／Ｒ1）／［１−１／｛１＋（Ｒ3／
Ｒ4）｝］ となる。ここでは基準電圧にも関係なく、抵抗Ｒ1とＲ2
の比、及び抵抗Ｒ3とＲ4の比によってのみタイミング時
間Ｔが決まる。
いる。また、クランプ回路５はＰＮＰ型のトランジスタ
Ｑ2で構成されており、演算増幅器４の出力はトランジ
スタＱ2を介してＳ点に生じる。基準時間Ｔ1の間、トラ
ンジスタＱ1がＯＮし、電流ｉ1が流れる。そのためコン
デンサＣは（ｉ1−ｉ2）に相当する電流ｉcが図示の極
性で流れる。Ｔ1が過ぎると、ｉc＝ｉ2の電流が逆方向
に流れる。上述した（１）式に、Ｖref1＝０、Ｖref3＝
｛Ｒ4／（Ｒ3＋Ｒ4）｝Ｖref2を代入して整理すると、 Ｔ＝Ｔ1（Ｒ2／Ｒ1）／［１−１／｛１＋（Ｒ3／
Ｒ4）｝］ となる。ここでは基準電圧にも関係なく、抵抗Ｒ1とＲ2
の比、及び抵抗Ｒ3とＲ4の比によってのみタイミング時
間Ｔが決まる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
タイミング時間が演算増幅器のコンデンサの容量値に影
響されず、またタイミング時間に関係する回路因子が比
の形で関与するので、例えば抵抗等の絶対値が変化して
も、相対値が変化しない限りタイミング時間は変化しな
いので、抵抗等の使用部品として温度変化や経年変化の
極めて小さい部品を選ぶという必要性がなく、便利であ
るとともに、信頼性の高いタイミング信号を得ることが
できる。
タイミング時間が演算増幅器のコンデンサの容量値に影
響されず、またタイミング時間に関係する回路因子が比
の形で関与するので、例えば抵抗等の絶対値が変化して
も、相対値が変化しない限りタイミング時間は変化しな
いので、抵抗等の使用部品として温度変化や経年変化の
極めて小さい部品を選ぶという必要性がなく、便利であ
るとともに、信頼性の高いタイミング信号を得ることが
できる。
【図１】本発明を実施したタイミング信号発生回路のブ
ロック図。
ロック図。
【図２】図１の動作説明用の波形図。
【図３】本発明の具体的な実施例の回路図。
【図４】従来例の回路図。
【図５】図５の動作説明用の波形図。
２ 基準時間パルス発生回路 ３ スイッチ ４ 演算増幅器 ５ クランプ回路 ６ 比較器 Ｒ1、Ｒ2 抵抗 Ｃ コンデンサ Ｔ1 基準時間 Ｔ タイミング時間
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G11B 19/06 501 H03K 3/023
Claims (2)
- 【請求項１】第１、第２、第３の基準電圧と、 前記第１、第２の基準電圧間に順次直列に接続されたス
イッチと、第１抵抗と、第２抵抗と、 トリガー信号が印加され該トリガー信号の印加時から基
準時間の間、前記スイッチをＯＮさせるためのパルスを
発生する第１のパルス発生回路と、 第１入力端が前記第１、第２抵抗の接続中点に接続され
るとともにコンデンサを介して自身の出力端に接続さ
れ、第２入力端が前記第３基準電圧に接続された演算増
幅器と、 前記演算増幅器の出力電圧を所定値にクランプするクラ
ンプ回路と、 前記演算増幅器の出力電圧が所定値からずれた期間に対
応するパルスを出力する第２のパルス発生回路と、 を備え、前記第２のパルス発生回路の出力パルスをタイ
ミング信号とするタイミング信号発生回路。 - 【請求項２】前記タイミング信号発生回路を具備する電
子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5122612A JP2783964B2 (ja) | 1993-05-25 | 1993-05-25 | タイミング信号発生回路 |
| US08/248,887 US5436583A (en) | 1993-05-25 | 1994-05-25 | Timing signal generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5122612A JP2783964B2 (ja) | 1993-05-25 | 1993-05-25 | タイミング信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06333328A JPH06333328A (ja) | 1994-12-02 |
| JP2783964B2 true JP2783964B2 (ja) | 1998-08-06 |
Family
ID=14840263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5122612A Expired - Fee Related JP2783964B2 (ja) | 1993-05-25 | 1993-05-25 | タイミング信号発生回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5436583A (ja) |
| JP (1) | JP2783964B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07193564A (ja) * | 1993-12-25 | 1995-07-28 | Nec Corp | クロック再生装置および再生方法 |
| US5757210A (en) * | 1995-08-30 | 1998-05-26 | Cherry Semiconductor Corporation | Comparator with latch |
| US5841313A (en) * | 1995-08-30 | 1998-11-24 | Cherry Semiconductor Corporation | Switch with programmable delay |
| US5793241A (en) * | 1995-11-30 | 1998-08-11 | Cherry Semiconductor Corporation | High speed active op-amp clamp |
| US5907254A (en) * | 1996-02-05 | 1999-05-25 | Chang; Theodore H. | Reshaping periodic waveforms to a selected duty cycle |
| US7722988B2 (en) * | 2005-08-16 | 2010-05-25 | Eveready Battery Company, Inc. | All-temperature LiFeS2 battery with ether and low concentration LiI electrolyte |
| US7889452B2 (en) * | 2008-03-31 | 2011-02-15 | Texas Instruments Incorporated | Hard disk drive preamplifier timers and methods to calibrate hard disk drive preamplifier timers |
| US11393529B2 (en) * | 2019-08-16 | 2022-07-19 | Crossbar, Inc. | Capacitance measurement and apparatus for resistive switching memory devices |
| CN111669154B (zh) * | 2020-06-02 | 2023-03-10 | 中北大学 | 一种用于随机脉宽调制的三角载波发生器 |
| CN112367064B (zh) * | 2020-11-13 | 2024-05-03 | 杭州申昊科技股份有限公司 | 超声高压脉冲同步触发输出电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4138615A (en) * | 1977-09-06 | 1979-02-06 | The United States Of America As Represented By The Secretary Of The Navy | Presettable integrating timing circuit |
| JPS5863225A (ja) * | 1981-10-12 | 1983-04-15 | Nippon Telegr & Teleph Corp <Ntt> | 電圧・パルス幅変換器 |
| EP0366831B1 (en) * | 1988-11-04 | 1993-03-10 | Horiba, Ltd. | Temperature compensating circuit |
| JP2546085B2 (ja) * | 1991-06-07 | 1996-10-23 | ティアック株式会社 | ディスク装置 |
-
1993
- 1993-05-25 JP JP5122612A patent/JP2783964B2/ja not_active Expired - Fee Related
-
1994
- 1994-05-25 US US08/248,887 patent/US5436583A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5436583A (en) | 1995-07-25 |
| JPH06333328A (ja) | 1994-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2783964B2 (ja) | タイミング信号発生回路 | |
| US4384251A (en) | Pulse-duty-cycle-type evaluation circuit for a variable inductance | |
| US4588984A (en) | Clocked precision integrating analog-to-digital converter system | |
| JP2623467B2 (ja) | 信号波発振回路 | |
| JP2544746B2 (ja) | パルス幅変調波発生回路 | |
| JP2874453B2 (ja) | ワンショットマルチバイブレータ | |
| JPH0448812A (ja) | ランプ波形発生回路 | |
| JP3440482B2 (ja) | 切替回路 | |
| JP2869216B2 (ja) | パルス・ストレッチャー回路 | |
| JPH05333069A (ja) | 電気抵抗測定方法 | |
| JP2603355B2 (ja) | 集積回路装置 | |
| JP2846747B2 (ja) | モータ駆動用の基準電圧可変回路 | |
| JPH0631426Y2 (ja) | 負荷駆動回路 | |
| JPH084748Y2 (ja) | 基準電圧回路及び発振回路 | |
| JPH05136662A (ja) | パルス供給回路 | |
| KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
| JP3254897B2 (ja) | Ａ／ｄ変換装置 | |
| JPH0733459Y2 (ja) | 磁気テープ記録再生装置のモード切り替え等のための積分回路 | |
| JPS6312582Y2 (ja) | ||
| JP2781704B2 (ja) | 定電流回路 | |
| JPS6033631Y2 (ja) | 自己出力選択形ワンシヨツト回路 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JPS626524A (ja) | Ｐｗｍ駆動回路 | |
| JPS61239116A (ja) | 磁気検出回路の出力パルス自動整形回路 | |
| JPS63127614A (ja) | ピ−クデイテクタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |