JP2546085B2 - ディスク装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マイクロフロッピーデ
ィスク又はこれに類似の記録媒体ディスクを使用して信
号の記録又は再生を行うためのディスク装置に関し、更
に詳細には、インデックスパルスの生成に関する。

【０００２】

【従来の技術】マイクロフロッピーディスクと呼ばれて
いる直径８６mm（約３．５インチ）の磁気ディスク及び
これを使用してデータの記録又は再生を行う装置は公知
である。フロッピーディスク即ち磁気ディスクカートリ
ッジ１は、図１及び図２に示すように、記録媒体ディス
ク２を剛性を有する合成樹脂ケース３に収容することに
より構成されている。ケース３はその表面４と裏面５と
の両方にヘッド挿入用開口６、７を有し、非使用時には
この開口６、７はスライド式のシャッタ８によって閉じ
られている。シャッタ８は図１で右方向にバネ（図示せ
ず）によって偏倚されており、使用時にはこの偏倚力に
抗してシャッタ８を左に移動させる。このディスクカー
トリッジ１のディスク２は磁気シート２ａとこの中央に
装着された金属円板から成るハブ２ｂとから成る。ディ
スク２はクランパで押圧して回転させるものではないの
で、ケース３の裏面５にのみハブ２ｂを露出させるため
の開口９が設けられ、ここからハブ２ｂが露出されてい
る。このハブ２ｂはスピンドル挿入孔１０ａと駆動ピン
挿入孔１０ｂとが設けられている。

【０００３】駆動ピン挿入孔１０ｂはディスク２のトラ
ックの基準位置（第１番目のセクタの始まり）と所定の
位置関係を有する。５．２５インチ型フロッピーディス
クの場合には、インデックスホールがディスクに形成さ
れているので、これを検出し、このインデックスホール
を基準にしてトラックフォーマットを形成すればよい。
しかし、３．５インチ型のフロッピーディスクの場合に
はディスク２にインデックスホールが形成されていない
ので、例えば、米国特許第４，７５８，９１５号明細書
に示されているように駆動ピン挿入孔１０ｂに挿入され
るディスク回転台の駆動ピンに一定の角度位置関係を有
するスピンドルモータの回転子に磁石又は光反射体等の
インデックス（指標）を設け、これを磁電変換素子（磁
気センサ）又はフォトカプラーで検出する。

【０００４】ところで、磁電変換素子及びフォトカプラ
ー等のインデックスセンサを設けると、コスト高になる
のみでなく、ディスク装置の小型化及び薄型化が阻害さ
れる。

【０００５】そこで、本発明の目的は、ディスク装置の
低コスト化、小型化及び薄型化を可能にすることにあ
る。

【０００６】

【課題を解決するための手段】上記目的を達成するため
の本発明は、記録媒体ディスクを回転するための回転台
と、前記ディスクとの相対的走査運動によって信号を変
換する信号変換器と、前記回転台に結合されており、且
つＮ極とＳ極合せて２ｎ極（ｎは整数）を有する磁石か
ら成る回転子と複数相の固定子巻線とを備えているブラ
シレス直流モータと、前記複数相の固定子巻線に電源か
ら選択的に電力を供給するように前記複数の固定子巻線
に接続された複数のスイッチング素子と、前記回転子の
位置を前記磁石の移動に基づいて検出するために前記複
数相に対応して設けられた複数の位置検出用磁電変換素
子と、前記複数の磁電変換素子の出力に基づいて前記複
数のスイッチング素子のオン・オフ制御信号を形成する
スイッチ制御回路と、前記回転子の回転速度情報を周波
数信号で得るように形成された速度検出器と、前記速度
検出器の出力に基づいて前記ブラシレス直流モータを定
速制御する速度制御回路とを備えたディスク装置におい
て、前記速度検出器から得られた周波数信号に同期した
第１のパルスを形成するために前記速度検出器に接続さ
れた第１のパルス形成回路と、前記複数の位置検出用磁
電変換素子から選択された１つから得られた周期性を有
する位置検出信号に同期した第２のパルスを形成するた
めに選択された前記磁電変換素子に接続された第２のパ
ルス形成回路と、前記第１及び第２のパルス形成回路に
接続され且つ前記第１のパルスと前記第２のパルスの時
間軸上での一致を示す出力パルスを得るように形成され
た一致判定回路とを備えており、且つ前記回転台の１回
転中に得られる前記第１のパルスの数（Ｐ）と前記回転
子の極数ｎは公約数を持たないように設定されており、
前記回転台の１回転中の少なくとも１つの特定角度位置
に対応して前記一致判定回路から出力パルスが発生する
ように前記第１及び第２のパルスの幅及び位置が設定さ
れていることを特徴とするディスク装置に係わるもので
ある。

【０００７】請求項１の発明においては、更に前記一致
判定回路から前記回転台の１回転中に複数の特定角度位
置を示す複数の出力パルスが発生するように前記第１及
び第２のパルスの幅及び位置が設定されており、前記回
転台の１回転中に前記一致判定回路から得られた複数の
出力パルスから特定された１つの出力パルスを抽出する
パルス抽出回路が設けられており、前記回転台の１回転
の時間Ｔ１において、前記一致判定回路からＴ１／２よ
りも長い時間間隔Ｔｘを含んで複数の出力パルスを発生
させることができるように前記第１及び第２のパルスの
幅及び位置が決定されており、前記パルス抽出回路が前
記長い時間間隔Ｔｘの終りの出力パルスを抽出するよう
に形成されている。

【０００８】なお、請求項２に示すように、前記パルス
抽出回路を、前記一致判定回路の出力パルスによってト
リガされ、前記長い時間間隔Ｔｘよりも短い前記第２の
パルスの時間間隔Ｔｙよりは長い持続時間Ｔｍを発生す
る再トリガ可能な単安定マルチバイブレータと、前記再
トリガ可能な単安定マルチバイブレータからマスク用出
力パルスが発生している期間はトリガが禁止され、前記
再トリガ可能な単安定マルチバイブレータからマスク用
出力パルスが発生していない時に前記一致判定回路の出
力パルスでトリガされるように形成された抽出用単安定
マルチバイブレータとで構成することが望ましい。

【０００９】請求項３に示すように、前記一致判定回路
は、トリガ入力端子の他にリセット端子を有する単安定
マルチバイブレータであり、前記トリガ入力端子に前記
第１のパルス形成回路が接続され、前記リセット端子に
前記第２のパルス形成回路が接続され、前記単安定マル
チバイブレータは前記第２のパルス内に前記第１のパル
スの前縁が位置した時にのみトリガされて一定幅の出力
パルスを発生するように構成されていることが望まし
い。

【００１０】請求項６に示すように、前記一致判定回路
は、トリガ入力端子の他にリセット端子を有する単安定
マルチバイブレータであり、前記トリガ入力端子に前記
第２のパルス形成回路が接続され、前記単安定マルチバ
イブレータは前記リセット端子に前記第１のパルス形成
回路が接続され、前記第１のパルス内に前記第２のパル
スの前縁が位置した時にのみトリガされて一定幅の出力
パルスを発生するように構成されていることが望まし
い。 なお、請求項４、５、７、８に示すように第１及び
第２のパルスの幅を決定し、また請求項９に示すように
タイミング調整回路を設けることが望ましい。

【００１１】

【作用】請求項１において、第１のパルスの数と極数ｎ
とが公約数を持たないように設定すれば、一致判定回路
の出力パルスが回転台の１回転中に周期性を持って発生
しなくなり、複数の特定角度位置において出力パルスを
発生させることが可能になる。回転台の１つの角度位置
（インデックス）を示す出力パルスのみを得るために、
長い時間間隔Ｔｘに着目すれば、特定パルスの抽出が容
易になる。請求項２に示すように再トリガ可能な単安定
マルチバイブレータを使用すると、不要出力パルスを容
易にマスクすることができる。請求項３又は６のように
一致判定回路をリセット端子を有する単安定マルチバイ
ブレータとすることにより、一定パルス幅の一致判定出
力を容易に得ることができる。請求項４又は７のように
第１及び第２のパルスを設定すると、１回転中の特定角
度位置で一致判定出力パルスを得ることができる。請求
項５又は８のように第１及び第２のパルスを設定する
と、１回転中に１個のみ一致判定出力パルスを得ること
ができ、パルス抽出回路が不要になる。請求項９に示す
ように、タイミング調整回路を設けると、回転台とモー
タとの速度検出器との位置関係を機械的に調整する代り
に、電気的に調整することが可能になる。

【００１２】

【実施例】次に、図１〜図１０を参照して本発明の実施
例に係わるフロッピーディスク装置を説明する。図１及
び図２のフロッピーディスクカートリッジ１を使用する
フロッピーディスク装置の主要部は図３に示すように、
ディスク吸着台即ちターンテーブル（回転台又は回転
板）１１と、モータ１２と、モータ１２等を設けるため
の回路基板１３とから成るディスク駆動部分を有する。
ディスク２に接触する信号変換磁気ヘッド１４、１５は
キャリッジ１６とヘッド支持アーム１７とに取り付けら
れている。アーム１７は板バネ１８によってキャリッジ
１６に回動自在に支持され、且つバネ１９によって時計
回り方向に偏倚されている。カートリッジ１をディスク
駆動部分に装着する時には一対の磁気ヘッド１４、１５
間に空間が生じるようにアーム１７は反時計回り方向に
強制的に回動される。なおヘッド１４、１５は移動機構
２０によってディスク２の半径方向に移動される。

【００１３】ターンテーブル１１には図１及び図２から
明らかなように、ハブ２ｂを吸着するためのプラスチッ
クマグネットから成るハブ吸着磁石２１が固着されてい
る。このターンテーブル１１は磁気回路を形成するため
に磁性体金属板から成り、この中央にスピンドル２２が
固着されている。

【００１４】モータ１２はアウターロータ型のブラシレ
ス直流モータであり、図３に示すようにターンテーブル
１１に結合された回転子のヨーク２３と、ヨーク２３の
下面に固着された磁石２４とから成る回転子２５と、基
板１３上に設けられた固定子巻線２５で構成されてい
る。なお、回転子磁石２４の磁極の移動を検出するため
のホール素子から成る３個の磁電変換素子２７が固定子
巻線２６の近傍に配置されている。ターンテーブル１１
及び回転子２５に一体化されたスピンドル２２は軸受２
８を介して基板１３で支持されている。

【００１５】ハブ２ｂの穴１０ｂに挿入するための駆動
ピン２９は、ステンレススチール等の板バネから成る支
持アーム３０の先端部分に装着されている。即ち、駆動
ピン２９は軸３１とこれに回転自在に装着されたローラ
３２とから成り、軸３１が支持アーム３０の先端部分に
植設され、支持アーム３０の他端はターンテーブル１１
に固着されている。

【００１６】モータ１２の回転速度を検出する電磁式速
度検出器（周波数発電機）を構成する磁石３３が回転子
２５のヨーク２３の外周縁に固着され、磁石３３の回転
に対応した出力を得るためのコイル３４が基板１３上に
設けられている。

【００１７】ブラシレス直流モータ１２のｎ極（８極）
構造の回転子２５の磁石２４は図６に示すようにリング
状に形成されており、８個のＮ極と８個のＳ極とを交互
に有する。また、速度検出器の磁石３３は４９個のＮ極
とＳ極とを交互にリング状に有する。磁石２４、３３の
Ｎ極及びＳ極は、駆動ピン２９の位置に対して所定の関
係を有するように決定される。

【００１８】固定子巻線２６は図７に原理的に示すよう
に配置される。固定子巻線２６は１２個に分割して配置
されているが、３相モータであるので、電気的には第
１、第２及び第３相巻線に分割されている。３個の磁電
変換素子２７は１２０度間隔に配置されている。固定子
巻線２６及び磁電変換素子２７は勿論、回転子磁石２４
の磁界が作用する範囲に配置されている。速度検出器の
巻線３４は磁石３３のＮ磁極とＳ極との対のピッチと同
一ピッチの多数の凹凸を周期的に有するくし歯導体パタ
ーンから成る。磁石３３の磁極が巻線３４の各歯を横切
るごとに各歯に電圧が誘起し、この合計が導体パターン
３４の端子間に得られる。なお、図７に示す基板１３上
には、磁電変換素子２７に対する配線や巻線２６の相互
の接続導体が設けられているが、これ等の図示は省略さ
れている。

【００１９】図８は速度検出器の導体パターン３４の出
力と磁電変換素子２７の出力に基づいてモータ１２を制
御し且つインデックスパルスを生成するための回路を示
す。モータ１２の３相巻線２６はスイッチング素子３
５、３６、３７及び速度制御回路３８を介して電源３９
に接続されている。ホール素子から成る回転子磁極検出
用の磁電変換素子２７は増幅器３９を介して周知のマト
リックス回路４０に接続されている。マトリックス回路
４０は磁電変換素子２７の出力の基づいて回転子２５の
磁石２５の磁極位置を知り、スイッチング素子３５、３
６、３７のオン・オフ制御信号を形成する。速度検出用
導体パターン３４の端子間電圧は増幅器４１で増幅さ
れ、速度制御回路３８に送られる。速度制御回路３８は
モータ１２の回転速度が一定になるように巻線２６の電
流を周知の方法で制御する。

【００２０】速度検出導体パターン３４の出力と磁電変
換素子２７の出力に基づいてインデックスパルスを生成
するためのインデックスパルス形成回路４２は、第１及
び第２のパルス形成回路４３、４４と、一致判定用のＡ
ＮＤゲート（論理積回路）４５と、パルス抽出回路４６
と、タイミング調整回路４７とから成る。

【００２１】第１のパルス形成回路４３は波形整形回路
４８と第１のモノマルチバイブレータ４９とから成る。
波形整形回路４８はゼロクロス・コンパレータから成
り、増幅器４１に接続され、増幅器４１から得られる図
９の（Ａ）に示す正弦波状の速度検出電圧（周波数信
号）を図９の（Ｂ）に示すデューティ比が約５０％の第
１の方形波パルスに整形する。ディスク２即ちモータ１
２が１回転する期間Ｔ1 に波形整形回路４８から得られ
る速度検出パルスの数Ｐは速度検出器の磁石３３のＮ極
とＳ極の対の数（４９）と同一である。

【００２２】波形整形回路４８に接続された第１の単安
定マルチバイブレータ（以下、ＭＭＶと言う）４９は、
図９の（Ｂ）のパルスの前縁でトリガされて図９の
（Ｃ）に示す狭幅の第１の方形波パルスを発生する。図
９の（Ｃ）の第１の方形波パルスの幅は図９の（Ｂ）に
示すパルスの周期Ｔ2 の1/4 である。第２のパルス形成
回路４４は波形整形回路５０と第２のＭＭＶ５１とから
成る。波形整形回路５０はゼロクロス・コンパレータか
ら成り、３つの増幅器３９から選択された１つに接続さ
れ、選択された磁電変換素子２７から得られる図９の
（Ｄ）に示す周期性を有する正弦波状出力をデューティ
比約５０％の方形波（図９には示さず）に整形する。こ
の波形整形回路５０からはディスク２即ちモータ１２の
１回転中に、回転子２５の磁石２４のＮ極とＳ極との対
即ちモータの極数ｎに対応した数（８個）のパルスが得
られる。

【００２３】第２のＭＭＶ４４は波形整形回路５０に接
続され、この出力パルスの立上り（前縁）でトリガされ
て図９の（Ｅ）に示す第２の方形波パルスを発生する。
図９の例では（Ｅ）に示す第２のパルスは図９（Ｂ）に
示すパルス周期の１／８未満である。

【００２４】ＡＮＤゲート４５はインデックスパルスを
生成するために一致判定するものであり、一方の入力端
子が第１のＭＭＶ４９に接続され、他方の入力端子が第
２のＭＭＶ５１に接続されている。このＡＮＤゲート４
５は２つの入力が同時に高レベル（Ｈ）の時にのみ高レ
ベルの出力を発生する。なお、このＡＮＤゲート４５の
代りにリセット機能を有するＭＭＶ（例えばモトローラ
社のＭＣ５４／７４ＨＣ４５３８のＩＣ）を使用するこ
とができる。ＡＮＤゲート４５は図９の（Ｃ）に示す第
１の方形波パルスと図９の（Ｅ）に示す第２の方形波パ
ルスとが同一時間に発生した時のみ図９の（Ｆ）に示す
出力パルスを発生する。図９の実施例では（Ｆ）に示す
ように回転台１１の１回転期間Ｔ1 に３個の出力パルス
Ａ1 、Ａ2、Ａ3 を発生する。この出力パルスＡ1〜Ａ3
は次の１回転でも同一角度位置で発生する。従って、回
転台１１の特定角度位置情報として使用することができ
る。フロッピーディスク装置は駆動ピン２９に対応して
１回転に１つのインデックスパルスを要求している。従
って、図９の（Ｆ）の複数の出力パルスから１つのみを
抽出する。

【００２５】パルス抽出回路４６はリセット機能を有す
る第３のＭＭＶ５２とマスク信号形成用の再トリガ可能
な第４のＭＭＶ５３とから成る。第３のＭＭＶ５２は前
述のモトローラ社のＭＣ５４／７４ＨＣ４５３８のＩＣ
で構成することができる。この第３のＭＭＶ５２のトリ
ガ入力端子はＡＮＤゲート４５に接続され、リセット端
子Ｒは再トリガ可能なＭＭＶ５３に接続されている。第
３のＭＭＶ５２はリセット端子Ｒに非リセット（非マス
ク）を示す高レベル信号が入力している時にのみＡＮＤ
ゲート４５の出力パルスの前縁でトリガ可能であり、図
９の（Ｈ）に示す低レベルのパルスを出力する。

【００２６】再トリガ可能なＭＭＶ５３はＡＮＤゲート
４５に接続され、図９の（Ｆ）に示す出力パルスに応答
して図９の（Ｇ）に示す低レベル出力パルスを発生す
る。このＭＭＶ５３の低レベル出力パルスの幅（最後の
トリガパルスからのパルス持続期間）Ｔm は次の条件を
満足するように設定されている。即ち、このＴm は、図
９の（Ｆ）に示すＡＮＤゲート４５の出力パルスＡ1〜
Ａ3 の内で相互間隔の最も長い２つのパルスＡ3 とＡ1
の時間間隔Ｔx よりも短く、且つＴx よりも短い２つの
パルスの時間間隔Ｔy よりも長く設定されている。Ｔy
＜Ｔm ＜Ｔxを満足するようにＴm を設定すると、ＭＭ
Ｖ４８がトリガされてパルス持続期間Ｔmが終了する前
に次のトリガパルスが入力した時に再びＴm の持続期間
がスタートし、Ｔy の間隔で発生する出力パルスＡ2 、
Ａ3 はマスクされる。図９の実施例では出力パルスＡ1
の少し前で再トリガ可能なＭＭＶ５３の出力が高レベル
となり、マスク作用が解除されているので、出力パルス
Ａ1 が発生した時には第３のＭＭＶ５２はトリガ可能で
あり、図９の（Ｈ）に示す低レベル（負）の出力パルス
を発生する。この出力パルスは図９の（Ｆ）のパルスＡ
1 に同期しているので、このパルスＡ1 と実質的に同一
である。第３のＭＭＶ５２はパルスＡ1 の前縁でトリガ
された後に再トリガ可能なＭＭＶ５３の低レベル出力か
ら成るマスク信号をリセット端子Ｒに受けるので、その
後のパルスＡ2 、Ａ3 には応答しない。

【００２７】タイミング調整回路４７はパルス幅可変の
第５のＭＭＶ５４と、第６のＭＭＶ５５とから成る。パ
ルス幅可変ＭＭＶ５４は第３のＭＭＶ５２に接続され、
図１０の（Ｄ）に示す第３のＭＭＶ５２の低レベルの出
力パルスの前縁でトリガされ、図１０の（Ｅ）に示すよ
うなパルスを発生する。このＭＭＶ５４の出力パルスの
幅は時定数回路の可変抵抗器５６によって調整可能であ
る。従って、ＭＭＶ５４の出力パルスの後縁（立下り）
時点を調整することができる。そこで、駆動ピン２９に
対して所定の関係を有するように図１０の（Ｅ）に示す
ＭＭＶ５４の出力パルスの立上りを調整する。第６のＭ
ＭＶ５５は第５のＭＭＶ５４に接続されており、図１０
の（Ｅ）のパルスの立下り（後縁）でトリガされて図１
０の（Ｆ）に示す所定幅の低レベル（負）パルスを発生
する。これは１回転期間Ｔ1 に１個発生するパルスであ
るので、インデックスパルスとして使用することができ
る。 図１０の（Ｆ）に示すインデックスパルスを所定
位置に発生させるため調整又は所定位置に発生している
か否かを確認するために、フォーマット済の標準フロッ
ピーディスクをディスク装置に装填し、ヘッド１４又は
１５でトラックフォーマットに含まれる同期信号を検出
し、この検出された同期信号と図１０の（Ｆ）のインデ
ックスパルスとの時間関係を調べて図１０の（Ｆ）のイ
ンデックスパルスの位置が正確か否かを判定することが
できる。

【００２８】駆動ピン２９と磁石２４、３３及び磁電変
換素子２７との相互位置関係、又は磁石２４と３３との
相互位置関係の調整でインデックスパルスの発生位置を
調整することができる。しかし、これのみでインデック
スパルスの発生位置を調整せずにタイミング調整回路４
７を使用して調整すれば、容易且つ短時間で調整が終了
する。

【００２９】なお、図８の実施例では第１〜第６のＭＭ
Ｖ４９、５１、５２、５３、５４、５５のすべてが、モ
トローラ社のＭＣ５４／７４ＨＣ４５３８のＩＣで構成
されている。

【００３０】図９の実施例では、図９の（Ｅ）に示すＭ
ＭＶ４４から１回転中の最初に得られる第２の方形波パ
ルスＡ1 を図９の（Ｃ）の第１の方形波パルスに一致さ
せるように磁石２４と３３の相互位置関係が設定されて
いる。図１０の（Ａ）（Ｂ）はこれを詳しく示す。図１
０の（Ａ）に示す第１のＭＭＶ４９の出力パルスはこの
周期Ｔ2 の1/4 のパルス幅Ｔa を有する。図１０の
（Ｂ）のＭＭＶ５１の出力パルスの幅Ｔb はＴ2 の1/8
未満である。１回転期間Ｔ1 に発生する８個の第２のＭ
ＭＶ５１の出力パルスから選択された１つのパルスの前
縁は図１０の（Ａ）の第１の方形波パルス内に位置決め
されている。８個の第２の方形波パルスの内の１つを上
述の条件に設定すると、図９の（Ｆ）に示すようにＡＮ
Ｄゲート４５の出力パルスが得られる。

【００３１】回転台１１の１回転中の特定角度位置に対
応してＡＮＤゲート４５から出力パルスを得る方法とし
て次に示す第１及び第２の方法がある。第１の方法は、
図１０に示すようにＭＭＶ４９から得られる第１のパル
スの幅Ｔa を第１のパルスの周期Ｔ2 の１／２以下に設
定し、ＭＭＶ５１から得られる第２のパルスの幅Ｔbを
第１のパルスの周期Ｔ2 の１／８よりも小さく設定し、
且つ回転台１１の１回転中に少なくとも１回は第２のパ
ルスの前縁が第１のパルス内に位置するように第１及び
第２のパルスの発生位置を設定する方法である。第２の
方法は、図１１に示すようにＭＭＶ４９から得られる第
１のパルスの幅Ｔa を第１のパルスの周期Ｔ2 の１／８
よりも小さく設定し、ＭＭＶ５１から得られる第２のパ
ルスの幅Ｔb を第１のパルスの周期Ｔ2 の１／２以下に
設定し、且つ回転台１１の１回転中に少なくとも１回は
第１のパルスの前縁が第２のパルス内に位置するように
第１及び第２のパルスの発生位置を設定する方法であ
る。

【００３２】ＭＭＶ４９、５０から発生する第１及び第
２のパルスの幅及び位置を特定された状態に設定すれ
ば、回転台１１の１回転中に出力パルスを１個のみ得る
ことができる。図１２はこの実施例を示す。図１２の回
路は図８のパルス抽出回路４６に相当するものを持たな
いので、図８のＡＮＤゲート４５に相当するリセット端
子Ｒを有するＭＭＶ６０の出力端子がＭＭＶ５４に接続
されている。なお、図１２、及び後述する更に別の実施
例を示す図１５、図１７、図１９、図２２において、図
８と共通する部分には同一の符号を付してこの説明を省
略する。なお、ＭＭＶ６０は図１５のものと同一であ
り、この詳細は後で説明する。

【００３３】パルス抽出回路４６を省くことを可能にす
るために、ＭＭＶ４９、５１からＭＭＶ６０に入力させ
る第１及び第２のパルスの幅及び位置を図１３又は図１
４に示すように設定する。図１３又は図１４に示すよう
に、第１及び第２のパルスを設定するための調整は、図
６の磁石２４、３３の位置の調整、又は図７の磁電変換
素子２７の位置の調整、又は波形整形回路４８、５０の
調整、又はＭＭＶ４９、５１の調整等で行う。

【００３４】図１３では、ＭＭＶ４９、５１から得られ
る第１及び第２のパルスの幅Ｔａ、Ｔｂが夫々第１のパ
ルスの周期Ｔ２の１／８よりも小さく設定され、且つ回
転台１１の１回転中に、図１３の（Ａ）の第１のパルス
の前縁が図１３の（Ｂ）の第２のパルス内に１回のみ位
置するように設定されている。これにより、ＭＭＶ６０
から１回転中に図１３の（Ｃ）に示す出力パルスが１つ
のみ発生する。図１４では、ＭＭＶ４９、５１から得ら
れる第１及び第２のパルス幅Ｔａ、Ｔｂが夫々第１のパ
ルスの周期Ｔ２の１／８よりも小さく設定され、且つ前
記回転台１１の１回転中に、図１４の（Ｂ）に示す第２
のパルスの前縁が（Ａ）に示す第１のパルス内に１回の
み位置するように設定されている。これにより、１回転
中に１個のパルスが図１４の（Ｃ）に示すように得られ
る。

【００３５】図１５は更に別の実施例を示す。この図１
５では図８のＡＮＤゲート４５の代りに、リセット端子
Ｒを有するＭＭＶ６０が設けられている。このＭＭＶ６
０は図８のＭＭＶ５２と同一のものであり、モトローラ
社のＭＣ５４／７４ＨＣ４５３８のＩＣ６１に出力パル
ス幅決定用の抵抗ＲとコンデンサＣを接続したものから
成る。ＩＣ６０の第１のトリガ入力端子Ａは波形整形回
路４８に接続され、リセット端子ＲはＭＭＶ５１に接続
されている。第２のトリガ入力端子Ｂは正の電源端子Ｖ
ｃｃに接続されている。このＭＭＶ６０はリセット端子
Ｒが高レベルの期間においてトリガ入力端子Ａが低レベ
ルから高レベルに立上った時のみトリガされ、Ｑの反転
で示す反転出力端子から所定パルス幅の出力パルスを発
生する。従って、ＭＭＶ６０は図８のＡＮＤゲート４５
と実質的に同一の機能を有する。なお、ＡＮＤゲート４
５の場合は出力パルスの幅に変動が生じるが、ＭＭＶ６
０の場合には出力パルスの幅が一定となり、安定した出
力が容易に得られる。

【００３６】図１５の回路は波形整形回路５０とＭＭＶ
５１との間にタイミング調整用のパルス可変ＭＭＶ６２
を有する。このＭＭＶ６２は時定数回路の可変抵抗器６
３を調整することによってパルス幅を調整するように構
成されている。波形整形回路４８からＭＭＶ６０へ図１
６の（Ａ）に示すように１回転期間Ｔ1に４９個の第１
の方形波パルスが与えられる。このパルスは周期Ｔ2 の
1/2 のパルス幅を有する。ＭＭＶ５１から得られる第２
の方形波パルスは図１６の（Ｂ）に示すようにｎ極（８
極）モータであるので、１回転中に複数（８個）のパル
スを発生する。このＭＭＶ５１の出力パルスの幅Ｔb は
第１の方形波パルスの周期Ｔ2 の1/8 〜1/2 に設定され
ている。また、１回転中に８個得られる図１６の（Ｂ）
の第２の方形波パルスから選択されたものに図１６の
（Ａ）に示す第１の方形波パルスの前縁が含むように第
２の方形波パルスの位置がタイミング調整用ＭＭＶ６２
で調整されている。一致判定用ＭＭＶ６０はリセット端
子Ｒに図１６の（Ｂ）に示すＭＭＶ５１の高レベル出力
パルスが入力している期間にのみ図１６の（Ａ）の第１
の方形波パルスの前縁でトリガされ、（Ｃ）に示す低レ
ベルの所定幅の出力パルスを発生する。図１６の場合に
は、１回転中にＭＭＶ６０から複数のパルスが出力する
ので、パルス抽出回路４６で１回転中に１個のパルスを
図１６の（Ｄ）に示すように抽出する。この出力パルス
は図８の回路と同様にタイミング調整回路４７のＭＭＶ
５４と５５でタイミング設定される。

【００３７】図１５の回路は、１回転中にＭＭＶ６０か
ら複数のパルスが発生するために、パルス抽出回路４６
が必要になるという不利の点を有する反面、第１及び第
２の方形波パルスの幅Ｔa 、Ｔb を広く設定できるの
で、装置の製作が容易になるという利点を有する。

【００３８】図１６では（Ｂ）に示す第２の方形波パル
ス内に（Ａ）の第１の方形波パルスの前縁が含められて
いる。従って、第１の方形波パルスの前縁に基づいてイ
ンデックスパルスの前縁が決定される。第１の方形波パ
ルスは図７に示す速度検出器の導体パターン３４に対応
して決定される。導体パターン３４は図６の磁石３３の
磁極に対応したピッチを有し、回路基板１３の上に印刷
で形成することができるので、高い精度で形成すること
ができる。この結果、図１６の（Ａ）に示す第１の方形
波パルスは高い精度で得ることができる。この高い精度
の第１の方形波パルスの前縁に基づいてインデックスパ
ルスを形成すれば、このインデックスパルスの精度も高
くなる。

【００３９】図１７及び１８は更に別の実施例を示す。
図１７の実施例では図８のＡＮＤゲート４５の代りにリ
セット端子を有するＭＭＶ６０が設けられている他に、
第１の方形波パルス形成回路４３の波形整形回路４８と
ＭＭＶ４９との間にタイミング調整用ＭＭＶ７０が設け
られている。このＭＭＶ７０は可変抵抗器７１を有し、
これによって出力パルスの幅を調整するように構成され
ている。なお、図１７ではＭＭＶ６０のトリガ入力端子
にＭＭＶ５１が接続され、リセット端子ＲにＭＭＶ４９
が接続されている。

【００４０】ＭＭＶ４９は図１８の（Ａ）に示すように
回転台１１の１回転中に４９個のパルスを発生する。
（Ａ）に示すパルスの幅Ｔa はこのパルスの周期Ｔ2 の
1/8 〜1/2 に設定されている。１８の（Ｂ）に示すＭＭ
Ｖ５１の出力パルスは１回転期間Ｔ1 に８個であり、こ
の８個の内から選択された複数個の前縁が第１の方形波
パルスに一致している。図１８の（Ａ）のパルスが発生
している期間に（Ｂ）のパルスの前縁が位置した時に一
致判定用ＭＭＶ６０のトリガが可能になり、（Ｂ）のパ
ルスの前縁でトリガされ、出力端子に所定幅のパルスが
（Ｃ）に示すように発生する。その後、パルス抽出回路
４６で１回転に１個の割合でパルスが抽出され、（Ｄ）
に示す出力が得られ、これがＭＭＶ５４でタイミング調
整された後にＭＭＶ５５に送られ、ここからインデック
スパルスが得られる。

【００４１】ＡＮＤゲート４５の代りにリセット端子を
有するＭＭＶ６０を使用する場合においても、ここに入
力する第１及び第２の方形波パルスの幅及び位置を調整
することによって、１回転中に１個のみの一致判定出力
を得ることができる。この目的を達成するために、図１
９では、第１及び第２の方形波パルスを図２０、２１に
示すように設定し、図２０の（Ｃ）に示すように一致判
定用ＭＭＶ６０から１回転中に１個のパルスを発生させ
ている。この結果、図１９では図１５で設けたパルス抽
出回路４６は不要であり、省略されている。図２１から
明らかなように、この例では、ＭＭＶ５１から得られる
第２の方形波パルスの幅Ｔb が第１の方形波パルスの周
期Ｔ2 の１／８未満に設定され、且つ回転台１１の１回
転中に１回のみ図２１の（Ｂ）の第２の方形波パルス内
に図２１の（Ａ）の第１の方形波パルスの前縁が位置す
るように第１及び第２の方形波パルスの位置が設定され
ている。なお、図２１の（Ａ）の第１の方形波パルスは
前縁を使用するのみであるから、パルス幅の制限を持た
ない。

【００４２】図２２の回路はＭＭＶ６０の入力を図１９
と逆にしたものであり、ＭＭＶ６０のトリガ端子にＭＭ
Ｖ５１が接続され、ＭＭＶ６０のリセット端子にＭＭＶ
４９が接続されている。ＭＭＶ４９、５１から、図２
３、２４の（Ａ）（Ｂ）に示す第１及び第２の方形波パ
ルスを発生させることにより、図２３の（Ｃ）に示すよ
うに１回転に１個のパルスがＭＭＶ６０から出力する。
この例では、ＭＭＶ４９から得られる第１の方形波パル
スの幅Ｔa が第１の方形波パルスの周期Ｔ2 の１／８未
満であり、回転台１１の１回転中に１回のみ第１の方形
波パルス内に第２の方形波パルスの前縁が位置する。こ
の結果、図２３の（Ｃ）に示すようにＭＭＶ６０から１
回転中に１個のパルスのみが発生する。なお、図２４の
（Ｂ）に示す第２の方形波はこの前縁を使用するので、
パルス幅Ｔa の制限を特別に持たない。

【００４３】

【変形例】本発明は上記の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第１のパルス形成回路４３から回転台１１の１
回転につき発生するパルス数Ｐと回転子磁石２４の極数
ｎとの関係をＰ＝４９、ｎ＝８に限ることなく、Ｐ＝６
０、ｎ＝７とすること、またはＰ＝６３、ｎ＝８とする
こと又は公約数を持たないその他の種々の組み合せとす
ることができる。 （２） 実施例のブラシレス直流モ−タ１２の巻線２６
は中性線を有する３相Ｙ形に結線されているが、中性線
を持たないＹ形結線や△形とすることもできる。またブ
ラシレス直流モ−タを３相のバイポ−ラ形モ−タとする
ことができる。 （３）第１及び第２の方形波発生回路４３、４４に於い
てＭＭＶ４９、５１、６２、７０でパルスを形成する代
わりに、波形整形回路４８、５０の出力に応答して三角
波電圧を作り、この三角波と所定の基準レベルとを電圧
コンパレ−タで比較して方形波パルスを形成してもよ
い。 （４） 速度制御回路３８及び／又はマトリックス回路
４０が方形波パルスを要求する場合には、波形整形回路
４８、５０をこれと兼用するようにしてもよい。

【００４４】

【発明の効果】各請求項の発明によれば特別にインデッ
クス及びこのセンサを設けずにインデックスパルスを生
成することができるので、デイスク装置の小型化及び低
コスト化が可能になる。また、請求項１及び２の発明に
よれば回転台の１回転中に複数の出力パルスが発生して
も差支えないので、設計の自由度が大きくなる。 また、
請求項３〜９の発明では一致判定をリセット端子を有す
る単安定マルチバイブレータで行うので、一定パルス幅
の出力パルスを容易且つ安定的に得ることができる。

【図面の簡単な説明】

【図１】フロッピ−ディスクの平面図である。

【図２】フロッピ−ディスクの底面図である。

【図３】本発明の実施例に係わるフロッピ−ディスク装
置の主要部を原理的に示す正面図である。

【図４】図３の回路基板上の回転台、モ−タ及び速度検
出器を示す平面図である。

【図５】図４のＡ−Ａ線断面図である。

【図６】図４のモ−タの回転子磁石及び速度検出器の磁
石の磁極を示す平面図である。

【図７】図６の基板上におけるモ−タの巻線、磁電変換
素子及び速度検出器の導体パタ−ンのの配置を示す平面
図である。

【図８】図４に於けるモ−タの駆動回路、速度検出器の
出力と磁電変換素子の出力とに基づくインデックスパル
ス形成回路を示すブロック図である。

【図９】図８の各部の状態を示す波形図である。

【図１０】図８の各部の状態を詳しく示す波形図であ
る。

【図１１】第１及び第２の方形波パルスの位置関係を図
９に於けるそれと少し変えた時の図８の各部の状態を示
す波形図である。

【図１２】インデックスパルス形成回路の別の実施例を
示す回路である。

【図１３】図１２の各部の状態を示す波形図である。

【図１４】第１及び第２の方形波パルスの位置関係を図
１３におけるそれと少し変えた時の図１２の各部の状態
を示す波形図である。

【図１５】インデックスパルス形成回路の更に別の実施
例を示すブロック図である。

【図１６】図１５の各部の状態を示す波形図である。

【図１７】インデックスパルス形成回路の更に別の実施
例を示すブロック図である。

【図１８】図１７の各部の状態を示す波形図である。

【図１９】インデックスパルスの更に別の実施例を示す
ブロック図である。

【図２０】図１９の各部の状態を示す波形図である。

【図２１】図１９の各部の状態を詳しく示す波形図であ
る。

【図２２】インデックスパルス形成回路の更に別の実施
例を示すブロック図である。

【図２３】図２２の各部の状態を示す波形図である。

【図２４】図２２の各部の状態を詳しく示す波形図であ
る。

【符号の簡単な説明】

４３ 第１のパルス形成回路 ４４ 第２のパルス形成回路 ４５ 一致判定用ＡＮＤゲ−ト ４６ パルス抽出回路 ４７ タイミング調整回路

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 記録媒体ディスクを回転するための回転
   台と、 前記ディスクとの相対的走査運動によって信号を変換す
   る信号変換器と、 前記回転台に結合されており、且つＮ極とＳ極合せて２
   ｎ極（ｎは整数）を有する磁石から成る回転子と複数相
   の固定子巻線とを備えているブラシレス直流モータと、 前記複数相の固定子巻線に電源から選択的に電力を供給
   するように前記複数の固定子巻線に接続された複数のス
   イッチング素子と、 前記回転子の位置を前記磁石の移動に基づいて検出する
   ために前記複数相に対応して設けられた複数の位置検出
   用磁電変換素子と、 前記複数の磁電変換素子の出力に基づいて前記複数のス
   イッチング素子のオン・オフ制御信号を形成するスイッ
   チ制御回路と、 前記回転子の回転速度情報を周波数信号で得るように形
   成された速度検出器と、前記速度検出器の出力に基づい
   て前記ブラシレス直流モータを定速制御する速度制御回
   路とを備えたディスク装置において、 前記速度検出器から得られた周波数信号に同期した第１
   のパルスを形成するために前記速度検出器に接続された
   第１のパルス形成回路と、 前記複数の位置検出用磁電変換素子から選択された１つ
   から得られた周期性を有する位置検出信号に同期した第
   ２のパルスを形成するために選択された前記磁電変換素
   子に接続された第２のパルス形成回路と、 前記第１及び第２のパルス形成回路に接続され且つ前記
   第１のパルスと前記第２のパルスの時間軸上での一致を
   示す出力パルスを得るように形成された一致判定回路と
   を備えており、且つ前記回転台の１回転中に得られる前
   記第１のパルスの数（Ｐ）と前記回転子の極数ｎは公約
   数を持たないように設定されており、前記一致判定回路から前記回転台の１回転中に複数の特
   定角度位置を示す複数の出力パルスが発生するように前
   記第１及び第２のパルスの幅及び位置が設定されてお
   り、 前記回転台の１回転中に前記一致判定回路から得られた
   複数の出力パルスから特定された１つの出力パルスを抽
   出するパルス抽出回路が設けられており、 前記回転台の１回転の時間Ｔ１において、前記一致判定
   回路からＴ１／２よりも長い時間間隔Ｔｘを含んで複数
   の出力パルスを発生させることができるように前記第１
   及び第２のパルスの幅及び位置が決定されており、 前記パルス抽出回路は前記長い時間間隔Ｔｘの終りの出
   力パルスを抽出する回路である ことを特徴とするディス
   ク装置。
2. 【請求項２】 前記パルス抽出回路は、前記一致判定回
   路の出力パルスによってトリガされ、前記長い時間間隔
   Ｔｘよりも短い前記第２のパルスの時間間隔Ｔｙよりは
   長い持続時間Ｔｍを発生する再トリガ可能な単安定マル
   チバイブレータと、 前記再トリガ可能な単安定マルチバイブレータからマス
   ク用出力パルスが発生している期間はトリガが禁止さ
   れ、前記再トリガ可能な単安定マルチバイブレータから
   マスク用出力パルスが発生していない時に前記一致判定
   回路の出力パルスでトリガされるように形成された抽出
   用単安定マルチバイブレータと から成る請求項１記載の
   ディスク装置。
3. 【請求項３】 記録媒体ディスクを回転するための回転
   台と、 前記ディスクとの相対的走査運動によって信号を変換す
   る信号変換器と、 前記回転台に結合されており、且つＮ極とＳ極合せて２
   ｎ極（ｎは整数）を有する磁石から成る回転子と複数相
   の固定子巻線とを備えているブラシレス直流モータと、 前記複数相の固定子巻線に電源から選択的に電力を供給
   するように前記複数の固定子巻線に接続された複数のス
   イッチング素子と、 前記回転子の位置を前記磁石の移動に基づいて検出する
   ために前記複数相に対応して設けられた複数の位置検出
   用磁電変換素子と、 前記複数の磁電変換素子の出力に基づいて前記複数のス
   イッチング素子のオン・オフ制御信号を形成するスイッ
   チ制御回路と、 前記回転子の回転速度情報を周波数信号で得るように形
   成された速度検出器と、 前記速度検出器の出力に基づいて前記ブラシレス直流モ
   ータを定速制御する速度制御回路とを備えたディスク装
   置において、 前記速度検出器から得られた周波数信号に同期した第１
   のパルスを形成するために前記速度検出器に接続された
   第１のパルス形成回路と、 前記複数の位置検出用磁電変換素子から選択された１つ
   から得られた周期性を有する位置検出信号に同期した第
   ２のパルスを形成するために選択された前記磁電変換素
   子に接続された第２のパルス形成回路と、 前記第１及び第２のパルス形成回路に接続され且つ前記
   第１のパルスと前記第２のパルスの時間軸上での一致を
   示す出力パルスを得るように形成された一致判定回路と
   を備えており、且つ前記回転台の１回転中に得られる前
   記第１のパルスの数（Ｐ）と前記回転子の極数ｎは公約
   数を持たないように設定されており、 前記回転台の１回転中の少なくとも１つの特定角度位置
   に対応して前記一致判定回路から出力パルスが発生する
   ように前記第１及び第２のパルスの幅及び位置が設定さ
   れ、 前記一致判定回路は、トリガ入力端子の他にリセット端
   子を有する単安定マルチバイブレータであり、前記トリ
   ガ入力端子に前記第１のパルス形成回路が接続され、前
   記リセット端子に前記第２のパルス形成回路が接続さ
   れ、前記単安定マルチバイブレータは前記第２のパルス
   内に前記第１のパルスの前縁が位置した時にのみトリガ
   されて一定幅の出力パルスを発生するように構成されて
   いることを 特徴とするディスク装置。
4. 【請求項４】 前記第２のパルスの幅（Ｔｂ）が前記第
   １のパルスの周期（Ｔ２）の１／８〜１／２であり、且
   つ前記回転台の１回転中に少なくとも１回は前記第２の
   パルス内に前記第１のパルスの前縁が位置するように前
   記第１及び第２のパルスの位置が設定されていることを
   特徴とする請求項３記載のディスク装置。
5. 【請求項５】 前記第２のパルスの幅（Ｔｂ）が前記第
   １のパルスの周期（Ｔ２）の１／８未満であり、前記回
   転台の１回転中に１回のみ前記第２のパルス 内に前記第
   １のパルスの前縁が位置して前記回転台の１回転中に前
   記リセット端子を有する単安定マルチバイブレータから
   １個のパルスが発生するように前記第１及び第２のパル
   スの位置が設定されていることを特徴とする請求項３記
   載のディスク装置。
6. 【請求項６】 記録媒体ディスクを回転するための回転
   台と、 前記ディスクとの相対的走査運動によって信号を変換す
   る信号変換器と、 前記回転台に結合されており、且つＮ極とＳ極合せて２
   ｎ極（ｎは整数）を有する磁石から成る回転子と複数相
   の固定子巻線とを備えているブラシレス直流モータと、 前記複数相の固定子巻線に電源から選択的に電力を供給
   するように前記複数の固定子巻線に接続された複数のス
   イッチング素子と、 前記回転子の位置を前記磁石の移動に基づいて検出する
   ために前記複数相に対応して設けられた複数の位置検出
   用磁電変換素子と、 前記複数の磁電変換素子の出力に基づいて前記複数のス
   イッチング素子のオン・オフ制御信号を形成するスイッ
   チ制御回路と、 前記回転子の回転速度情報を周波数信号で得るように形
   成された速度検出器と、 前記速度検出器の出力に基づいて前記ブラシレス直流モ
   ータを定速制御する速度制御回路とを備えたディスク装
   置において、 前記速度検出器から得られた周波数信号に同期した第１
   のパルスを形成するために前記速度検出器に接続された
   第１のパルス形成回路と、 前記複数の位置検出用磁電変換素子から選択された１つ
   から得られた周期性を有する位置検出信号に同期した第
   ２のパルスを形成するために選択された前記磁電変換素
   子に接続された第２のパルス形成回路と、 前記第１及び第２のパルス形成回路に接続され且つ前記
   第１のパルスと前記第２のパルスの時間軸上での一致を
   示す出力パルスを得るように形成された一致判定回路と
   を備えており、且つ前記回転台の１回転中に得られる前
   記第１のパルスの数（Ｐ ）と前記回転子の極数ｎは公約
   数を持たないように設定されており、 前記回転台の１回転中の少なくとも１つの特定角度位置
   に対応して前記一致判定回路から出力パルスが発生する
   ように前記第１及び第２のパルスの幅及び位置が設定さ
   れ、 前記一致判定回路は、トリガ入力端子の他にリセット端
   子を有する単安定マルチバイブレータであり、前記トリ
   ガ入力端子に前記第２のパルス形成回路が接続され、前
   記リセット端子に前記第１のパルス形成回路が接続さ
   れ、前記単安定マルチバイブレータは前記第１のパルス
   内に前記第２のパルスの前縁が位置した時にのみトリガ
   されて一定幅の出力パルスを発生するように構成されて
   いることを 特徴とするディスク装置。
7. 【請求項７】 前記第１のパルスの幅（Ｔａ）が前記第
   １のパルスの周期（Ｔ２）の１／８〜１／２であり、且
   つ前記回転台の１回転中に少なくとも１回は前記第１の
   パルス内に前記第２のパルスの前縁が位置するように前
   記第１及び第２のパルスの位置が設定されていることを
   特徴とする請求項６記載のディスク装置。
8. 【請求項８】 前記第１のパルスの幅（Ｔａ）が前記第
   １のパルスの周期（Ｔ２）の１／８未満であり、前記回
   転台の１回転中に１回のみ前記第１のパルス内に前記第
   ２のパルスの前縁が位置して前記回転台の１回転中に前
   記リセット端子を有する単安定マルチバイブレータから
   １個のパルスが発生するように前記第１及び第２のパル
   スの位置が設定されていることを特徴とする請求項６記
   載のディスク装置。
9. 【請求項９】 更に、前記一致判定回路の出力段又は抽
   出回路の出力段に出力パルスのタイミングを調整する回
   路を設けたことを特徴とする請求項８記載のディスク装
   置。