JPH04362566A - ディスク装置 - Google Patents
ディスク装置Info
- Publication number
- JPH04362566A JPH04362566A JP3163639A JP16363991A JPH04362566A JP H04362566 A JPH04362566 A JP H04362566A JP 3163639 A JP3163639 A JP 3163639A JP 16363991 A JP16363991 A JP 16363991A JP H04362566 A JPH04362566 A JP H04362566A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- pulses
- circuit
- output
- disk device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004804 winding Methods 0.000 claims abstract description 23
- 238000000605 extraction Methods 0.000 claims description 18
- 230000001960 triggered effect Effects 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 11
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 16
- 238000007493 shaping process Methods 0.000 description 15
- 238000006243 chemical reaction Methods 0.000 description 9
- 241000495102 Maize mosaic nucleorhabdovirus Species 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000000284 extract Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 244000126211 Hericium coralloides Species 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/28—Speed controlling, regulating, or indicating
Landscapes
- Rotational Drive Of Disk (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、マイクロフロッピーデ
ィスク又はこれに類似の記録媒体ディスクを使用して信
号の記録又は再生を行うためのディスク装置に関し、更
に詳細には、インデックスパルスの生成に関する。
ィスク又はこれに類似の記録媒体ディスクを使用して信
号の記録又は再生を行うためのディスク装置に関し、更
に詳細には、インデックスパルスの生成に関する。
【０００２】
【従来の技術】マイクロフロッピーディスクと呼ばれて
いる直径８６ｍｍ（約３．５インチ）の磁気ディスク及
びこれを使用してデータの記録又は再生を行う装置は公
知である。フロッピーディスク即ち磁気ディスクカート
リッジ１は、図１及び図２に示すように、記録媒体ディ
スク２を剛性を有する合成樹脂ケース３に収容すること
により構成されている。ケース３はその表面４と裏面５
との両方にヘッド挿入用開口６、７を有し、非使用時に
はこの開口６、７はスライド式のシャッタ８によって閉
じられている。シャッタ８は図１で右方向にバネ（図示
せず）によって偏倚されており、使用時にはこの偏倚力
に抗してシャッタ８を左に移動させる。このディスクカ
ートリッジ１のディスク２は磁気シート２ａとこの中央
に装着された金属円板から成るハブ２ｂとから成る。デ
ィスク２はクランパで押圧して回転させるものではない
ので、ケース３の裏面５にのみハブ２ｂを露出させるた
めの開口９が設けられ、ここからハブ２ｂが露出されて
いる。このハブ２ｂはスピンドル挿入孔１０ａと駆動ピ
ン挿入孔１０ｂとが設けられている。
いる直径８６ｍｍ（約３．５インチ）の磁気ディスク及
びこれを使用してデータの記録又は再生を行う装置は公
知である。フロッピーディスク即ち磁気ディスクカート
リッジ１は、図１及び図２に示すように、記録媒体ディ
スク２を剛性を有する合成樹脂ケース３に収容すること
により構成されている。ケース３はその表面４と裏面５
との両方にヘッド挿入用開口６、７を有し、非使用時に
はこの開口６、７はスライド式のシャッタ８によって閉
じられている。シャッタ８は図１で右方向にバネ（図示
せず）によって偏倚されており、使用時にはこの偏倚力
に抗してシャッタ８を左に移動させる。このディスクカ
ートリッジ１のディスク２は磁気シート２ａとこの中央
に装着された金属円板から成るハブ２ｂとから成る。デ
ィスク２はクランパで押圧して回転させるものではない
ので、ケース３の裏面５にのみハブ２ｂを露出させるた
めの開口９が設けられ、ここからハブ２ｂが露出されて
いる。このハブ２ｂはスピンドル挿入孔１０ａと駆動ピ
ン挿入孔１０ｂとが設けられている。
【０００３】駆動ピン挿入孔１０ｂはディスク２のトラ
ックの基準位置（第１番目のセクタの始まり）と所定の
位置関係を有する。５．２５インチ型フロッピーディス
クの場合には、インデックスホールがディスクに形成さ
れているので、これを検出し、このインデックスホール
を基準にしてトラックフォーマットを形成すればよい。 しかし、３．５インチ型のフロッピーディスクの場合に
はディスク２にインデックスホールが形成されていない
ので、例えば、米国特許第４，７５８，９１５号明細書
に示されているように駆動ピン挿入孔１０ｂに挿入され
るディスク回転台の駆動ピンに一定の角度位置関係を有
するスピンドルモータの回転子に磁石又は光反射体等の
インデックス（指標）を設け、これを磁電変換素子（磁
気センサ）又はフォトカプラーで検出する。
ックの基準位置（第１番目のセクタの始まり）と所定の
位置関係を有する。５．２５インチ型フロッピーディス
クの場合には、インデックスホールがディスクに形成さ
れているので、これを検出し、このインデックスホール
を基準にしてトラックフォーマットを形成すればよい。 しかし、３．５インチ型のフロッピーディスクの場合に
はディスク２にインデックスホールが形成されていない
ので、例えば、米国特許第４，７５８，９１５号明細書
に示されているように駆動ピン挿入孔１０ｂに挿入され
るディスク回転台の駆動ピンに一定の角度位置関係を有
するスピンドルモータの回転子に磁石又は光反射体等の
インデックス（指標）を設け、これを磁電変換素子（磁
気センサ）又はフォトカプラーで検出する。
【０００４】ところで、磁電変換素子及びフォトカプラ
ー等のインデックスセンサを設けると、コスト高になる
のみでなく、ディスク装置の小型化及び薄型化が阻害さ
れる。
ー等のインデックスセンサを設けると、コスト高になる
のみでなく、ディスク装置の小型化及び薄型化が阻害さ
れる。
【０００５】そこで、本発明の目的は、ディスク装置の
低コスト化、小型化及び薄型化を可能にすることにある
。
低コスト化、小型化及び薄型化を可能にすることにある
。
【０００６】
【課題を解決するための手段】上記目的を達成するため
の本発明は、記録媒体ディスクを回転するための回転台
と、前記ディスクとの相対的走査運動によって信号を変
換する信号変換器と、前記回転台に結合されており、且
つＮ極とＳ極合せて２ｎ極（ｎは整数）を有する磁石か
ら成る回転子と複数相の固定子巻線とを備えているブラ
シレス直流モータと、前記複数相の固定子巻線に電源か
ら選択的に電力を供給するように前記複数の固定子巻線
に接続された複数のスイッチング素子と、前記回転子の
位置を前記磁石の移動に基づいて検出するために前記複
数相に対応して設けられた複数の位置検出用磁電変換素
子と、前記複数の磁電変換素子の出力に基づいて前記複
数のスイッチング素子のオン・オフ制御信号を形成する
スイッチ制御回路と、前記回転子の回転速度情報を周波
数信号で得るように形成された速度検出器と、前記速度
検出器の出力に基づいて前記ブラシレス直流モータを定
速制御する速度制御回路とを備えたディスク装置におい
て、前記速度検出器から得られた周波数信号に同期した
第１のパルスを形成するために前記速度検出器に接続さ
れた第１のパルス形成回路と、前記複数の位置検出用磁
電変換素子から選択された１つから得られた周期性を有
する位置検出信号に同期した第２のパルスを形成するた
めに選択された前記磁電変換素子に接続された第２のパ
ルス形成回路と、前記第１及び第２のパルス形成回路に
接続され且つ前記第１のパルスと前記第２のパルスの時
間軸上での一致を示す出力パルスを得るように形成され
た一致判定回路とを備えており、且つ前記回転台の１回
転中に得られる前記第１のパルスの数（Ｐ）と前記回転
子の極数ｎは公約数を持たないように設定されており、
前記回転台の１回転中の少なくとも１つの特定角度位置
に対応して前記一致判定回路から出力パルスが発生する
ように前記第１及び第２のパルスの幅及び位置が設定さ
れていることを特徴とするディスク装置に係わるもので
ある。
の本発明は、記録媒体ディスクを回転するための回転台
と、前記ディスクとの相対的走査運動によって信号を変
換する信号変換器と、前記回転台に結合されており、且
つＮ極とＳ極合せて２ｎ極（ｎは整数）を有する磁石か
ら成る回転子と複数相の固定子巻線とを備えているブラ
シレス直流モータと、前記複数相の固定子巻線に電源か
ら選択的に電力を供給するように前記複数の固定子巻線
に接続された複数のスイッチング素子と、前記回転子の
位置を前記磁石の移動に基づいて検出するために前記複
数相に対応して設けられた複数の位置検出用磁電変換素
子と、前記複数の磁電変換素子の出力に基づいて前記複
数のスイッチング素子のオン・オフ制御信号を形成する
スイッチ制御回路と、前記回転子の回転速度情報を周波
数信号で得るように形成された速度検出器と、前記速度
検出器の出力に基づいて前記ブラシレス直流モータを定
速制御する速度制御回路とを備えたディスク装置におい
て、前記速度検出器から得られた周波数信号に同期した
第１のパルスを形成するために前記速度検出器に接続さ
れた第１のパルス形成回路と、前記複数の位置検出用磁
電変換素子から選択された１つから得られた周期性を有
する位置検出信号に同期した第２のパルスを形成するた
めに選択された前記磁電変換素子に接続された第２のパ
ルス形成回路と、前記第１及び第２のパルス形成回路に
接続され且つ前記第１のパルスと前記第２のパルスの時
間軸上での一致を示す出力パルスを得るように形成され
た一致判定回路とを備えており、且つ前記回転台の１回
転中に得られる前記第１のパルスの数（Ｐ）と前記回転
子の極数ｎは公約数を持たないように設定されており、
前記回転台の１回転中の少なくとも１つの特定角度位置
に対応して前記一致判定回路から出力パルスが発生する
ように前記第１及び第２のパルスの幅及び位置が設定さ
れていることを特徴とするディスク装置に係わるもので
ある。
【０００７】請求項２に示すように、回転台の１回転中
に複数の出力パルスを一致判定回路から得るように第１
及び第２のパルスの幅及び位置を設定し、複数のパルス
から１つを抽出する回路を設けることができる。１回転
中に複数の出力パルスが発生する時には、請求項３に示
すように複数の出力パルスの時間間隔に着目し、最も長
い時間間隔Ｔｘ の終りの出力パルスを１つの特定出力
パルスとすることが望ましい。また、出力パルスを抽出
する回路を請求項４に示すように再トリガ可能な単安定
マルチバイブレータを使用して構成することが望ましい
。
に複数の出力パルスを一致判定回路から得るように第１
及び第２のパルスの幅及び位置を設定し、複数のパルス
から１つを抽出する回路を設けることができる。１回転
中に複数の出力パルスが発生する時には、請求項３に示
すように複数の出力パルスの時間間隔に着目し、最も長
い時間間隔Ｔｘ の終りの出力パルスを１つの特定出力
パルスとすることが望ましい。また、出力パルスを抽出
する回路を請求項４に示すように再トリガ可能な単安定
マルチバイブレータを使用して構成することが望ましい
。
【０００８】一致判定回路は論理積回路又はリセット端
子を有する単安定マルチバイブレータで構成することが
望ましい。
子を有する単安定マルチバイブレータで構成することが
望ましい。
【０００９】論理積回路を使用する場合において、論理
回路から回転台の１回転中の特定角度位置に出力パルス
を発生させる場合には、第１のパルスの幅Ｔａを第１の
パルスの周期Ｔ２ の１／８以下に設定し、第２のパル
ス幅Ｔｂ を第１のパルスの周期Ｔ２ の１／２以下に
設定し、且つ回転台の１回転中に少なくとも１回は第１
のパルスの前縁を第２のパルス内に配置するか、又は、
第１のパルスの幅Ｔａ を第１のパルスの周期Ｔ２ の
１／２以下に設定し、第２のパルスの幅Ｔｂ を第１の
パルスの周期Ｔ２ の１／８未満に設定し、且つ１回転
中に少なくとも１回は第２のパルスの前縁を第１のパル
ス内に配置する。論理積回路を使用する場合において、
第１及び第２のパルスの幅Ｔａ 、Ｔｂ を第１のパル
スの周期Ｔ２ の１／８未満とし、回転台の１回転中に
１度だけ第１のパルスの前縁を第２のパルス内に位置決
めするか、又は逆に第２のパルスの前縁を第１のパルス
内に位置決めし、１回転に１つの一致出力パルスを得る
ことができる。
回路から回転台の１回転中の特定角度位置に出力パルス
を発生させる場合には、第１のパルスの幅Ｔａを第１の
パルスの周期Ｔ２ の１／８以下に設定し、第２のパル
ス幅Ｔｂ を第１のパルスの周期Ｔ２ の１／２以下に
設定し、且つ回転台の１回転中に少なくとも１回は第１
のパルスの前縁を第２のパルス内に配置するか、又は、
第１のパルスの幅Ｔａ を第１のパルスの周期Ｔ２ の
１／２以下に設定し、第２のパルスの幅Ｔｂ を第１の
パルスの周期Ｔ２ の１／８未満に設定し、且つ１回転
中に少なくとも１回は第２のパルスの前縁を第１のパル
ス内に配置する。論理積回路を使用する場合において、
第１及び第２のパルスの幅Ｔａ 、Ｔｂ を第１のパル
スの周期Ｔ２ の１／８未満とし、回転台の１回転中に
１度だけ第１のパルスの前縁を第２のパルス内に位置決
めするか、又は逆に第２のパルスの前縁を第１のパルス
内に位置決めし、１回転に１つの一致出力パルスを得る
ことができる。
【００１０】一致判定回路に、トリガ入力端子の他にリ
セット端子を有する単安定マルチバイブレータ（ＭＭＶ
）を使用する場合には、請求項１１に示すようにトリガ
入力端子に第１のパルス形成回路を接続し、リセット端
子に第２のパルス形成回路を接続し、第２のパルス内に
第１のパルスの前縁が位置した時にのみトリガされるよ
うに構成し、且つ第２のパルスの幅Ｔｂ を第１のパル
スの周期Ｔ２ の１／８〜１／２にし、且つ回転台の１
回転中に少なくとも１回は第２のパルス内に第１のパル
スの前縁が位置するように第１及び第２のパルスの位置
を設定する。また、請求項１１の構成において、１回転
中に１つの一致出力パルスを得る場合には、請求項１３
に示すように第２のパルスの幅Ｔｂ を前記第１のパル
スの周期Ｔ２ の１／８未満とし、回転台の１回転中に
１回のみ第２のパルス内に第１のパルスの前縁が位置す
るように第１及び第２のパルスの位置を設定する。また
請求項１４に示すように、一致判定回路を、トリガ入力
端子の他にリセット端子を有する単安定マルチバイブレ
ータで構成し、トリガ入力端子に第２のパルス形成回路
を接続し、リセット端子に前記第１のパルス形成回路を
接続し、第１のパルス内に第２のパルスの前縁が位置し
た時にのみトリガされるように構成することができる。 請求項１４に示すようにリセット端子を有する単安定マ
ルチバイブレータを使用する場合において、１回転中に
複数の一致出力パルスを得る場合には、請求項１５に示
すように第１のパルスの幅Ｔａを第１のパルスの周期Ｔ
２ の１／８〜１／２にし、且つ回転台の１回転中に少
なくとも１回は第１のパルス内に第２のパルスの前縁が
位置するように第１及び第２のパルスの位置を設定する
。また、請求項１４に従う方式において、１回転中に１
個の一致出力パルスを得る場合には、請求項１６に示す
ように、第１のパルスの幅Ｔａ を第１のパルスの周期
Ｔ２ の１／８未満とし、回転台の１回転中に１回転の
み前記第１のパルス内第２のパルスの前縁が位置するよ
うに第１及び第２のパルスの位置を設定する。なお、請
求項１１に示すようにタイミング調整回路を設けること
が望ましい。
セット端子を有する単安定マルチバイブレータ（ＭＭＶ
）を使用する場合には、請求項１１に示すようにトリガ
入力端子に第１のパルス形成回路を接続し、リセット端
子に第２のパルス形成回路を接続し、第２のパルス内に
第１のパルスの前縁が位置した時にのみトリガされるよ
うに構成し、且つ第２のパルスの幅Ｔｂ を第１のパル
スの周期Ｔ２ の１／８〜１／２にし、且つ回転台の１
回転中に少なくとも１回は第２のパルス内に第１のパル
スの前縁が位置するように第１及び第２のパルスの位置
を設定する。また、請求項１１の構成において、１回転
中に１つの一致出力パルスを得る場合には、請求項１３
に示すように第２のパルスの幅Ｔｂ を前記第１のパル
スの周期Ｔ２ の１／８未満とし、回転台の１回転中に
１回のみ第２のパルス内に第１のパルスの前縁が位置す
るように第１及び第２のパルスの位置を設定する。また
請求項１４に示すように、一致判定回路を、トリガ入力
端子の他にリセット端子を有する単安定マルチバイブレ
ータで構成し、トリガ入力端子に第２のパルス形成回路
を接続し、リセット端子に前記第１のパルス形成回路を
接続し、第１のパルス内に第２のパルスの前縁が位置し
た時にのみトリガされるように構成することができる。 請求項１４に示すようにリセット端子を有する単安定マ
ルチバイブレータを使用する場合において、１回転中に
複数の一致出力パルスを得る場合には、請求項１５に示
すように第１のパルスの幅Ｔａを第１のパルスの周期Ｔ
２ の１／８〜１／２にし、且つ回転台の１回転中に少
なくとも１回は第１のパルス内に第２のパルスの前縁が
位置するように第１及び第２のパルスの位置を設定する
。また、請求項１４に従う方式において、１回転中に１
個の一致出力パルスを得る場合には、請求項１６に示す
ように、第１のパルスの幅Ｔａ を第１のパルスの周期
Ｔ２ の１／８未満とし、回転台の１回転中に１回転の
み前記第１のパルス内第２のパルスの前縁が位置するよ
うに第１及び第２のパルスの位置を設定する。なお、請
求項１１に示すようにタイミング調整回路を設けること
が望ましい。
【００１１】
【作用】請求項１において、第１のパルスの数と極数ｎ
とが公約数を持たないように設定すれば、一致判定回路
の出力パルスが回転台の１回転中に周期性を持って発生
しなくなり、特定角度位置において出力パルスを発生さ
せることが可能になる。請求項２に示すようにパルス抽
出回路を設けると、回転台の１つの角度位置（インデッ
クス）を示す出力パルスのみを得ることが可能になる。 請求項３に示すように長い時間間隔Ｔｘ に着目すれば
、特定パルスの抽出が容易になる。請求項４に示すよう
に再トリガ可能な単安定マルチバイブレータを使用する
と、不要出力パルスを容易にマスクすることができる。 請求項５に示すように回転台の１回転中に１回のみ一致
判定出力を発生させると、抽出回路を省いてインデック
スパルスを得ることができる。請求項６に従って論理積
回路を使用すると、第１及び第２のパルスの一致を容易
に判定することができる。請求項７及び８によれば、論
理積回路から特定角度位置で一致判定出力を得ることが
できる。請求項９及び１０によれば、１回転中に論理積
回路から１個の出力パルスを発生するので、パルス抽出
回路が不要になる。請求項１１又は１４のように一致判
定回路をリセット端子を有する単安定マルチバイブレー
タとすることにより、一致判定出力を容易に得ることが
できる。請求項１２又は１５のように第１及び第２のパ
ルスを設定すると、１回転中の特定角度位置で一致判定
出力パルスを得ることができる。請求項１３又は１６の
ように第１及び第２のパルスを設定すると、１回転中に
１個のみ一致判定出力パルスを得ることができ、パルス
抽出回路が不要になる。請求項１７に示すように、タイ
ミング調整回路を設けると、回転台とモータとの速度検
出器との位置関係を機械的に調整する代りに、電気的に
調整することが可能になる。
とが公約数を持たないように設定すれば、一致判定回路
の出力パルスが回転台の１回転中に周期性を持って発生
しなくなり、特定角度位置において出力パルスを発生さ
せることが可能になる。請求項２に示すようにパルス抽
出回路を設けると、回転台の１つの角度位置（インデッ
クス）を示す出力パルスのみを得ることが可能になる。 請求項３に示すように長い時間間隔Ｔｘ に着目すれば
、特定パルスの抽出が容易になる。請求項４に示すよう
に再トリガ可能な単安定マルチバイブレータを使用する
と、不要出力パルスを容易にマスクすることができる。 請求項５に示すように回転台の１回転中に１回のみ一致
判定出力を発生させると、抽出回路を省いてインデック
スパルスを得ることができる。請求項６に従って論理積
回路を使用すると、第１及び第２のパルスの一致を容易
に判定することができる。請求項７及び８によれば、論
理積回路から特定角度位置で一致判定出力を得ることが
できる。請求項９及び１０によれば、１回転中に論理積
回路から１個の出力パルスを発生するので、パルス抽出
回路が不要になる。請求項１１又は１４のように一致判
定回路をリセット端子を有する単安定マルチバイブレー
タとすることにより、一致判定出力を容易に得ることが
できる。請求項１２又は１５のように第１及び第２のパ
ルスを設定すると、１回転中の特定角度位置で一致判定
出力パルスを得ることができる。請求項１３又は１６の
ように第１及び第２のパルスを設定すると、１回転中に
１個のみ一致判定出力パルスを得ることができ、パルス
抽出回路が不要になる。請求項１７に示すように、タイ
ミング調整回路を設けると、回転台とモータとの速度検
出器との位置関係を機械的に調整する代りに、電気的に
調整することが可能になる。
【００１２】
【実施例】次に、図１〜図１０を参照して本発明の実施
例に係わるフロッピーディスク装置を説明する。図１及
び図２のフロッピーディスクカートリッジ１を使用する
フロッピーディスク装置の主要部は図３に示すように、
ディスク吸着台即ちターンテーブル（回転台又は回転板
）１１と、モータ１２と、モータ１２等を設けるための
回路基板１３とから成るディスク駆動部分を有する。 ディスク２に接触する信号変換磁気ヘッド１４、１５は
キャリッジ１６とヘッド支持アーム１７とに取り付けら
れている。アーム１７は板バネ１８によってキャリッジ
１６に回動自在に支持され、且つバネ１９によって時計
回り方向に偏倚されている。カートリッジ１をディスク
駆動部分に装着する時には一対の磁気ヘッド１４、１５
間に空間が生じるようにアーム１７は反時計回り方向に
強制的に回動される。なおヘッド１４、１５は移動機構
２０によってディスク２の半径方向に移動される。
例に係わるフロッピーディスク装置を説明する。図１及
び図２のフロッピーディスクカートリッジ１を使用する
フロッピーディスク装置の主要部は図３に示すように、
ディスク吸着台即ちターンテーブル（回転台又は回転板
）１１と、モータ１２と、モータ１２等を設けるための
回路基板１３とから成るディスク駆動部分を有する。 ディスク２に接触する信号変換磁気ヘッド１４、１５は
キャリッジ１６とヘッド支持アーム１７とに取り付けら
れている。アーム１７は板バネ１８によってキャリッジ
１６に回動自在に支持され、且つバネ１９によって時計
回り方向に偏倚されている。カートリッジ１をディスク
駆動部分に装着する時には一対の磁気ヘッド１４、１５
間に空間が生じるようにアーム１７は反時計回り方向に
強制的に回動される。なおヘッド１４、１５は移動機構
２０によってディスク２の半径方向に移動される。
【００１３】ターンテーブル１１には図１及び図２から
明らかなように、ハブ２ｂを吸着するためのプラスチッ
クマグネットから成るハブ吸着磁石２１が固着されてい
る。このターンテーブル１１は磁気回路を形成するため
に磁性体金属板から成り、この中央にスピンドル２２が
固着されている。
明らかなように、ハブ２ｂを吸着するためのプラスチッ
クマグネットから成るハブ吸着磁石２１が固着されてい
る。このターンテーブル１１は磁気回路を形成するため
に磁性体金属板から成り、この中央にスピンドル２２が
固着されている。
【００１４】モータ１２はアウターロータ型のブラシレ
ス直流モータであり、図３に示すようにターンテーブル
１１に結合された回転子のヨーク２３と、ヨーク２３の
下面に固着された磁石２４とから成る回転子２５と、基
板１３上に設けられた固定子巻線２５で構成されている
。なお、回転子磁石２４の磁極の移動を検出するための
ホール素子から成る３個の磁電変換素子２７が固定子巻
線２６の近傍に配置されている。ターンテーブル１１及
び回転子２５に一体化されたスピンドル２２は軸受２８
を介して基板１３で支持されている。
ス直流モータであり、図３に示すようにターンテーブル
１１に結合された回転子のヨーク２３と、ヨーク２３の
下面に固着された磁石２４とから成る回転子２５と、基
板１３上に設けられた固定子巻線２５で構成されている
。なお、回転子磁石２４の磁極の移動を検出するための
ホール素子から成る３個の磁電変換素子２７が固定子巻
線２６の近傍に配置されている。ターンテーブル１１及
び回転子２５に一体化されたスピンドル２２は軸受２８
を介して基板１３で支持されている。
【００１５】ハブ２ｂの穴１０ｂに挿入するための駆動
ピン２９は、ステンレススチール等の板バネから成る支
持アーム３０の先端部分に装着されている。即ち、駆動
ピン２９は軸３１とこれに回転自在に装着されたローラ
３２とから成り、軸３１が支持アーム３０の先端部分に
植設され、支持アーム３０の他端はターンテーブル１１
に固着されている。
ピン２９は、ステンレススチール等の板バネから成る支
持アーム３０の先端部分に装着されている。即ち、駆動
ピン２９は軸３１とこれに回転自在に装着されたローラ
３２とから成り、軸３１が支持アーム３０の先端部分に
植設され、支持アーム３０の他端はターンテーブル１１
に固着されている。
【００１６】モータ１２の回転速度を検出する電磁式速
度検出器（周波数発電機）を構成する磁石３３が回転子
２５のヨーク２３の外周縁に固着され、磁石３３の回転
に対応した出力を得るためのコイル３４が基板１３上に
設けられている。
度検出器（周波数発電機）を構成する磁石３３が回転子
２５のヨーク２３の外周縁に固着され、磁石３３の回転
に対応した出力を得るためのコイル３４が基板１３上に
設けられている。
【００１７】ブラシレス直流モータ１２のｎ極（８極）
構造の回転子２５の磁石２４は図６に示すようにリング
状に形成されており、８個のＮ極と８個のＳ極とを交互
に有する。また、速度検出器の磁石３３は４９個のＮ極
とＳ極とを交互にリング状に有する。磁石２４、３３の
Ｎ極及びＳ極は、駆動ピン２９の位置に対して所定の関
係を有するように決定される。
構造の回転子２５の磁石２４は図６に示すようにリング
状に形成されており、８個のＮ極と８個のＳ極とを交互
に有する。また、速度検出器の磁石３３は４９個のＮ極
とＳ極とを交互にリング状に有する。磁石２４、３３の
Ｎ極及びＳ極は、駆動ピン２９の位置に対して所定の関
係を有するように決定される。
【００１８】固定子巻線２６は図７に原理的に示すよう
に配置される。固定子巻線２６は１２個に分割して配置
されているが、３相モータであるので、電気的には第１
、第２及び第３相巻線に分割されている。３個の磁電変
換素子２７は１２０度間隔に配置されている。固定子巻
線２６及び磁電変換素子２７は勿論、回転子磁石２４の
磁界が作用する範囲に配置されている。速度検出器の巻
線３４は磁石３３のＮ磁極とＳ極との対のピッチと同一
ピッチの多数の凹凸を周期的に有するくし歯導体パター
ンから成る。磁石３３の磁極が巻線３４の各歯を横切る
ごとに各歯に電圧が誘起し、この合計が導体パターン３
４の端子間に得られる。なお、図７に示す基板１３上に
は、磁電変換素子２７に対する配線や巻線２６の相互の
接続導体が設けられているが、これ等の図示は省略され
ている。
に配置される。固定子巻線２６は１２個に分割して配置
されているが、３相モータであるので、電気的には第１
、第２及び第３相巻線に分割されている。３個の磁電変
換素子２７は１２０度間隔に配置されている。固定子巻
線２６及び磁電変換素子２７は勿論、回転子磁石２４の
磁界が作用する範囲に配置されている。速度検出器の巻
線３４は磁石３３のＮ磁極とＳ極との対のピッチと同一
ピッチの多数の凹凸を周期的に有するくし歯導体パター
ンから成る。磁石３３の磁極が巻線３４の各歯を横切る
ごとに各歯に電圧が誘起し、この合計が導体パターン３
４の端子間に得られる。なお、図７に示す基板１３上に
は、磁電変換素子２７に対する配線や巻線２６の相互の
接続導体が設けられているが、これ等の図示は省略され
ている。
【００１９】図８は速度検出器の導体パターン３４の出
力と磁電変換素子２７の出力に基づいてモータ１２を制
御し且つインデックスパルスを生成するための回路を示
す。モータ１２の３相巻線２６はスイッチング素子３５
、３６、３７及び速度制御回路３８を介して電源３９に
接続されている。ホール素子から成る回転子磁極検出用
の磁電変換素子２７は増幅器３９を介して周知のマトリ
ックス回路４０に接続されている。マトリックス回路４
０は磁電変換素子２７の出力の基づいて回転子２５の磁
石２５の磁極位置を知り、スイッチング素子３５、３６
、３７のオン・オフ制御信号を形成する。速度検出用導
体パターン３４の端子間電圧は増幅器４１で増幅され、
速度制御回路３８に送られる。速度制御回路３８はモー
タ１２の回転速度が一定になるように巻線２６の電流を
周知の方法で制御する。
力と磁電変換素子２７の出力に基づいてモータ１２を制
御し且つインデックスパルスを生成するための回路を示
す。モータ１２の３相巻線２６はスイッチング素子３５
、３６、３７及び速度制御回路３８を介して電源３９に
接続されている。ホール素子から成る回転子磁極検出用
の磁電変換素子２７は増幅器３９を介して周知のマトリ
ックス回路４０に接続されている。マトリックス回路４
０は磁電変換素子２７の出力の基づいて回転子２５の磁
石２５の磁極位置を知り、スイッチング素子３５、３６
、３７のオン・オフ制御信号を形成する。速度検出用導
体パターン３４の端子間電圧は増幅器４１で増幅され、
速度制御回路３８に送られる。速度制御回路３８はモー
タ１２の回転速度が一定になるように巻線２６の電流を
周知の方法で制御する。
【００２０】速度検出導体パターン３４の出力と磁電変
換素子２７の出力に基づいてインデックスパルスを生成
するためのインデックスパルス形成回路４２は、第１及
び第２のパルス形成回路４３、４４と、一致判定用のＡ
ＮＤゲート（論理積回路）４５と、パルス抽出回路４６
と、タイミング調整回路４７とから成る。
換素子２７の出力に基づいてインデックスパルスを生成
するためのインデックスパルス形成回路４２は、第１及
び第２のパルス形成回路４３、４４と、一致判定用のＡ
ＮＤゲート（論理積回路）４５と、パルス抽出回路４６
と、タイミング調整回路４７とから成る。
【００２１】第１のパルス形成回路４３は波形整形回路
４８と第１のモノマルチバイブレータ４９とから成る。 波形整形回路４８はゼロクロス・コンパレータから成り
、増幅器４１に接続され、増幅器４１から得られる図９
の（Ａ）に示す正弦波状の速度検出電圧（周波数信号）
を図９の（Ｂ）に示すデューティ比が約５０％の第１の
方形波パルスに整形する。ディスク２即ちモータ１２が
１回転する期間Ｔ１ に波形整形回路４８から得られる
速度検出パルスの数Ｐは速度検出器の磁石３３のＮ極と
Ｓ極の対の数（４９）と同一である。
４８と第１のモノマルチバイブレータ４９とから成る。 波形整形回路４８はゼロクロス・コンパレータから成り
、増幅器４１に接続され、増幅器４１から得られる図９
の（Ａ）に示す正弦波状の速度検出電圧（周波数信号）
を図９の（Ｂ）に示すデューティ比が約５０％の第１の
方形波パルスに整形する。ディスク２即ちモータ１２が
１回転する期間Ｔ１ に波形整形回路４８から得られる
速度検出パルスの数Ｐは速度検出器の磁石３３のＮ極と
Ｓ極の対の数（４９）と同一である。
【００２２】波形整形回路４８に接続された第１の単安
定マルチバイブレータ（以下、ＭＭＶと言う）４９は、
図９の（Ｂ）のパルスの前縁でトリガされて図９の（Ｃ
）に示す狭幅の第１の方形波パルスを発生する。図９の
（Ｃ）の第１の方形波パルスの幅は図９の（Ｂ）に示す
パルスの周期Ｔ２ の１／４ である。第２のパルス形
成回路４４は波形整形回路５０と第２のＭＭＶ５１とか
ら成る。波形整形回路５０はゼロクロス・コンパレータ
から成り、３つの増幅器３９から選択された１つに接続
され、選択された磁電変換素子２７から得られる図９の
（Ｄ）に示す周期性を有する正弦波状出力をデューティ
比約５０％の方形波（図９には示さず）に整形する。こ
の波形整形回路５０からはディスク２即ちモータ１２の
１回転中に、回転子２５の磁石２４のＮ極とＳ極との対
即ちモータの極数ｎに対応した数（８個）のパルスが得
られる。
定マルチバイブレータ（以下、ＭＭＶと言う）４９は、
図９の（Ｂ）のパルスの前縁でトリガされて図９の（Ｃ
）に示す狭幅の第１の方形波パルスを発生する。図９の
（Ｃ）の第１の方形波パルスの幅は図９の（Ｂ）に示す
パルスの周期Ｔ２ の１／４ である。第２のパルス形
成回路４４は波形整形回路５０と第２のＭＭＶ５１とか
ら成る。波形整形回路５０はゼロクロス・コンパレータ
から成り、３つの増幅器３９から選択された１つに接続
され、選択された磁電変換素子２７から得られる図９の
（Ｄ）に示す周期性を有する正弦波状出力をデューティ
比約５０％の方形波（図９には示さず）に整形する。こ
の波形整形回路５０からはディスク２即ちモータ１２の
１回転中に、回転子２５の磁石２４のＮ極とＳ極との対
即ちモータの極数ｎに対応した数（８個）のパルスが得
られる。
【００２３】第２のＭＭＶ４４は波形整形回路５０に接
続され、この出力パルスの立上り（前縁）でトリガされ
て図９の（Ｅ）に示す第２の方形波パルスを発生する。 図９の例では（Ｅ）に示す第２のパルスは（Ｃ）に示す
第１のパルスよりも幅狭である。
続され、この出力パルスの立上り（前縁）でトリガされ
て図９の（Ｅ）に示す第２の方形波パルスを発生する。 図９の例では（Ｅ）に示す第２のパルスは（Ｃ）に示す
第１のパルスよりも幅狭である。
【００２４】ＡＮＤゲート４５はインデックスパルスを
生成するために一致判定するものであり、一方の入力端
子が第１のＭＭＶ４９に接続され、他方の入力端子が第
２のＭＭＶ５１に接続されている。このＡＮＤゲート４
５は２つの入力が同時に高レベル（Ｈ）の時にのみ高レ
ベルの出力を発生する。なお、このＡＮＤゲート４５の
代りにリセット機能を有するＭＭＶ（例えばモトローラ
社のＭＣ５４／７４ＨＣ４５３８のＩＣ）を使用するこ
とができる。ＡＮＤゲート４５は図９の（Ｃ）に示す第
１の方形波パルスと図９の（Ｅ）に示す第２の方形波パ
ルスとが同一時間に発生した時のみ図９の（Ｆ）に示す
出力パルスを発生する。図９の実施例では（Ｆ）に示す
ように回転台１１の１回転期間Ｔ１ に３個の出力パル
スＡ１ 、Ａ２、Ａ３ を発生する。この出力パルスＡ
１〜Ａ３ は次の１回転でも同一角度位置で発生する。 従って、回転台１１の特定角度位置情報として使用する
ことができる。フロッピーディスク装置は駆動ピン２９
に対応して１回転に１つのインデックスパルスを要求し
ている。従って、図９の（Ｆ）の複数の出力パルスから
１つのみを抽出する。
生成するために一致判定するものであり、一方の入力端
子が第１のＭＭＶ４９に接続され、他方の入力端子が第
２のＭＭＶ５１に接続されている。このＡＮＤゲート４
５は２つの入力が同時に高レベル（Ｈ）の時にのみ高レ
ベルの出力を発生する。なお、このＡＮＤゲート４５の
代りにリセット機能を有するＭＭＶ（例えばモトローラ
社のＭＣ５４／７４ＨＣ４５３８のＩＣ）を使用するこ
とができる。ＡＮＤゲート４５は図９の（Ｃ）に示す第
１の方形波パルスと図９の（Ｅ）に示す第２の方形波パ
ルスとが同一時間に発生した時のみ図９の（Ｆ）に示す
出力パルスを発生する。図９の実施例では（Ｆ）に示す
ように回転台１１の１回転期間Ｔ１ に３個の出力パル
スＡ１ 、Ａ２、Ａ３ を発生する。この出力パルスＡ
１〜Ａ３ は次の１回転でも同一角度位置で発生する。 従って、回転台１１の特定角度位置情報として使用する
ことができる。フロッピーディスク装置は駆動ピン２９
に対応して１回転に１つのインデックスパルスを要求し
ている。従って、図９の（Ｆ）の複数の出力パルスから
１つのみを抽出する。
【００２５】パルス抽出回路４６はリセット機能を有す
る第３のＭＭＶ５２とマスク信号形成用の再トリガ可能
な第４のＭＭＶ５３とから成る。第３のＭＭＶ５２は前
述のモトローラ社のＭＣ５４／７４ＨＣ４５３８のＩＣ
で構成することができる。この第３のＭＭＶ５２のトリ
ガ入力端子はＡＮＤゲート４５に接続され、リセット端
子Ｒは再トリガ可能なＭＭＶ５３に接続されている。第
３のＭＭＶ５２はリセット端子Ｒに非リセット（非マス
ク）を示す高レベル信号が入力している時にのみＡＮＤ
ゲート４５の出力パルスの前縁でトリガ可能であり、図
９の（Ｈ）に示す低レベルのパルスを出力する。
る第３のＭＭＶ５２とマスク信号形成用の再トリガ可能
な第４のＭＭＶ５３とから成る。第３のＭＭＶ５２は前
述のモトローラ社のＭＣ５４／７４ＨＣ４５３８のＩＣ
で構成することができる。この第３のＭＭＶ５２のトリ
ガ入力端子はＡＮＤゲート４５に接続され、リセット端
子Ｒは再トリガ可能なＭＭＶ５３に接続されている。第
３のＭＭＶ５２はリセット端子Ｒに非リセット（非マス
ク）を示す高レベル信号が入力している時にのみＡＮＤ
ゲート４５の出力パルスの前縁でトリガ可能であり、図
９の（Ｈ）に示す低レベルのパルスを出力する。
【００２６】再トリガ可能なＭＭＶ５３はＡＮＤゲート
４５に接続され、図９の（Ｆ）に示す出力パルスに応答
して図９の（Ｇ）に示す低レベル出力パルスを発生する
。このＭＭＶ５３の低レベル出力パルスの幅（最後のト
リガパルスからのパルス持続期間）Ｔｍ は次の条件を
満足するように設定されている。即ち、このＴｍ は、
図９の（Ｆ）に示すＡＮＤゲート４５の出力パルスＡ１
〜Ａ３ の内で相互間隔の最も長い２つのパルスＡ３
とＡ１ の時間間隔Ｔｘ よりも短く、且つＴｘ より
も短い２つのパルスの時間間隔Ｔｙ よりも長く設定さ
れている。Ｔｙ ＜Ｔｍ ＜Ｔｘを満足するようにＴｍ
を設定すると、ＭＭＶ４８がトリガされてパルス持続
期間Ｔｍが終了する前に次のトリガパルスが入力した時
に再びＴｍ の持続期間がスタートし、Ｔｙ の間隔で
発生する出力パルスＡ２ 、Ａ３ はマスクされる。図
９の実施例では出力パルスＡ１ の少し前で再トリガ可
能なＭＭＶ５３の出力が高レベルとなり、マスク作用が
解除されているので、出力パルスＡ１ が発生した時に
は第３のＭＭＶ５２はトリガ可能であり、図９の（Ｈ）
に示す低レベル（負）の出力パルスを発生する。この出
力パルスは図９の（Ｆ）のパルスＡ１ に同期している
ので、このパルスＡ１ と実質的に同一である。第３の
ＭＭＶ５２はパルスＡ１ の前縁でトリガされた後に再
トリガ可能なＭＭＶ５３の低レベル出力から成るマスク
信号をリセット端子Ｒに受けるので、その後のパルスＡ
２ 、Ａ３ には応答しない。
４５に接続され、図９の（Ｆ）に示す出力パルスに応答
して図９の（Ｇ）に示す低レベル出力パルスを発生する
。このＭＭＶ５３の低レベル出力パルスの幅（最後のト
リガパルスからのパルス持続期間）Ｔｍ は次の条件を
満足するように設定されている。即ち、このＴｍ は、
図９の（Ｆ）に示すＡＮＤゲート４５の出力パルスＡ１
〜Ａ３ の内で相互間隔の最も長い２つのパルスＡ３
とＡ１ の時間間隔Ｔｘ よりも短く、且つＴｘ より
も短い２つのパルスの時間間隔Ｔｙ よりも長く設定さ
れている。Ｔｙ ＜Ｔｍ ＜Ｔｘを満足するようにＴｍ
を設定すると、ＭＭＶ４８がトリガされてパルス持続
期間Ｔｍが終了する前に次のトリガパルスが入力した時
に再びＴｍ の持続期間がスタートし、Ｔｙ の間隔で
発生する出力パルスＡ２ 、Ａ３ はマスクされる。図
９の実施例では出力パルスＡ１ の少し前で再トリガ可
能なＭＭＶ５３の出力が高レベルとなり、マスク作用が
解除されているので、出力パルスＡ１ が発生した時に
は第３のＭＭＶ５２はトリガ可能であり、図９の（Ｈ）
に示す低レベル（負）の出力パルスを発生する。この出
力パルスは図９の（Ｆ）のパルスＡ１ に同期している
ので、このパルスＡ１ と実質的に同一である。第３の
ＭＭＶ５２はパルスＡ１ の前縁でトリガされた後に再
トリガ可能なＭＭＶ５３の低レベル出力から成るマスク
信号をリセット端子Ｒに受けるので、その後のパルスＡ
２ 、Ａ３ には応答しない。
【００２７】タイミング調整回路４７はパルス幅可変の
第５のＭＭＶ５４と、第６のＭＭＶ５５とから成る。パ
ルス幅可変ＭＭＶ５４は第３のＭＭＶ５２に接続され、
図１０の（Ｄ）に示す第３のＭＭＶ５２の低レベルの出
力パルスの前縁でトリガされ、図１０の（Ｅ）に示すよ
うなパルスを発生する。このＭＭＶ５４の出力パルスの
幅は時定数回路の可変抵抗器５６によって調整可能であ
る。従って、ＭＭＶ５４の出力パルスの後縁（立下り）
時点を調整することができる。そこで、駆動ピン２９に
対して所定の関係を有するように図１０の（Ｅ）に示す
ＭＭＶ５４の出力パルスの立上りを調整する。第６のＭ
ＭＶ５５は第５のＭＭＶ５４に接続されており、図１０
の（Ｅ）のパルスの立下り（後縁）でトリガされて図１
０の（Ｆ）に示す所定幅の低レベル（負）パルスを発生
する。これは１回転期間Ｔ１ に１個発生するパルスで
あるので、インデックスパルスとして使用することがで
きる。 図１０の（Ｆ）に示すインデックスパルスを
所定位置に発生させるため調整又は所定位置に発生して
いるか否かを確認するために、フォーマット済の標準フ
ロッピーディスクをディスク装置に装填し、ヘッド１４
又は１５でトラックフォーマットに含まれる同期信号を
検出し、この検出された同期信号と図１０の（Ｆ）のイ
ンデックスパルスとの時間関係を調べて図１０の（Ｆ）
のインデックスパルスの位置が正確か否かを判定するこ
とができる。
第５のＭＭＶ５４と、第６のＭＭＶ５５とから成る。パ
ルス幅可変ＭＭＶ５４は第３のＭＭＶ５２に接続され、
図１０の（Ｄ）に示す第３のＭＭＶ５２の低レベルの出
力パルスの前縁でトリガされ、図１０の（Ｅ）に示すよ
うなパルスを発生する。このＭＭＶ５４の出力パルスの
幅は時定数回路の可変抵抗器５６によって調整可能であ
る。従って、ＭＭＶ５４の出力パルスの後縁（立下り）
時点を調整することができる。そこで、駆動ピン２９に
対して所定の関係を有するように図１０の（Ｅ）に示す
ＭＭＶ５４の出力パルスの立上りを調整する。第６のＭ
ＭＶ５５は第５のＭＭＶ５４に接続されており、図１０
の（Ｅ）のパルスの立下り（後縁）でトリガされて図１
０の（Ｆ）に示す所定幅の低レベル（負）パルスを発生
する。これは１回転期間Ｔ１ に１個発生するパルスで
あるので、インデックスパルスとして使用することがで
きる。 図１０の（Ｆ）に示すインデックスパルスを
所定位置に発生させるため調整又は所定位置に発生して
いるか否かを確認するために、フォーマット済の標準フ
ロッピーディスクをディスク装置に装填し、ヘッド１４
又は１５でトラックフォーマットに含まれる同期信号を
検出し、この検出された同期信号と図１０の（Ｆ）のイ
ンデックスパルスとの時間関係を調べて図１０の（Ｆ）
のインデックスパルスの位置が正確か否かを判定するこ
とができる。
【００２８】駆動ピン２９と磁石２４、３３及び磁電変
換素子２７との相互位置関係、又は磁石２４と３３との
相互位置関係の調整でインデックスパルスの発生位置を
調整することができる。しかし、これのみでインデック
スパルスの発生位置を調整せずにタイミング調整回路４
７を使用して調整すれば、容易且つ短時間で調整が終了
する。
換素子２７との相互位置関係、又は磁石２４と３３との
相互位置関係の調整でインデックスパルスの発生位置を
調整することができる。しかし、これのみでインデック
スパルスの発生位置を調整せずにタイミング調整回路４
７を使用して調整すれば、容易且つ短時間で調整が終了
する。
【００２９】なお、図８の実施例では第１〜第６のＭＭ
Ｖ４９、５１、５２、５３、５４、５５のすべてが、モ
トローラ社のＭＣ５４／７４ＨＣ４５３８のＩＣで構成
されている。
Ｖ４９、５１、５２、５３、５４、５５のすべてが、モ
トローラ社のＭＣ５４／７４ＨＣ４５３８のＩＣで構成
されている。
【００３０】図９の実施例では、図９の（Ｅ）に示すＭ
ＭＶ４４から１回転中の最初に得られる第２の方形波パ
ルスＡ１ を図９の（Ｃ）の第１の方形波パルスに一致
させるように磁石２４と３３の相互位置関係が設定され
ている。図１０の（Ａ）（Ｂ）はこれを詳しく示す。図
１０の（Ａ）に示す第１のＭＭＶ４９の出力パルスはこ
の周期Ｔ２ の１／４ のパルス幅Ｔａ を有する。図
１０の（Ｂ）のＭＭＶ５１の出力パルスの幅Ｔｂ はＴ
２ の１／８ 未満である。１回転期間Ｔ１ に発生す
る８個の第２のＭＭＶ５１の出力パルスから選択された
１つのパルスの前縁は図１０の（Ａ）の第１の方形波パ
ルス内に位置決めされている。８個の第２の方形波パル
スの内の１つを上述の条件に設定すると、図９の（Ｆ）
に示すようにＡＮＤゲート４５の出力パルスが得られる
。
ＭＶ４４から１回転中の最初に得られる第２の方形波パ
ルスＡ１ を図９の（Ｃ）の第１の方形波パルスに一致
させるように磁石２４と３３の相互位置関係が設定され
ている。図１０の（Ａ）（Ｂ）はこれを詳しく示す。図
１０の（Ａ）に示す第１のＭＭＶ４９の出力パルスはこ
の周期Ｔ２ の１／４ のパルス幅Ｔａ を有する。図
１０の（Ｂ）のＭＭＶ５１の出力パルスの幅Ｔｂ はＴ
２ の１／８ 未満である。１回転期間Ｔ１ に発生す
る８個の第２のＭＭＶ５１の出力パルスから選択された
１つのパルスの前縁は図１０の（Ａ）の第１の方形波パ
ルス内に位置決めされている。８個の第２の方形波パル
スの内の１つを上述の条件に設定すると、図９の（Ｆ）
に示すようにＡＮＤゲート４５の出力パルスが得られる
。
【００３１】回転台１１の１回転中の特定角度位置に対
応してＡＮＤゲート４５から出力パルスを得る方法とし
て次に示す第１及び第２の方法がある。第１の方法は、
図１０に示すようにＭＭＶ４９から得られる第１のパル
スの幅Ｔａ を第１のパルスの周期Ｔ２ の１／２以下
に設定し、ＭＭＶ５１から得られる第２のパルスの幅Ｔ
ｂを第１のパルスの周期Ｔ２ の１／８よりも小さく設
定し、且つ回転台１１の１回転中に少なくとも１回は第
２のパルスの前縁が第１のパルス内に位置するように第
１及び第２のパルスの発生位置を設定する方法である。 第２の方法は、図１１に示すようにＭＭＶ４９から得ら
れる第１のパルスの幅Ｔａ を第１のパルスの周期Ｔ２
の１／８よりも小さく設定し、ＭＭＶ５１から得られ
る第２のパルスの幅Ｔｂ を第１のパルスの周期Ｔ２
の１／２以下に設定し、且つ回転台１１の１回転中に少
なくとも１回は第１のパルスの前縁が第２のパルス内に
位置するように第１及び第２のパルスの発生位置を設定
する方法である。
応してＡＮＤゲート４５から出力パルスを得る方法とし
て次に示す第１及び第２の方法がある。第１の方法は、
図１０に示すようにＭＭＶ４９から得られる第１のパル
スの幅Ｔａ を第１のパルスの周期Ｔ２ の１／２以下
に設定し、ＭＭＶ５１から得られる第２のパルスの幅Ｔ
ｂを第１のパルスの周期Ｔ２ の１／８よりも小さく設
定し、且つ回転台１１の１回転中に少なくとも１回は第
２のパルスの前縁が第１のパルス内に位置するように第
１及び第２のパルスの発生位置を設定する方法である。 第２の方法は、図１１に示すようにＭＭＶ４９から得ら
れる第１のパルスの幅Ｔａ を第１のパルスの周期Ｔ２
の１／８よりも小さく設定し、ＭＭＶ５１から得られ
る第２のパルスの幅Ｔｂ を第１のパルスの周期Ｔ２
の１／２以下に設定し、且つ回転台１１の１回転中に少
なくとも１回は第１のパルスの前縁が第２のパルス内に
位置するように第１及び第２のパルスの発生位置を設定
する方法である。
【００３２】ＭＭＶ４９、５０から発生する第１及び第
２のパルスの幅及び位置を特定された状態に設定すれば
、回転台１１の１回転中にＡＮＤゲート４５から出力パ
ルスを１個のみ得ることができる。図１２はこの実施例
を示す。図１２の回路は図８のパルス抽出回路４６に相
当するものを持たないので、ＡＮＤゲート４５の出力端
子がＭＭＶ５４に接続されている。なお、図１２、及び
後述する更に別の実施例を示す図１５、図１７、図１９
、図２２において、図８と共通する部分には同一の符号
を付してこの説明を省略する。
２のパルスの幅及び位置を特定された状態に設定すれば
、回転台１１の１回転中にＡＮＤゲート４５から出力パ
ルスを１個のみ得ることができる。図１２はこの実施例
を示す。図１２の回路は図８のパルス抽出回路４６に相
当するものを持たないので、ＡＮＤゲート４５の出力端
子がＭＭＶ５４に接続されている。なお、図１２、及び
後述する更に別の実施例を示す図１５、図１７、図１９
、図２２において、図８と共通する部分には同一の符号
を付してこの説明を省略する。
【００３３】パルス抽出回路４６を省くことを可能にす
るために、ＭＭＶ４９、５１からＡＮＤゲート４５に入
力させる第１及び第２のパルスの幅及び位置を図１３又
は図１４に示すように設定する。図１３又は図１４に示
すように、第１及び第２のパルスを設定するための調整
は、図６の磁石２４、３３の位置の調整、又は図７の磁
電変換素子２７の位置の調整、又は波形整形回路４８、
５０の調整、又はＭＭＶ４９、５１の調整等で行う。
るために、ＭＭＶ４９、５１からＡＮＤゲート４５に入
力させる第１及び第２のパルスの幅及び位置を図１３又
は図１４に示すように設定する。図１３又は図１４に示
すように、第１及び第２のパルスを設定するための調整
は、図６の磁石２４、３３の位置の調整、又は図７の磁
電変換素子２７の位置の調整、又は波形整形回路４８、
５０の調整、又はＭＭＶ４９、５１の調整等で行う。
【００３４】図１３では、ＭＭＶ４９、５１から得られ
る第１及び第２のパルスの幅Ｔａ 、Ｔｂ が夫々第１
のパルスの周期Ｔ２ の１／８よりも小さく設定され、
且つ回転台１１の１回転中に、図１３の（Ａ）の第１の
パルスの前縁が図１３の（Ｂ）の第２のパルス内に１回
のみ位置するように設定されている。これにより、ＡＮ
Ｄゲート４５から１回転中に図１３の（Ｃ）に示す出力
パルスが１つのみ発生する。図１４では、ＭＭＶ４９、
５１から得られる第１及び第２のパルス幅Ｔａ 、Ｔｂ
が夫々第１のパルスの周期Ｔ２ の１／８よりも小さ
く設定され、且つ前記回転台１１の１回転中に、図１４
の（Ｂ）に示す第２のパルスの前縁が（Ａ）に示す第１
のパルス内に１回のみ位置するように設定されている。 これにより、１回転中に１個のパルスが図１４の（Ｃ）
に示すように得られる。
る第１及び第２のパルスの幅Ｔａ 、Ｔｂ が夫々第１
のパルスの周期Ｔ２ の１／８よりも小さく設定され、
且つ回転台１１の１回転中に、図１３の（Ａ）の第１の
パルスの前縁が図１３の（Ｂ）の第２のパルス内に１回
のみ位置するように設定されている。これにより、ＡＮ
Ｄゲート４５から１回転中に図１３の（Ｃ）に示す出力
パルスが１つのみ発生する。図１４では、ＭＭＶ４９、
５１から得られる第１及び第２のパルス幅Ｔａ 、Ｔｂ
が夫々第１のパルスの周期Ｔ２ の１／８よりも小さ
く設定され、且つ前記回転台１１の１回転中に、図１４
の（Ｂ）に示す第２のパルスの前縁が（Ａ）に示す第１
のパルス内に１回のみ位置するように設定されている。 これにより、１回転中に１個のパルスが図１４の（Ｃ）
に示すように得られる。
【００３５】図１５は更に別の実施例を示す。この図１
５では図８のＡＮＤゲート４５の代りに、リセット端子
Ｒを有するＭＭＶ６０が設けられている。このＭＭＶ６
０は図８のＭＭＶ５２と同一のものであり、モトローラ
社のＭＣ５４／７４ＨＣ４５３８のＩＣ６１に出力パル
ス幅決定用の抵抗ＲとコンデンサＣを接続したものから
成る。ＩＣ６０の第１のトリガ入力端子Ａは波形整形回
路４８に接続され、リセット端子ＲはＭＭＶ５１に接続
されている。第２のトリガ入力端子Ｂは正の電源端子Ｖ
ｃｃに接続されている。このＭＭＶ６０はリセット端子
Ｒが高レベルの期間においてトリガ入力端子Ａが低レベ
ルから高レベルに立上った時のみトリガされ、Ｑの反転
で示す反転出力端子から所定パルス幅の出力パルスを発
生する。従って、ＭＭＶ６０は図８のＡＮＤゲート４５
と実質的に同一の機能を有する。
５では図８のＡＮＤゲート４５の代りに、リセット端子
Ｒを有するＭＭＶ６０が設けられている。このＭＭＶ６
０は図８のＭＭＶ５２と同一のものであり、モトローラ
社のＭＣ５４／７４ＨＣ４５３８のＩＣ６１に出力パル
ス幅決定用の抵抗ＲとコンデンサＣを接続したものから
成る。ＩＣ６０の第１のトリガ入力端子Ａは波形整形回
路４８に接続され、リセット端子ＲはＭＭＶ５１に接続
されている。第２のトリガ入力端子Ｂは正の電源端子Ｖ
ｃｃに接続されている。このＭＭＶ６０はリセット端子
Ｒが高レベルの期間においてトリガ入力端子Ａが低レベ
ルから高レベルに立上った時のみトリガされ、Ｑの反転
で示す反転出力端子から所定パルス幅の出力パルスを発
生する。従って、ＭＭＶ６０は図８のＡＮＤゲート４５
と実質的に同一の機能を有する。
【００３６】図１５の回路は波形整形回路５０とＭＭＶ
５１との間にタイミング調整用のパルス可変ＭＭＶ６２
を有する。このＭＭＶ６２は時定数回路の可変抵抗器６
３を調整することによってパルス幅を調整するように構
成されている。波形整形回路４８からＭＭＶ６０へ図１
６の（Ａ）に示すように１回転期間Ｔ１に４９個の第１
の方形波パルスが与えられる。このパルスは周期Ｔ２
の１／２ のパルス幅を有する。ＭＭＶ５１から得られ
る第２の方形波パルスは図１６の（Ｂ）に示すようにｎ
極（８極）モータであるので、１回転中に複数（８個）
のパルスを発生する。このＭＭＶ５１の出力パルスの幅
Ｔｂ は第１の方形波パルスの周期Ｔ２ の１／８ 〜
１／２ に設定されている。また、１回転中に８個得ら
れる図１６の（Ｂ）の第２の方形波パルスから選択され
たものに図１６の（Ａ）に示す第１の方形波パルスの前
縁が含むように第２の方形波パルスの位置がタイミング
調整用ＭＭＶ６２で調整されている。一致判定用ＭＭＶ
６０はリセット端子Ｒに図１６の（Ｂ）に示すＭＭＶ５
１の高レベル出力パルスが入力している期間にのみ図１
６の（Ａ）の第１の方形波パルスの前縁でトリガされ、
（Ｃ）に示す低レベルの所定幅の出力パルスを発生する
。図１６の場合には、１回転中にＭＭＶ６０から複数の
パルスが出力するので、パルス抽出回路４６で１回転中
に１個のパルスを図１６の（Ｄ）に示すように抽出する
。この出力パルスは図８の回路と同様にタイミング調整
回路４７のＭＭＶ５４と５５でタイミング設定される。
５１との間にタイミング調整用のパルス可変ＭＭＶ６２
を有する。このＭＭＶ６２は時定数回路の可変抵抗器６
３を調整することによってパルス幅を調整するように構
成されている。波形整形回路４８からＭＭＶ６０へ図１
６の（Ａ）に示すように１回転期間Ｔ１に４９個の第１
の方形波パルスが与えられる。このパルスは周期Ｔ２
の１／２ のパルス幅を有する。ＭＭＶ５１から得られ
る第２の方形波パルスは図１６の（Ｂ）に示すようにｎ
極（８極）モータであるので、１回転中に複数（８個）
のパルスを発生する。このＭＭＶ５１の出力パルスの幅
Ｔｂ は第１の方形波パルスの周期Ｔ２ の１／８ 〜
１／２ に設定されている。また、１回転中に８個得ら
れる図１６の（Ｂ）の第２の方形波パルスから選択され
たものに図１６の（Ａ）に示す第１の方形波パルスの前
縁が含むように第２の方形波パルスの位置がタイミング
調整用ＭＭＶ６２で調整されている。一致判定用ＭＭＶ
６０はリセット端子Ｒに図１６の（Ｂ）に示すＭＭＶ５
１の高レベル出力パルスが入力している期間にのみ図１
６の（Ａ）の第１の方形波パルスの前縁でトリガされ、
（Ｃ）に示す低レベルの所定幅の出力パルスを発生する
。図１６の場合には、１回転中にＭＭＶ６０から複数の
パルスが出力するので、パルス抽出回路４６で１回転中
に１個のパルスを図１６の（Ｄ）に示すように抽出する
。この出力パルスは図８の回路と同様にタイミング調整
回路４７のＭＭＶ５４と５５でタイミング設定される。
【００３７】図１５の回路は、１回転中にＭＭＶ６０か
ら複数のパルスが発生するために、パルス抽出回路４６
が必要になるという不利の点を有する反面、第１及び第
２の方形波パルスの幅Ｔａ 、Ｔｂ を広く設定できる
ので、装置の製作が容易になるという利点を有する。
ら複数のパルスが発生するために、パルス抽出回路４６
が必要になるという不利の点を有する反面、第１及び第
２の方形波パルスの幅Ｔａ 、Ｔｂ を広く設定できる
ので、装置の製作が容易になるという利点を有する。
【００３８】図１６では（Ｂ）に示す第２の方形波パル
ス内に（Ａ）の第１の方形波パルスの前縁が含められて
いる。従って、第１の方形波パルスの前縁に基づいてイ
ンデックスパルスの前縁が決定される。第１の方形波パ
ルスは図７に示す速度検出器の導体パターン３４に対応
して決定される。導体パターン３４は図６の磁石３３の
磁極に対応したピッチを有し、回路基板１３の上に印刷
で形成することができるので、高い精度で形成すること
ができる。この結果、図１６の（Ａ）に示す第１の方形
波パルスは高い精度で得ることができる。この高い精度
の第１の方形波パルスの前縁に基づいてインデックスパ
ルスを形成すれば、このインデックスパルスの精度も高
くなる。
ス内に（Ａ）の第１の方形波パルスの前縁が含められて
いる。従って、第１の方形波パルスの前縁に基づいてイ
ンデックスパルスの前縁が決定される。第１の方形波パ
ルスは図７に示す速度検出器の導体パターン３４に対応
して決定される。導体パターン３４は図６の磁石３３の
磁極に対応したピッチを有し、回路基板１３の上に印刷
で形成することができるので、高い精度で形成すること
ができる。この結果、図１６の（Ａ）に示す第１の方形
波パルスは高い精度で得ることができる。この高い精度
の第１の方形波パルスの前縁に基づいてインデックスパ
ルスを形成すれば、このインデックスパルスの精度も高
くなる。
【００３９】図１７及び１８は更に別の実施例を示す。
図１７の実施例では図８のＡＮＤゲート４５の代りにリ
セット端子を有するＭＭＶ６０が設けられている他に、
第１の方形波パルス形成回路４３の波形整形回路４８と
ＭＭＶ４９との間にタイミング調整用ＭＭＶ７０が設け
られている。このＭＭＶ７０は可変抵抗器７１を有し、
これによって出力パルスの幅を調整するように構成され
ている。なお、図１７ではＭＭＶ６０のトリガ入力端子
にＭＭＶ５１が接続され、リセット端子ＲにＭＭＶ４９
が接続されている。
セット端子を有するＭＭＶ６０が設けられている他に、
第１の方形波パルス形成回路４３の波形整形回路４８と
ＭＭＶ４９との間にタイミング調整用ＭＭＶ７０が設け
られている。このＭＭＶ７０は可変抵抗器７１を有し、
これによって出力パルスの幅を調整するように構成され
ている。なお、図１７ではＭＭＶ６０のトリガ入力端子
にＭＭＶ５１が接続され、リセット端子ＲにＭＭＶ４９
が接続されている。
【００４０】ＭＭＶ４９は図１８の（Ａ）に示すように
回転台１１の１回転中に４９個のパルスを発生する。 （Ａ）に示すパルスの幅Ｔａ はこのパルスの周期Ｔ２
の１／８ 〜１／２ に設定されている。１８の（Ｂ
）に示すＭＭＶ５１の出力パルスは１回転期間Ｔ１ に
８個であり、この８個の内から選択された複数個の前縁
が第１の方形波パルスに一致している。図１８の（Ａ）
のパルスが発生している期間に（Ｂ）のパルスの前縁が
位置した時に一致判定用ＭＭＶ６０のトリガが可能にな
り、（Ｂ）のパルスの前縁でトリガされ、出力端子に所
定幅のパルスが（Ｃ）に示すように発生する。その後、
パルス抽出回路４６で１回転に１個の割合でパルスが抽
出され、（Ｄ）に示す出力が得られ、これがＭＭＶ５４
でタイミング調整された後にＭＭＶ５５に送られ、ここ
からインデックスパルスが得られる。
回転台１１の１回転中に４９個のパルスを発生する。 （Ａ）に示すパルスの幅Ｔａ はこのパルスの周期Ｔ２
の１／８ 〜１／２ に設定されている。１８の（Ｂ
）に示すＭＭＶ５１の出力パルスは１回転期間Ｔ１ に
８個であり、この８個の内から選択された複数個の前縁
が第１の方形波パルスに一致している。図１８の（Ａ）
のパルスが発生している期間に（Ｂ）のパルスの前縁が
位置した時に一致判定用ＭＭＶ６０のトリガが可能にな
り、（Ｂ）のパルスの前縁でトリガされ、出力端子に所
定幅のパルスが（Ｃ）に示すように発生する。その後、
パルス抽出回路４６で１回転に１個の割合でパルスが抽
出され、（Ｄ）に示す出力が得られ、これがＭＭＶ５４
でタイミング調整された後にＭＭＶ５５に送られ、ここ
からインデックスパルスが得られる。
【００４１】ＡＮＤゲート４５の代りにリセット端子を
有するＭＭＶ６０を使用する場合においても、ここに入
力する第１及び第２の方形波パルスの幅及び位置を調整
することによって、１回転中に１個のみの一致判定出力
を得ることができる。この目的を達成するために、図１
９では、第１及び第２の方形波パルスを図２０、２１に
示すように設定し、図２０の（Ｃ）に示すように一致判
定用ＭＭＶ６０から１回転中に１個のパルスを発生させ
ている。この結果、図１９では図１５で設けたパルス抽
出回路４６は不要であり、省略されている。図２１から
明らかなように、この例では、ＭＭＶ５１から得られる
第２の方形波パルスの幅Ｔｂ が第１の方形波パルスの
周期Ｔ２ の１／８未満に設定され、且つ回転台１１の
１回転中に１回のみ図２１の（Ｂ）の第２の方形波パル
ス内に図２１の（Ａ）の第１の方形波パルスの前縁が位
置するように第１及び第２の方形波パルスの位置が設定
されている。なお、図２１の（Ａ）の第１の方形波パル
スは前縁を使用するのみであるから、パルス幅の制限を
持たない。
有するＭＭＶ６０を使用する場合においても、ここに入
力する第１及び第２の方形波パルスの幅及び位置を調整
することによって、１回転中に１個のみの一致判定出力
を得ることができる。この目的を達成するために、図１
９では、第１及び第２の方形波パルスを図２０、２１に
示すように設定し、図２０の（Ｃ）に示すように一致判
定用ＭＭＶ６０から１回転中に１個のパルスを発生させ
ている。この結果、図１９では図１５で設けたパルス抽
出回路４６は不要であり、省略されている。図２１から
明らかなように、この例では、ＭＭＶ５１から得られる
第２の方形波パルスの幅Ｔｂ が第１の方形波パルスの
周期Ｔ２ の１／８未満に設定され、且つ回転台１１の
１回転中に１回のみ図２１の（Ｂ）の第２の方形波パル
ス内に図２１の（Ａ）の第１の方形波パルスの前縁が位
置するように第１及び第２の方形波パルスの位置が設定
されている。なお、図２１の（Ａ）の第１の方形波パル
スは前縁を使用するのみであるから、パルス幅の制限を
持たない。
【００４２】図２２の回路はＭＭＶ６０の入力を図１９
と逆にしたものであり、ＭＭＶ６０のトリガ端子にＭＭ
Ｖ５１が接続され、ＭＭＶ６０のリセット端子にＭＭＶ
４９が接続されている。ＭＭＶ４９、５１から、図２３
、２４の（Ａ）（Ｂ）に示す第１及び第２の方形波パル
スを発生させることにより、図２３の（Ｃ）に示すよう
に１回転に１個のパルスがＭＭＶ６０から出力する。 この例では、ＭＭＶ４９から得られる第１の方形波パル
スの幅Ｔａ が第１の方形波パルスの周期Ｔ２ の１／
８未満であり、回転台１１の１回転中に１回のみ第１の
方形波パルス内に第２の方形波パルスの前縁が位置する
。この結果、図２３の（Ｃ）に示すようにＭＭＶ６０か
ら１回転中に１個のパルスのみが発生する。なお、図２
４の（Ｂ）に示す第２の方形波はこの前縁を使用するの
で、パルス幅Ｔａ の制限を特別に持たない。
と逆にしたものであり、ＭＭＶ６０のトリガ端子にＭＭ
Ｖ５１が接続され、ＭＭＶ６０のリセット端子にＭＭＶ
４９が接続されている。ＭＭＶ４９、５１から、図２３
、２４の（Ａ）（Ｂ）に示す第１及び第２の方形波パル
スを発生させることにより、図２３の（Ｃ）に示すよう
に１回転に１個のパルスがＭＭＶ６０から出力する。 この例では、ＭＭＶ４９から得られる第１の方形波パル
スの幅Ｔａ が第１の方形波パルスの周期Ｔ２ の１／
８未満であり、回転台１１の１回転中に１回のみ第１の
方形波パルス内に第２の方形波パルスの前縁が位置する
。この結果、図２３の（Ｃ）に示すようにＭＭＶ６０か
ら１回転中に１個のパルスのみが発生する。なお、図２
４の（Ｂ）に示す第２の方形波はこの前縁を使用するの
で、パルス幅Ｔａ の制限を特別に持たない。
【００４３】
【変形例】本発明は上記の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 第１のパルス形成回路４３から回転台１１の
１回転につき発生するパルス数Ｐと回転子磁石２４の極
数ｎとの関係をＰ＝４９、ｎ＝８に限ることなく、Ｐ＝
６０、ｎ＝７とすること、またはＰ＝６３、ｎ＝８とす
ること又は公約数を持たないその他の種々の組み合せと
することができる。 （２） 実施例のブラシレス直流モ−タ１２の巻線２
６は中性線を有する３相Ｙ形に結線されているが、中性
線を持たないＹ形結線や△形とすることもできる。また
ブラシレス直流モ−タを３相のバイポ−ラ形モ−タとす
ることができる。 （３）第１及び第２の方形波発生回路４３、４４に於い
てＭＭＶ４９、５１、６２、７０でパルスを形成する代
わりに、波形整形回路４８、５０の出力に応答して三角
波電圧を作り、この三角波と所定の基準レベルとを電圧
コンパレ−タで比較して方形波パルスを形成してもよい
。 （４） 速度制御回路３８及び／又はマトリックス回
路４０が方形波パルスを要求する場合には、波形整形回
路４８、５０をこれと兼用するようにしてもよい。
く、例えば次の変形が可能なものである。 （１） 第１のパルス形成回路４３から回転台１１の
１回転につき発生するパルス数Ｐと回転子磁石２４の極
数ｎとの関係をＰ＝４９、ｎ＝８に限ることなく、Ｐ＝
６０、ｎ＝７とすること、またはＰ＝６３、ｎ＝８とす
ること又は公約数を持たないその他の種々の組み合せと
することができる。 （２） 実施例のブラシレス直流モ−タ１２の巻線２
６は中性線を有する３相Ｙ形に結線されているが、中性
線を持たないＹ形結線や△形とすることもできる。また
ブラシレス直流モ−タを３相のバイポ−ラ形モ−タとす
ることができる。 （３）第１及び第２の方形波発生回路４３、４４に於い
てＭＭＶ４９、５１、６２、７０でパルスを形成する代
わりに、波形整形回路４８、５０の出力に応答して三角
波電圧を作り、この三角波と所定の基準レベルとを電圧
コンパレ−タで比較して方形波パルスを形成してもよい
。 （４） 速度制御回路３８及び／又はマトリックス回
路４０が方形波パルスを要求する場合には、波形整形回
路４８、５０をこれと兼用するようにしてもよい。
【００４４】
【発明の効果】本発明によれば特別にインデックス及び
このセンサを設けずにインデックスパルスを生成するこ
とができるので、デイスク装置の小型化及び低コスト化
が可能になる。
このセンサを設けずにインデックスパルスを生成するこ
とができるので、デイスク装置の小型化及び低コスト化
が可能になる。
【図１】フロッピ−ディスクの平面図である。
【図２】フロッピ−ディスクの底面図である。
【図３】本発明の実施例に係わるフロッピ−ディスク装
置の主要部を原理的に示す正面図である。
置の主要部を原理的に示す正面図である。
【図４】図３の回路基板上の回転台、モ−タ及び速度検
出器を示す平面図である。
出器を示す平面図である。
【図５】図４のＡ−Ａ線断面図である。
【図６】図４のモ−タの回転子磁石及び速度検出器の磁
石の磁極を示す平面図である。
石の磁極を示す平面図である。
【図７】図６の基板上におけるモ−タの巻線、磁電変換
素子及び速度検出器の導体パタ−ンのの配置を示す平面
図である。
素子及び速度検出器の導体パタ−ンのの配置を示す平面
図である。
【図８】図４に於けるモ−タの駆動回路、速度検出器の
出力と磁電変換素子の出力とに基づくインデックスパル
ス形成回路を示すブロック図である。
出力と磁電変換素子の出力とに基づくインデックスパル
ス形成回路を示すブロック図である。
【図９】図８の各部の状態を示す波形図である。
【図１０】図８の各部の状態を詳しく示す波形図である
。
。
【図１１】第１及び第２の方形波パルスの位置関係を図
９に於けるそれと少し変えた時の図８の各部の状態を示
す波形図である。
９に於けるそれと少し変えた時の図８の各部の状態を示
す波形図である。
【図１２】インデックスパルス形成回路の別の実施例を
示す回路である。
示す回路である。
【図１３】図１２の各部の状態を示す波形図である。
【図１４】第１及び第２の方形波パルスの位置関係を図
１３におけるそれと少し変えた時の図１２の各部の状態
を示す波形図である。
１３におけるそれと少し変えた時の図１２の各部の状態
を示す波形図である。
【図１５】インデックスパルス形成回路の更に別の実施
例を示すブロック図である。
例を示すブロック図である。
【図１６】図１５の各部の状態を示す波形図である。
【図１７】インデックスパルス形成回路の更に別の実施
例を示すブロック図である。
例を示すブロック図である。
【図１８】図１７の各部の状態を示す波形図である。
【図１９】インデックスパルスの更に別の実施例を示す
ブロック図である。
ブロック図である。
【図２０】図１９の各部の状態を示す波形図である。
【図２１】図１９の各部の状態を詳しく示す波形図であ
る。
る。
【図２２】インデックスパルス形成回路の更に別の実施
例を示すブロック図である。
例を示すブロック図である。
【図２３】図２２の各部の状態を示す波形図である。
【図２４】図２２の各部の状態を詳しく示す波形図であ
る。
る。
４３ 第１のパルス形成回路
４４ 第２のパルス形成回路
４５ 一致判定用ＡＮＤゲ−ト
４６ パルス抽出回路
４７ タイミング調整回路
Claims (17)
- 【請求項１】 記録媒体ディスクを回転するための回
転台と、前記ディスクとの相対的走査運動によって信号
を変換する信号変換器と、前記回転台に結合されており
、且つＮ極とＳ極合せて２ｎ極（ｎは整数）を有する磁
石から成る回転子と複数相の固定子巻線とを備えている
ブラシレス直流モータと、前記複数相の固定子巻線に電
源から選択的に電力を供給するように前記複数の固定子
巻線に接続された複数のスイッチング素子と、前記回転
子の位置を前記磁石の移動に基づいて検出するために前
記複数相に対応して設けられた複数の位置検出用磁電変
換素子と、前記複数の磁電変換素子の出力に基づいて前
記複数のスイッチング素子のオン・オフ制御信号を形成
するスイッチ制御回路と、前記回転子の回転速度情報を
周波数信号で得るように形成された速度検出器と、
前記速度検出器の出力に基づいて前記ブラシレス直流モ
ータを定速制御する速度制御回路とを備えたディスク装
置において、前記速度検出器から得られた周波数信号に
同期した第１のパルスを形成するために前記速度検出器
に接続された第１のパルス形成回路と、前記複数の位置
検出用磁電変換素子から選択された１つから得られた周
期性を有する位置検出信号に同期した第２のパルスを形
成するために選択された前記磁電変換素子に接続された
第２のパルス形成回路と、前記第１及び第２のパルス形
成回路に接続され且つ前記第１のパルスと前記第２のパ
ルスの時間軸上での一致を示す出力パルスを得るように
形成された一致判定回路とを備えており、且つ前記回転
台の１回転中に得られる前記第１のパルスの数（Ｐ）と
前記回転子の極数ｎは公約数を持たないように設定され
ており、前記回転台の１回転中の少なくとも１つの特定
角度位置に対応して前記一致判定回路から出力パルスが
発生するように前記第１及び第２のパルスの幅及び位置
が設定されていることを特徴とするディスク装置。 - 【請求項２】 前記一致判定回路から前記回転台の１
回転中に複数の特定角度位置を示す複数の出力パルスが
発生するように前記第１及び第２のパルスの幅及び位置
が設定されており、更に、前記回転台の１回転中に前記
一致判定回路から得られた複数の出力パルスから特定さ
れた１つの出力パルスを抽出するパルス抽出回路が設け
られていることを特徴とする請求項１記載のディスク装
置。 - 【請求項３】 前記回転台の１回転の時間Ｔ１ にお
いて、前記一致判定回路からＴ１ ／２よりも長い時間
間隔Ｔｘ を含んで複数の出力パルスが発生することが
できるように前記第１及び第２のパルスの幅及び位置が
決定されており、前記パルス抽出回路は前記長い時間間
隔Ｔｘ の終りの出力パルスを抽出する回路である請求
項２記載のディスク装置。 - 【請求項４】 前記パルス抽出回路は、前記一致判定
回路の出力パルスによってトリガされ、前記長い時間間
隔Ｔｘ よりも短い前記第２のパルスの時間間隔Ｔｙ
よりは長い持続時間Ｔｍ を発生する再トリガ可能な単
安定マルチバイブレータと、前記再トリガ可能な単安定
マルチバイブレータからマスク用出力パルスが発生して
いる期間はトリガが禁止され、前記再トリガ可能な単安
定マルチバイブレータからマスク用出力パルスが発生し
ていない時に前記一致判定回路の出力パルスでトリガさ
れるように形成された抽出用単安定マルチバイブレータ
とから成る請求項３記載のディスク装置。 - 【請求項５】 前記第１及び第２のパルスの幅及び位
置は、前記回転台の１回転中に前記一致判定回路から１
個の出力パルスが発生するように設定されていることを
特徴とする請求項１記載のディスク装置。 - 【請求項６】 前記一致判定回路は前記第１及び第２
のパルスを入力とする論理積回路である請求項１記載の
ディスク装置。 - 【請求項７】 前記第１のパルスの幅（Ｔａ ）が前
記第１のパルスの周期（Ｔ２ ）の１／８よりも小さく
設定され、前記第２のパルスの幅（Ｔｂ） が前記第１
のパルスの周期（Ｔ２ ）の１／２以下に設定され、前
記回転台の１回転中に少なくとも１回は前記第１のパル
スの前縁が前記第２のパルス内に位置するように前記第
１及び第２のパルスの位置が設定されていることを特徴
とする請求項６記載のディスク装置。 - 【請求項８】 前記第１のパルスの幅（Ｔａ ）は前
記第１のパルスの周期（Ｔ２ ）の１／２以下に設定さ
れ、前記第２のパルスの幅（Ｔｂ ）は前記第１のパル
スの周期（Ｔ２ ）の１／８よりも小さく設定され、前
記回転台の１回転中に少なくとも１回は前記第２のパル
スの前縁が前記第１のパルス内に位置するように前記第
１及び第２のパルスの発生位置が設定されていることを
特徴とする請求項６記載のディスク装置。 - 【請求項９】 前記第１及び第２のパルスの幅（Ｔａ
）、（Ｔｂ ）が夫々前記第１のパルスの周期（Ｔ２
）の１／８よりも小さく設定され、前記回転台の１回
転中に、前記第１のパルスの前縁が前記第２のパルス内
に１回のみ位置し、前記回転台の１回転中に前記論理積
回路から１個の出力パルスが発生するように前記第１及
び第２のパルスの位置が設定されていることを特徴とす
る請求項６記載のディスク装置。 - 【請求項１０】 前記第１及び第２のパルスの幅（Ｔ
ａ ）、（Ｔｂ ）が夫々前記第１のパルスの周期（Ｔ
２ ）の１／８よりも小さく設定され、且つ前記回転台
の１回転中に、前記第２のパルスの前縁が前記第１のパ
ルス内に１回のみ位置し、前記回転台の１回転中に前記
論理積回路から１個の出力パルスが発生するように前記
第１及び第２のパルスの位置が設定されていることを特
徴とする請求項６記載のディスク装置。 - 【請求項１１】 前記一致判定回路は、トリガ入力端
子の他にリセット端子を有する単安定マルチバイブレー
タであり、前記トリガ入力端子に前記第１のパルス形成
回路が接続され、前記リセット端子に前記第２のパルス
形成回路が接続され、前記第２のパルス内に前記第１の
パルスの前縁が位置した時にのみトリガされるように構
成されていることを特徴とする請求項１記載のディスク
装置。 - 【請求項１２】 前記第２のパルスの幅（Ｔｂ ）が
前記第１のパルスの周期（Ｔ２ ）の１／８〜１／２で
あり、且つ前記回転台の１回転中に少なくとも１回は前
記第２のパルス内に前記第１のパルスの前縁が位置する
ように前記第１及び第２のパルスの位置が設定されてい
ることを特徴とする請求項１１記載のディスク装置。 - 【請求項１３】 前記第２のパルスの幅（Ｔｂ ）が
前記第１のパルスの周期（Ｔ２ ）の１／８未満であり
、前記回転台の１回転中に１回のみ前記第２のパルス内
に前記第１のパルスの前縁が位置して前記回転台の１回
転中に前記リセット端子を有する単安定マルチバイブレ
ータから１個のパルスが発生するように前記第１及び第
２のパルスの位置が設定されていることを特徴とする請
求項１１記載のディスク装置。 - 【請求項１４】 前記一致判定回路は、トリガ入力端
子の他にリセット端子を有する単安定マルチバイブレー
タであり、前記トリガ入力端子に前記第２のパルス形成
回路が接続され、前記リセット端子に前記第１のパルス
形成回路が接続され、前記第１のパルス内に前記第２の
パルスの前縁が位置した時にのみトリガされるように構
成されていることを特徴とする請求項１記載のディスク
装置。 - 【請求項１５】 前記第１のパルスの幅（Ｔａ ）が
前記第１のパルスの周期（Ｔ２ ）の１／８〜１／２で
あり、且つ前記回転台の１回転中に少なくとも１回は前
記第１のパルス内に前記第２のパルスの前縁が位置する
ように前記第１及び第２のパルスの位置が設定されてい
ることを特徴とする請求項１４記載のディスク装置。 - 【請求項１６】 前記第１のパルスの幅（Ｔａ ）が
前記第１のパルスの周期（Ｔ２ ）の１／８未満であり
、前記回転台の１回転中に１回のみ前記第１のパルス内
に前記第２のパルスの前縁が位置して前記回転台の１回
転中に前記リセット端子を有する単安定マルチバイブレ
ータから１個のパルスが発生するように前記第１及び第
２のパルスの位置が設定されていることを特徴とする請
求項１４記載のディスク装置。 - 【請求項１７】 更に、前記一致判定回路の出力段又
は抽出回路の出力段に出力パルスのタイミングを調整す
る回路を設けたことを特徴とする請求項１乃至１６のい
ずれか１つに記載のディスク装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163639A JP2546085B2 (ja) | 1991-06-07 | 1991-06-07 | ディスク装置 |
| US07/894,512 US5371635A (en) | 1991-06-07 | 1992-06-04 | Electronic index pulse generating system for speed control in rotating disk data |
| DE4218674A DE4218674C2 (de) | 1991-06-07 | 1992-06-07 | Indeximpuls-Erzeugungssystem bei einer Plattenspeicher-Vorrichtung |
| US08/239,027 US5400191A (en) | 1991-06-07 | 1994-06-23 | Electronic index pulse generating system for speed control in rotating disk data storage apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3163639A JP2546085B2 (ja) | 1991-06-07 | 1991-06-07 | ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04362566A true JPH04362566A (ja) | 1992-12-15 |
| JP2546085B2 JP2546085B2 (ja) | 1996-10-23 |
Family
ID=15777767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3163639A Expired - Fee Related JP2546085B2 (ja) | 1991-06-07 | 1991-06-07 | ディスク装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5371635A (ja) |
| JP (1) | JP2546085B2 (ja) |
| DE (1) | DE4218674C2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2783964B2 (ja) * | 1993-05-25 | 1998-08-06 | ローム株式会社 | タイミング信号発生回路 |
| JPH09326159A (ja) * | 1996-06-04 | 1997-12-16 | Alps Electric Co Ltd | インデックス信号形成回路 |
| JPH11299274A (ja) * | 1998-04-10 | 1999-10-29 | Rohm Co Ltd | モータ駆動回路 |
| DE10028337B4 (de) * | 1999-06-14 | 2006-05-11 | Teac Corp., Musashino | Geschwindigkeitssteuerung für einen Motor |
| JP2001236721A (ja) | 2000-02-22 | 2001-08-31 | Alps Electric Co Ltd | スピンドルモータのインデックス位置検出装置及びそれを備えたモータ装置 |
| US7079459B2 (en) * | 2001-01-25 | 2006-07-18 | Dphi Acquisitions, Inc. | System and method for performing a spin motor startup operation |
| JP2003059253A (ja) * | 2001-08-22 | 2003-02-28 | Mitsumi Electric Co Ltd | スピンドルモータ構造とそれを備えた薄型フレキシブルディスクドライブ |
| JP2003059254A (ja) * | 2001-08-22 | 2003-02-28 | Mitsumi Electric Co Ltd | フレキシブルディスクドライブ |
| GB0130150D0 (en) * | 2001-12-18 | 2002-02-06 | Johnson Electric Sa | Method of measuring motor speed |
| JP2004364354A (ja) * | 2003-06-02 | 2004-12-24 | Mitsumi Electric Co Ltd | ディスクのインデックス信号生成方法及びディスクドライブ装置 |
| US8085036B2 (en) * | 2009-01-14 | 2011-12-27 | Infineon Technologies Ag | Sensor including two code rings and a magnetic field sensor between the code rings |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263371A (ja) * | 1984-06-12 | 1985-12-26 | Sankyo Seiki Mfg Co Ltd | デイスクの回転駆動装置 |
| JPS6199970A (ja) * | 1984-10-19 | 1986-05-19 | Yaskawa Electric Mfg Co Ltd | インデツクスパルス出力回路 |
| JPS61236067A (ja) * | 1985-04-10 | 1986-10-21 | Victor Co Of Japan Ltd | デイスク再生装置の位置信号生成回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4925046B1 (ja) * | 1970-02-20 | 1974-06-27 | ||
| JPS563467A (en) * | 1979-06-25 | 1981-01-14 | Japan Servo Co Ltd | Flexible disk driving device |
| JPS606938Y2 (ja) * | 1980-08-14 | 1985-03-07 | ソニー株式会社 | 記録再生用デイスクカセツト |
| US4746862A (en) * | 1985-05-14 | 1988-05-24 | Victor Company Of Japan Ltd. | Apparatus for detecting both rotational speed and reference rotational angle of a rotary member |
| JPH0351796Y2 (ja) * | 1986-04-11 | 1991-11-07 | ||
| JP2569736B2 (ja) * | 1988-06-29 | 1997-01-08 | 日本ビクター株式会社 | 回転位置検出装置 |
| JPH0266774A (ja) * | 1988-08-31 | 1990-03-06 | Toshiba Corp | 記録再生装置 |
| US4985792A (en) * | 1989-03-06 | 1991-01-15 | Seagate Technology, Inc. | Disk drive spindle motor with externally mounted flux concentrator ring |
| JPH06103995B2 (ja) * | 1989-05-31 | 1994-12-14 | 日本ビクター株式会社 | センサレス方式ブラシレスモータ |
| EP0508779B1 (en) * | 1991-04-11 | 1997-06-18 | Matsushita Electric Industrial Co., Ltd. | Tape-form recording medium editing apparatus |
-
1991
- 1991-06-07 JP JP3163639A patent/JP2546085B2/ja not_active Expired - Fee Related
-
1992
- 1992-06-04 US US07/894,512 patent/US5371635A/en not_active Expired - Lifetime
- 1992-06-07 DE DE4218674A patent/DE4218674C2/de not_active Expired - Fee Related
-
1994
- 1994-06-23 US US08/239,027 patent/US5400191A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60263371A (ja) * | 1984-06-12 | 1985-12-26 | Sankyo Seiki Mfg Co Ltd | デイスクの回転駆動装置 |
| JPS6199970A (ja) * | 1984-10-19 | 1986-05-19 | Yaskawa Electric Mfg Co Ltd | インデツクスパルス出力回路 |
| JPS61236067A (ja) * | 1985-04-10 | 1986-10-21 | Victor Co Of Japan Ltd | デイスク再生装置の位置信号生成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5371635A (en) | 1994-12-06 |
| DE4218674A1 (de) | 1993-01-28 |
| US5400191A (en) | 1995-03-21 |
| JP2546085B2 (ja) | 1996-10-23 |
| DE4218674C2 (de) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04362566A (ja) | ディスク装置 | |
| JP3544434B2 (ja) | ブラシレスモータ装置 | |
| JPS60162464A (ja) | ブラシレスモ−タ−のインデツクス信号検出機構 | |
| JP3695653B2 (ja) | ブラシモータ | |
| JPH09326159A (ja) | インデックス信号形成回路 | |
| US6603304B2 (en) | Index position detector for spindle motor and motor apparatus including the same | |
| JP2667216B2 (ja) | ブラシレスモータの駆動回路 | |
| JPH1141897A (ja) | 回転速度検出手段を有するモータ | |
| JP2536854B2 (ja) | ブラシレス直流モ−タの回転数を制御する回転数情報の発生方法および発生回路装置 | |
| JPS60138508A (ja) | 回転多面鏡走査装置 | |
| JP2002084731A (ja) | インデックス検出機構 | |
| JP2584039B2 (ja) | 回転ヘッドシリンダー装置 | |
| JPS6070956A (ja) | ディスク型ブラシレスモ−タ | |
| JP3590237B2 (ja) | ディスク駆動装置 | |
| JPH033644A (ja) | ブラシレスモータ | |
| JP3489596B2 (ja) | モータ | |
| JPS6235354B2 (ja) | ||
| JPS6356864A (ja) | 回転装置 | |
| JPS59217269A (ja) | デジタル・オ−デイオ・デイスク等に適するブラシレスモ−タ装置 | |
| JP2975692B2 (ja) | モータのパルス信号発生装置 | |
| JPH02270164A (ja) | インデックス信号発生方式 | |
| JPH01186155A (ja) | メディアドライブ用ステッピングモータ | |
| JPS6152631B2 (ja) | ||
| JPH11146680A (ja) | 多相モータの駆動装置 | |
| JPS59220091A (ja) | 電動機の制御装置およびその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |