JPS6312582Y2 - - Google Patents
Info
- Publication number
- JPS6312582Y2 JPS6312582Y2 JP2439381U JP2439381U JPS6312582Y2 JP S6312582 Y2 JPS6312582 Y2 JP S6312582Y2 JP 2439381 U JP2439381 U JP 2439381U JP 2439381 U JP2439381 U JP 2439381U JP S6312582 Y2 JPS6312582 Y2 JP S6312582Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- level
- voltage
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 13
- 238000007599 discharging Methods 0.000 claims 1
- 230000001788 irregular Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【考案の詳細な説明】
この考案は、マイクロコンピユータを用いて使
用磁気テープに対して最適な諸特性を得るように
自動調整するテープレコーダの再生信号レベル検
出回路の改善に関するもので、その目的とすると
ころは、再生信号中にテープ走行不安定やその他
の原因によつてイレギユラーなレベルが生じた場
合でも、これによつて検出レベルが影響されにく
い信号レベル検出回路を提供することにある。
用磁気テープに対して最適な諸特性を得るように
自動調整するテープレコーダの再生信号レベル検
出回路の改善に関するもので、その目的とすると
ころは、再生信号中にテープ走行不安定やその他
の原因によつてイレギユラーなレベルが生じた場
合でも、これによつて検出レベルが影響されにく
い信号レベル検出回路を提供することにある。
使用磁気テープに対して最適な諸特性、つまり
バイアス、イコライザ、録再感度などをマイクロ
コンピユータを用いて自動調整するテープレコー
ダにおいては、それらの値を変化させながら録音
と再生を繰り返して最適値に収斂させる方法をと
つているので、テープレコーダの構成中には再生
レベルの検出回路が不可欠である。
バイアス、イコライザ、録再感度などをマイクロ
コンピユータを用いて自動調整するテープレコー
ダにおいては、それらの値を変化させながら録音
と再生を繰り返して最適値に収斂させる方法をと
つているので、テープレコーダの構成中には再生
レベルの検出回路が不可欠である。
このために用いられた従来の再生レベル検出回
路は、再生信号を演算検波器とダイオードによつ
て検波した出力をコンデンサに充電するとともに
FET（電界効果トランジスタ）に加へ、その後コ
ンデンサを定電流放電した場合にFETの出力電
圧が特定値、例えばOVに達するまでの時間をコ
ンピユータによつて測定して信号レベルを検出す
るものであつた。
路は、再生信号を演算検波器とダイオードによつ
て検波した出力をコンデンサに充電するとともに
FET（電界効果トランジスタ）に加へ、その後コ
ンデンサを定電流放電した場合にFETの出力電
圧が特定値、例えばOVに達するまでの時間をコ
ンピユータによつて測定して信号レベルを検出す
るものであつた。
ただし、再生信号、特に高域信号がテープ走行
不安定などによつてレベル変動しても、その最大
値が真の再生レベルであると考えられていたが、
その後の実験によるとレベル変動はテープが正常
走行している場合の再生レベルより下回るものと
は限らず、場合によつては外来ノイズのようにこ
れを上回ることがあり、その原因としてはテープ
のばたつきによる磁束の急激な変化が磁気テープ
自体のHcのばらつきなどが考えられる。
不安定などによつてレベル変動しても、その最大
値が真の再生レベルであると考えられていたが、
その後の実験によるとレベル変動はテープが正常
走行している場合の再生レベルより下回るものと
は限らず、場合によつては外来ノイズのようにこ
れを上回ることがあり、その原因としてはテープ
のばたつきによる磁束の急激な変化が磁気テープ
自体のHcのばらつきなどが考えられる。
従つて、このような状態では再生信号の最大値
をピークホールドするという従来の方法では真の
再生レベルを検出することはできない。
をピークホールドするという従来の方法では真の
再生レベルを検出することはできない。
すなわち、従来回路では検波出力は即コンデン
サに充電されるので、もし入力信号にレベル変動
がある場合には、その最大値に比例した出力を生
じる。
サに充電されるので、もし入力信号にレベル変動
がある場合には、その最大値に比例した出力を生
じる。
第２図において、ａは入力信号波形、ｂは参考
として示した従来回路の出力波形で、入力信号ａ
の真のレベルをh1、イレギユラーなレベルをh′と
すると出力ｂはh1′に比例した値になる。
として示した従来回路の出力波形で、入力信号ａ
の真のレベルをh1、イレギユラーなレベルをh′と
すると出力ｂはh1′に比例した値になる。
この考案は、上記の点を改善したもので、第１
図はその実施例を示す回路図であり、１は演算検
波器（以下、オペアンプという）で、その入力端
子２には再生信号が加えられるとともに、電子ス
イツチS1を通じて電源＋Vccにも接続されてい
る。
図はその実施例を示す回路図であり、１は演算検
波器（以下、オペアンプという）で、その入力端
子２には再生信号が加えられるとともに、電子ス
イツチS1を通じて電源＋Vccにも接続されてい
る。
オペアンプ１の出力端子は逆極性のダイオード
Ｄに接続され、このダイオードＤは、FETのゲ
ートと、抵抗R1と一端を接地したコンデンサC1
の直列回路とに接続されている。
Ｄに接続され、このダイオードＤは、FETのゲ
ートと、抵抗R1と一端を接地したコンデンサC1
の直列回路とに接続されている。
また、抵抗R1とコンデンサC1の接続点は、定
電流回路３と電子スイツチS2を通じて電源＋Vcc
に接続されている。
電流回路３と電子スイツチS2を通じて電源＋Vcc
に接続されている。
なお、上記FETのドレインは電源＋Vccに、ま
た、ソースは抵抗R2を通じて電源−Vccに接続さ
れ、ソースとオペアンプ１の反転入力端子の間に
は帰還抵抗R3が接続され、反転入力端子は抵抗
R4を通じて接地されている。
た、ソースは抵抗R2を通じて電源−Vccに接続さ
れ、ソースとオペアンプ１の反転入力端子の間に
は帰還抵抗R3が接続され、反転入力端子は抵抗
R4を通じて接地されている。
さらに、電子スイツチS1とS2は、マイクロコン
ピユータCPUによつて制御され、マイクロコン
ピユータよりＬレベルの制御信号が送出されると
オンになる。
ピユータCPUによつて制御され、マイクロコン
ピユータよりＬレベルの制御信号が送出されると
オンになる。
この実施例の回路構成は以上のようなもので、
次にその動作について説明する。
次にその動作について説明する。
第２図には入力信号波形ａとともに実施例回路
の各部の電圧波形ｃとｄを示しており、時刻T0
において電子スイツチS1とS2がいずれもオフにな
ると、入力端子２に入力信号ａが加わり、オペア
ンプ１によつて検波された後にダイオードＤによ
つて負極検波される。
の各部の電圧波形ｃとｄを示しており、時刻T0
において電子スイツチS1とS2がいずれもオフにな
ると、入力端子２に入力信号ａが加わり、オペア
ンプ１によつて検波された後にダイオードＤによ
つて負極検波される。
このダイオードＤの検波出力は、抵抗R1を通
じてコンデンサC1に充電されるが、この場合に
Ａ点電圧、つまりコンデンサC1の端子電圧は第
２図の波形ｃのようになる。
じてコンデンサC1に充電されるが、この場合に
Ａ点電圧、つまりコンデンサC1の端子電圧は第
２図の波形ｃのようになる。
すなわち、入力信号ａによつてコンデンサC1
が充電される場合の電圧は、入力信号ａの負の半
サイクルとR1とC1による時定数カーブとが合成
されたもので、入力信号の第１波が０になる点で
一旦検波作用が止るので暫定値を保ち、さらに、
第２波および第３波の半サイクルが現われるたび
にこれらが加算されて段階的に増加して最終的に
h2になる値に達する。
が充電される場合の電圧は、入力信号ａの負の半
サイクルとR1とC1による時定数カーブとが合成
されたもので、入力信号の第１波が０になる点で
一旦検波作用が止るので暫定値を保ち、さらに、
第２波および第３波の半サイクルが現われるたび
にこれらが加算されて段階的に増加して最終的に
h2になる値に達する。
従つて、もし入力信号ａにh1′のようなイレギ
ユラーなレベルが発生したとしてもh2なる出力レ
ベルには殆んど影響を与えない。
ユラーなレベルが発生したとしてもh2なる出力レ
ベルには殆んど影響を与えない。
第２図に示すｄは、出力端子４に現われる
FETのソース出力波形を示し、ダイオードＤが
負極検波を行つている間はFETのゲートには負
電圧が加わるので、ソースに入力信号ａに比例し
た出力が現われるが、波形ｃに示すようにＡ点電
圧が暫定値に達するとコンデンサC1に充電々流
が流れなくなるので、Ａ点電圧は、即ゲート電圧
となつてソースにもこれに応じた直流電圧を生ず
る。
FETのソース出力波形を示し、ダイオードＤが
負極検波を行つている間はFETのゲートには負
電圧が加わるので、ソースに入力信号ａに比例し
た出力が現われるが、波形ｃに示すようにＡ点電
圧が暫定値に達するとコンデンサC1に充電々流
が流れなくなるので、Ａ点電圧は、即ゲート電圧
となつてソースにもこれに応じた直流電圧を生ず
る。
ただし、入力信号の複数の半サイクルによつて
コンデンサC1が充電されてＡ点電圧がh2なる値に
達すると、FETのソース電圧もh3なる一定値に
達する。
コンデンサC1が充電されてＡ点電圧がh2なる値に
達すると、FETのソース電圧もh3なる一定値に
達する。
この場合に最終的なソース電圧h3は図示のよう
に段階的な直流電圧が収斂したものであるから、
入力信号ａのイレギユラーなレベル（第２波）に
よつて波形ｄに一時的にレベルの大きい出力が現
われてもその影響は受けない。
に段階的な直流電圧が収斂したものであるから、
入力信号ａのイレギユラーなレベル（第２波）に
よつて波形ｄに一時的にレベルの大きい出力が現
われてもその影響は受けない。
こゝで、時刻T1において、マイクロコンピユ
ータよりＬレベルの制御信号が送出されて電子ス
イツチS1とS2がオンになると、オペアンプ１は入
力端子に電源電圧＋Vccが加わつてその出力が＋
電圧に転ずるので、ダイオードＤはカツトオフに
なり、かつ、電子スイツチS2がオンになつてコン
デンサC1の電荷は定電流放電され、FETのソー
ス電圧が上昇するので、この電圧が特定の電圧、
例えばOVになる時点T2までの時間をマイクロコ
ンピユータによつて測定して信号レベルを検出す
る。
ータよりＬレベルの制御信号が送出されて電子ス
イツチS1とS2がオンになると、オペアンプ１は入
力端子に電源電圧＋Vccが加わつてその出力が＋
電圧に転ずるので、ダイオードＤはカツトオフに
なり、かつ、電子スイツチS2がオンになつてコン
デンサC1の電荷は定電流放電され、FETのソー
ス電圧が上昇するので、この電圧が特定の電圧、
例えばOVになる時点T2までの時間をマイクロコ
ンピユータによつて測定して信号レベルを検出す
る。
以上のように、この考案は再生信号を半波検波
器で検波してこの検波出力をコンデンサに充電
し、その後コンデンサを定電流放電させてこのコ
ンデンサの電圧が特定の電圧に到達するまでの時
間を測定することによつて前記再生信号のレベル
を検出するようにした回路において、上記再生信
号の検波出力を前記半波検波器と前記コンデンサ
の間に接続された直列抵抗を通じて前記コンデン
サに印加し、前記再生信号の複数波の検波出力に
より前記コンデンサが段階的に加算充電されるよ
うに構成したから、再生信号の複数波が印加され
て充電が完了するまでの時間が経過してから出力
電圧を取り出すことによつて、過渡的で、かつ、
イレギユラーなレベル変動の影響を回避できる。
換言すれば、入力信号レベルを検出する場合に信
号中にイレギユラーなレベルを生じたとしても、
これによつて出力レベルは殆んど影響を受けない
ので、高域の再生信号のように磁気テープの走行
不安定などによつて信号レベルが変動しても正確
な信号レベルを検出することが可能となる。
器で検波してこの検波出力をコンデンサに充電
し、その後コンデンサを定電流放電させてこのコ
ンデンサの電圧が特定の電圧に到達するまでの時
間を測定することによつて前記再生信号のレベル
を検出するようにした回路において、上記再生信
号の検波出力を前記半波検波器と前記コンデンサ
の間に接続された直列抵抗を通じて前記コンデン
サに印加し、前記再生信号の複数波の検波出力に
より前記コンデンサが段階的に加算充電されるよ
うに構成したから、再生信号の複数波が印加され
て充電が完了するまでの時間が経過してから出力
電圧を取り出すことによつて、過渡的で、かつ、
イレギユラーなレベル変動の影響を回避できる。
換言すれば、入力信号レベルを検出する場合に信
号中にイレギユラーなレベルを生じたとしても、
これによつて出力レベルは殆んど影響を受けない
ので、高域の再生信号のように磁気テープの走行
不安定などによつて信号レベルが変動しても正確
な信号レベルを検出することが可能となる。
第１図はこの考案になる信号レベル検出回路の
一実施例を示す回路図、第２図は入力信号波形と
出力電圧波形のタイミングチヤートで、ａは入力
信号波形、ｂは従来回路の出力電圧波形、ｃは第
１図におけるＡ点の電圧波形、ｄは同上の出力電
圧波形である。 １……オペアンプ、２……入力端子、３……定
電流回路、FET……電界効果トランジスタ、Ｄ
……ダイオード、S1，S2……電子スイツチ、
CPU……マイクロコンピユータ、C1……コンデ
ンサ、R1，R2，R3，R4……抵抗。
一実施例を示す回路図、第２図は入力信号波形と
出力電圧波形のタイミングチヤートで、ａは入力
信号波形、ｂは従来回路の出力電圧波形、ｃは第
１図におけるＡ点の電圧波形、ｄは同上の出力電
圧波形である。 １……オペアンプ、２……入力端子、３……定
電流回路、FET……電界効果トランジスタ、Ｄ
……ダイオード、S1，S2……電子スイツチ、
CPU……マイクロコンピユータ、C1……コンデ
ンサ、R1，R2，R3，R4……抵抗。
Claims (1)
- 再生信号を半波検波器で検波してこの検波出力
をコンデンサに充電し、その後コンデンサを定電
流放電させてこのコンデンサの電圧が特定の電圧
に到達するまでの時間を測定することによつて前
記再生信号のレベルを検出するようにした回路に
おいて、上記再生信号の検波出力を前記半波検波
器と前記コンデンサの間に接続された直列抵抗を
通じて前記コンデンサに印加し、前記再生信号の
複数波の検波出力により前記コンデンサが段階的
に加算充電されるように構成したことを特徴とす
る信号レベル検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2439381U JPS6312582Y2 (ja) | 1981-02-23 | 1981-02-23 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2439381U JPS6312582Y2 (ja) | 1981-02-23 | 1981-02-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57138417U JPS57138417U (ja) | 1982-08-30 |
| JPS6312582Y2 true JPS6312582Y2 (ja) | 1988-04-11 |
Family
ID=29822113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2439381U Expired JPS6312582Y2 (ja) | 1981-02-23 | 1981-02-23 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6312582Y2 (ja) |
-
1981
- 1981-02-23 JP JP2439381U patent/JPS6312582Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57138417U (ja) | 1982-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5003196A (en) | Wave shaping circuit having a maximum voltage detector and a minimum voltage detector | |
| US4400633A (en) | Level detection circuit | |
| US6051997A (en) | Circuit for tracking rapid changes in mid-point voltage of a data signal | |
| JP2783964B2 (ja) | タイミング信号発生回路 | |
| JPS6312582Y2 (ja) | ||
| JPH0422443Y2 (ja) | ||
| JPH10332748A (ja) | 全波ピーク検出器 | |
| JPS5948407B2 (ja) | 回転位相検出回路 | |
| JP2591184B2 (ja) | ドロップアウト検出回路 | |
| KR900008393Y1 (ko) | Vtr의 슬로우 트래킹 자동 조정회로 | |
| US5025173A (en) | EFM-signal comparator | |
| JPH0219649B2 (ja) | ||
| KR920000042Y1 (ko) | 캡스턴 모터 정지 감지회로 | |
| JPH03123205A (ja) | Ｆｍ復調回路 | |
| JPS59156007A (ja) | 増幅回路 | |
| JPS60217503A (ja) | 記録電流調整装置 | |
| JPS645486B2 (ja) | ||
| JPH02100503A (ja) | 磁気記録再生装置のエンベロープ検波回路 | |
| JPS6148646B2 (ja) | ||
| JP2003259564A (ja) | 充電電流検出回路 | |
| JPH08125505A (ja) | エンベロープ検出回路 | |
| JPS5890697A (ja) | レベル補正変調ゲ−ト | |
| JPS61239116A (ja) | 磁気検出回路の出力パルス自動整形回路 | |
| JPH05242409A (ja) | 磁気テープ装置の記録電流設定方法 | |
| JPH02115772A (ja) | ピーク検波回路 |