JPH10332748A - 全波ピーク検出器 - Google Patents
全波ピーク検出器Info
- Publication number
- JPH10332748A JPH10332748A JP9156085A JP15608597A JPH10332748A JP H10332748 A JPH10332748 A JP H10332748A JP 9156085 A JP9156085 A JP 9156085A JP 15608597 A JP15608597 A JP 15608597A JP H10332748 A JPH10332748 A JP H10332748A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input terminal
- operational amplifier
- capacitor
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 ダイオードを使用することなく全波ピーク検
出を行う。 【解決手段】 正側信号のピーク検出を従来のピーク検
出器と同様な構成で実現し、負側のピーク検出は、ピー
ク検出電圧を反転（基準バイアス電圧を中心に反転）し
てから、演算増幅器２の反転入力端子に入力させる。
出を行う。 【解決手段】 正側信号のピーク検出を従来のピーク検
出器と同様な構成で実現し、負側のピーク検出は、ピー
ク検出電圧を反転（基準バイアス電圧を中心に反転）し
てから、演算増幅器２の反転入力端子に入力させる。
Description
【０００１】
【発明の属する技術分野】本発明は、入力する信号の正
側ピーク値と負側ピーク値を個々に検出し、両検出結果
のより大きなピーク値を共通のコンデンサに蓄積／保持
するようにした全波ピーク検出器に関するものである。
側ピーク値と負側ピーク値を個々に検出し、両検出結果
のより大きなピーク値を共通のコンデンサに蓄積／保持
するようにした全波ピーク検出器に関するものである。
【０００２】
【従来の技術】従来から、オーディオ等の信号の絶対値
のピーク値を検出／保持するピーク検出器では、負の側
のピーク値も検出するために、図３に示すように、全波
整流器５１を用いて負の電圧値を正の電圧値に変換し、
その後にピーク検出器５２によりピーク値を検出してい
た。
のピーク値を検出／保持するピーク検出器では、負の側
のピーク値も検出するために、図３に示すように、全波
整流器５１を用いて負の電圧値を正の電圧値に変換し、
その後にピーク検出器５２によりピーク値を検出してい
た。
【０００３】この全波整流器５１は、図４に示すよう
に、２個の演算増幅器６１、６２、抵抗６３〜６７、ダ
イオード６８、６９から構成されるものである。ここで
は、入力端子７０に入力した信号が正側のときは、演算
増幅器６１の反転入力端子（−端子）の入力電圧が高く
なるので、その出力電圧がそれに応じて低くなり、ダイ
オード６９が導通（ダイオード６８は遮断）し、これに
応じて次段の演算増幅器６２の反転入力端子の入力電圧
が低くなり、その出力電圧が高くなって、入力電圧と同
じ極性で対応したレベルの電圧が出力端子７１に現れ
る。
に、２個の演算増幅器６１、６２、抵抗６３〜６７、ダ
イオード６８、６９から構成されるものである。ここで
は、入力端子７０に入力した信号が正側のときは、演算
増幅器６１の反転入力端子（−端子）の入力電圧が高く
なるので、その出力電圧がそれに応じて低くなり、ダイ
オード６９が導通（ダイオード６８は遮断）し、これに
応じて次段の演算増幅器６２の反転入力端子の入力電圧
が低くなり、その出力電圧が高くなって、入力電圧と同
じ極性で対応したレベルの電圧が出力端子７１に現れ
る。
【０００４】また、入力端子７０に入力した信号が負側
のときは、演算増幅器６１の出力電圧がそれに応じて高
くなるが、このときはダイオード６８が導通しダイオー
ド６９は遮断するので、この演算増幅器６１は回路に影
響を与えず、入力端子７０の入力電圧が抵抗６４を経由
して、次段の演算増幅器６２の反転入力端子に印加す
る。よって、この演算増幅器６２の出力電圧が高くな
り、入力電圧が低下するほど高いレベルの電圧が出力端
子７１に現れる。
のときは、演算増幅器６１の出力電圧がそれに応じて高
くなるが、このときはダイオード６８が導通しダイオー
ド６９は遮断するので、この演算増幅器６１は回路に影
響を与えず、入力端子７０の入力電圧が抵抗６４を経由
して、次段の演算増幅器６２の反転入力端子に印加す
る。よって、この演算増幅器６２の出力電圧が高くな
り、入力電圧が低下するほど高いレベルの電圧が出力端
子７１に現れる。
【０００５】前記したピーク検出器５２は、図５に示す
ように、演算増幅器８１、ｐチャネルＭＯＳトランジス
タ８２、ｎチャネルＭＯＳトランジスタ８３、抵抗８
４、８５、コンデンサ８６からなるものである。ここで
は、入力端子８７に印加した入力電圧のレベルが演算増
幅器８１の非反転入力端子（＋端子）の電圧よりも高い
とき、その演算増幅器８１の出力電圧が低くなり、それ
に応じてトランジスタ８２が導通してコンデンサ８６に
電荷が蓄積される。この電荷の電圧は抵抗８５を介在し
て演算増幅器８１の非反転入力端子に印加するので、そ
の電圧レベルが入力端子８７の電圧レベルに到達すると
演算増幅器８１の出力電圧が高くなり、トランジスタ８
２が遮断する。かくして、コンデンサ８６には入力端子
８７に印加している電圧のピーク値に対応するレベルの
電圧が保持され、出力端子８６に現れる。このピーク値
電圧を示す電荷は、リセット端子８９に正パルスを印加
することでトランジスタ８３が導通して、放電・リセッ
トされる。
ように、演算増幅器８１、ｐチャネルＭＯＳトランジス
タ８２、ｎチャネルＭＯＳトランジスタ８３、抵抗８
４、８５、コンデンサ８６からなるものである。ここで
は、入力端子８７に印加した入力電圧のレベルが演算増
幅器８１の非反転入力端子（＋端子）の電圧よりも高い
とき、その演算増幅器８１の出力電圧が低くなり、それ
に応じてトランジスタ８２が導通してコンデンサ８６に
電荷が蓄積される。この電荷の電圧は抵抗８５を介在し
て演算増幅器８１の非反転入力端子に印加するので、そ
の電圧レベルが入力端子８７の電圧レベルに到達すると
演算増幅器８１の出力電圧が高くなり、トランジスタ８
２が遮断する。かくして、コンデンサ８６には入力端子
８７に印加している電圧のピーク値に対応するレベルの
電圧が保持され、出力端子８６に現れる。このピーク値
電圧を示す電荷は、リセット端子８９に正パルスを印加
することでトランジスタ８３が導通して、放電・リセッ
トされる。
【０００６】
【発明が解決しようとする課題】ところが、上記した全
波整流器５１は、ダイオード６８、６９のスイッチング
によって整流を行うものであるので、そのスイッチング
速度性能、接合容量等により、１ＫＨｚ以上の周波数の
信号の整流特性に悪影響が現われ、正確なピーク値検出
ができないという問題があった。また、正確な整流を行
おうとすると、回路構成が大規模となり、製造コスト上
昇を招くという問題が発生する。また、ＩＣ化した場合
のダイオードでは、スイッチングスピードや接合容量等
により、１ＫＨｚ以上の整流特性達成に更に問題が出て
しまい、このためＩＣ化することが困難で外付けにする
必要があり、端子数の増大につながり、１チップ化しづ
らいという問題もあった。
波整流器５１は、ダイオード６８、６９のスイッチング
によって整流を行うものであるので、そのスイッチング
速度性能、接合容量等により、１ＫＨｚ以上の周波数の
信号の整流特性に悪影響が現われ、正確なピーク値検出
ができないという問題があった。また、正確な整流を行
おうとすると、回路構成が大規模となり、製造コスト上
昇を招くという問題が発生する。また、ＩＣ化した場合
のダイオードでは、スイッチングスピードや接合容量等
により、１ＫＨｚ以上の整流特性達成に更に問題が出て
しまい、このためＩＣ化することが困難で外付けにする
必要があり、端子数の増大につながり、１チップ化しづ
らいという問題もあった。
【０００７】本発明は以上のような点に鑑みてなされた
ものであり、その目的は、入力信号の正側と負側を別々
にピーク検出するようにして、上記した問題を一挙に解
決することである。
ものであり、その目的は、入力信号の正側と負側を別々
にピーク検出するようにして、上記した問題を一挙に解
決することである。
【０００８】
【課題を解決するための手段】第１の発明は、入力信号
とピーク検出電圧とを比較し、前者が後者より高いとき
保持用のコンデンサに電荷を充電する正側のピーク検出
手段と、入力信号と前記ピーク検出電圧を反転した電圧
とを比較し、前者が後者より低いときに前記コンデンサ
に電荷を充電する負側のピーク検出手段とを具備するよ
う構成した。
とピーク検出電圧とを比較し、前者が後者より高いとき
保持用のコンデンサに電荷を充電する正側のピーク検出
手段と、入力信号と前記ピーク検出電圧を反転した電圧
とを比較し、前者が後者より低いときに前記コンデンサ
に電荷を充電する負側のピーク検出手段とを具備するよ
う構成した。
【０００９】第２の発明は、第１の発明において、前記
正側のピーク検出手段が、反転入力端子に前記入力信号
が印加し、非反転入力端子に前記ピーク検出電圧が印加
する第１の演算増幅器と、該第１の演算増幅器の出力電
圧をゲートに入力し、導通することにより前記コンデン
サに電荷を充電する第１のｐＭＯＳトランジスタとから
なり、前記負側のピーク検出手段が、非反転入力端子に
前記入力信号が印加し、反転入力端子に前記ピーク検出
電圧を基準バイアス電圧を中心に反転して印加する第２
の演算増幅器と、該第２の演算増幅器の出力電圧をゲー
トに入力し、導通することにより前記コンデンサに電荷
を充電する第２のｐＭＯＳトランジスタとからなるよう
構成した。
正側のピーク検出手段が、反転入力端子に前記入力信号
が印加し、非反転入力端子に前記ピーク検出電圧が印加
する第１の演算増幅器と、該第１の演算増幅器の出力電
圧をゲートに入力し、導通することにより前記コンデン
サに電荷を充電する第１のｐＭＯＳトランジスタとから
なり、前記負側のピーク検出手段が、非反転入力端子に
前記入力信号が印加し、反転入力端子に前記ピーク検出
電圧を基準バイアス電圧を中心に反転して印加する第２
の演算増幅器と、該第２の演算増幅器の出力電圧をゲー
トに入力し、導通することにより前記コンデンサに電荷
を充電する第２のｐＭＯＳトランジスタとからなるよう
構成した。
【００１０】
【発明の実施の形態】図１は本発明の一つの実施の形態
の全波ピーク検出器の回路図である。１、２は演算増幅
器、３、４はその演算増幅器１、２の出力電圧によって
導通が制御されるｐＭＯＳトランジスタ、５〜７は抵
抗、８は増幅度が１の反転増幅器、９はリセット用のｎ
ＭＯＳトランジスタ、１０はコンデンサである。また、
１１は電源電圧Ｖｃｃの１／２の電圧の基準バイアス電
圧を中心に高レベル方向、低レベル方向に振れる入力信
号が入力する入力端子、１２は出力端子、１３はリセッ
ト端子である。
の全波ピーク検出器の回路図である。１、２は演算増幅
器、３、４はその演算増幅器１、２の出力電圧によって
導通が制御されるｐＭＯＳトランジスタ、５〜７は抵
抗、８は増幅度が１の反転増幅器、９はリセット用のｎ
ＭＯＳトランジスタ、１０はコンデンサである。また、
１１は電源電圧Ｖｃｃの１／２の電圧の基準バイアス電
圧を中心に高レベル方向、低レベル方向に振れる入力信
号が入力する入力端子、１２は出力端子、１３はリセッ
ト端子である。
【００１１】次に、図２を参照して、動作を説明する。
リセット端子１３に正のパルスを印加してトランジスタ
９を導通させることにより、コンデンサの１０の電荷を
完全に放電すると、このとき入力端子１１に信号電圧が
入力していなければ、その入力端子１１の電圧は基準バ
イアス電圧（Ｖｃｃ／２）であり、一方の演算増幅器１
の非反転入力端子が接地電位（０Ｖ）であるので、その
演算増幅器１の出力電圧が低くなり、トランジスタ３が
導通して、抵抗５、７を経由してコンデンサ１０への充
電が行われ、出力端子１２の電圧Ｖｏを反映する演算増
幅器１の非反転入力端子の電圧が基準バイアス電圧（Ｖ
ｃｃ／２）になった時点でその充電が終了する。
リセット端子１３に正のパルスを印加してトランジスタ
９を導通させることにより、コンデンサの１０の電荷を
完全に放電すると、このとき入力端子１１に信号電圧が
入力していなければ、その入力端子１１の電圧は基準バ
イアス電圧（Ｖｃｃ／２）であり、一方の演算増幅器１
の非反転入力端子が接地電位（０Ｖ）であるので、その
演算増幅器１の出力電圧が低くなり、トランジスタ３が
導通して、抵抗５、７を経由してコンデンサ１０への充
電が行われ、出力端子１２の電圧Ｖｏを反映する演算増
幅器１の非反転入力端子の電圧が基準バイアス電圧（Ｖ
ｃｃ／２）になった時点でその充電が終了する。
【００１２】つまり、無信号入力時では、出力端子１２
の電圧Ｖｏは基準バイアス電圧（Ｖｃｃ／２）となる。
なお、以上の動作中、他方の演算増幅器２の出力電圧は
高く、トランジスタ４は遮断状態にある。また、出力端
子１２の電圧Ｖｏが基準バイアス電圧（Ｖｃｃ／２）と
なったとき、反転増幅器８の出力電圧Ｖａも基準バイア
ス電圧（Ｖｃｃ／２）となる。
の電圧Ｖｏは基準バイアス電圧（Ｖｃｃ／２）となる。
なお、以上の動作中、他方の演算増幅器２の出力電圧は
高く、トランジスタ４は遮断状態にある。また、出力端
子１２の電圧Ｖｏが基準バイアス電圧（Ｖｃｃ／２）と
なったとき、反転増幅器８の出力電圧Ｖａも基準バイア
ス電圧（Ｖｃｃ／２）となる。
【００１３】この後、入力端子１１に正側の信号（基準
バイアス電圧（Ｖｃｃ／２）よりも高い電圧の信号）が
入力すると、演算増幅器２では反転入力端子の電圧（Ｖ
ｃｃ／２）よりも非反転入力端子の電圧が高いので出力
端子の電圧が高くなり、トランジスタ4は遮断状態を継
続する。一方、演算増幅器１では、逆に、非反転入力端
子の電圧（Ｖｃｃ／２）よりも反転入力端子の電圧が高
いので出力端子の電圧が低くなり、トランジスタ３が導
通する。
バイアス電圧（Ｖｃｃ／２）よりも高い電圧の信号）が
入力すると、演算増幅器２では反転入力端子の電圧（Ｖ
ｃｃ／２）よりも非反転入力端子の電圧が高いので出力
端子の電圧が高くなり、トランジスタ4は遮断状態を継
続する。一方、演算増幅器１では、逆に、非反転入力端
子の電圧（Ｖｃｃ／２）よりも反転入力端子の電圧が高
いので出力端子の電圧が低くなり、トランジスタ３が導
通する。
【００１４】このため、抵抗５、７を経由して流れる電
流により、コンデンサ１０が充電され出力端子１０の電
圧Ｖｏが上昇する。この出力電圧Ｖｏは抵抗７を経由し
て演算増幅器１の非反転入力端子に反映しているので、
この出力電圧Ｖｏが入力端子１１の電圧と同じにまで上
昇すれば、その演算増幅器１の出力電圧が上昇しトラン
ジスタ３が遮断する。入力端子１１の電圧が演算増幅器
１の非反転入力端子の電圧よりも低下したときも同様で
ある。
流により、コンデンサ１０が充電され出力端子１０の電
圧Ｖｏが上昇する。この出力電圧Ｖｏは抵抗７を経由し
て演算増幅器１の非反転入力端子に反映しているので、
この出力電圧Ｖｏが入力端子１１の電圧と同じにまで上
昇すれば、その演算増幅器１の出力電圧が上昇しトラン
ジスタ３が遮断する。入力端子１１の電圧が演算増幅器
１の非反転入力端子の電圧よりも低下したときも同様で
ある。
【００１５】かくして、コンデンサ１０には入力端子１
１に入力した正側の電圧のピーク値に対応する電圧Ｖｏ
が蓄積・保持されて出力端子12から出力する。
１に入力した正側の電圧のピーク値に対応する電圧Ｖｏ
が蓄積・保持されて出力端子12から出力する。
【００１６】次に、入力端子１１に負側の信号（基準バ
イアス電圧（Ｖｃｃ／２）よりも低い電圧の信号）が入
力すると、演算増幅器１ではその反転入力端子の電圧が
非反転入力端子の電圧（Ｖｏ）より低くなるので、出力
電圧がさらに高くなり、トランジスタ３は遮断を継続す
る。一方、演算増幅器２ではこのとき出力端子１２の電
圧Ｖｏが抵抗７を介し反転増幅器８で反転（レベルが基
準バイアス電圧（Ｖｃｃ／２）を中心にして反転され
る。）されて反転入力端子に印加しているので、この電
圧よりも入力端子１１の電圧が低くなると、その演算増
幅器２の出力電圧が低下してトランジスタ４が導通し、
抵抗６、７を経由して流れる電流により、コンデンサ１
０がさらに充電される。
イアス電圧（Ｖｃｃ／２）よりも低い電圧の信号）が入
力すると、演算増幅器１ではその反転入力端子の電圧が
非反転入力端子の電圧（Ｖｏ）より低くなるので、出力
電圧がさらに高くなり、トランジスタ３は遮断を継続す
る。一方、演算増幅器２ではこのとき出力端子１２の電
圧Ｖｏが抵抗７を介し反転増幅器８で反転（レベルが基
準バイアス電圧（Ｖｃｃ／２）を中心にして反転され
る。）されて反転入力端子に印加しているので、この電
圧よりも入力端子１１の電圧が低くなると、その演算増
幅器２の出力電圧が低下してトランジスタ４が導通し、
抵抗６、７を経由して流れる電流により、コンデンサ１
０がさらに充電される。
【００１７】これにより出力端子１０の電圧Ｖｏが上昇
すると演算増幅器２の反転入力端子の電圧はさらに低く
なり、反転入力端子の電圧が非反転入力端子の電圧と釣
り合うようになると、トランジスタ４が遮断する。この
ようにして、入力端子１１に入力した負側の電圧の絶対
値が正の電圧のレベルよりも大きい場合には、コンデン
サ１０の電圧がさらに上昇する。
すると演算増幅器２の反転入力端子の電圧はさらに低く
なり、反転入力端子の電圧が非反転入力端子の電圧と釣
り合うようになると、トランジスタ４が遮断する。この
ようにして、入力端子１１に入力した負側の電圧の絶対
値が正の電圧のレベルよりも大きい場合には、コンデン
サ１０の電圧がさらに上昇する。
【００１８】
【発明の効果】以上のように本発明は、ピーク検出手段
を正側のピーク検出手段と負側のピーク検出手段に分離
して個々にピーク検出を行わせるものであり、それらは
ピーク検出電圧を入力電圧と比較してコンデンサに電荷
を充電する動作のみを行うので、個々のピーク検出手段
を簡単な構成で実現することができ、集積回路化が容易
である。
を正側のピーク検出手段と負側のピーク検出手段に分離
して個々にピーク検出を行わせるものであり、それらは
ピーク検出電圧を入力電圧と比較してコンデンサに電荷
を充電する動作のみを行うので、個々のピーク検出手段
を簡単な構成で実現することができ、集積回路化が容易
である。
【００１９】また、ダイオードが必要となることもな
く、高い周波数領域まで特性の良好なピーク値の検出／
保持を行い得る。
く、高い周波数領域まで特性の良好なピーク値の検出／
保持を行い得る。
【図１】 本発明の全波ピーク検出器の回路図である。
【図２】 図１の回路の動作波形図である。
【図３】 従来の全波ピーク検出器のブロック図であ
る。
る。
【図４】 従来の全波整流器の回路図である。
【図５】 従来のピーク検出器の回路図である。
Claims (2)
- 【請求項１】入力信号とピーク検出電圧とを比較し、前
者が後者より高いとき保持用のコンデンサに電荷を充電
する正側のピーク検出手段と、 入力信号と前記ピーク検出電圧を反転した電圧とを比較
し、前者が後者より低いときに前記コンデンサに電荷を
充電する負側のピーク検出手段と、 を具備することを特徴とする全波ピーク検出器。 - 【請求項２】前記正側のピーク検出手段が、反転入力端
子に前記入力信号が印加し、非反転入力端子に前記ピー
ク検出電圧が印加する第１の演算増幅器と、該第１の演
算増幅器の出力電圧をゲートに入力し、導通することに
より前記コンデンサに電荷を充電する第１のｐＭＯＳト
ランジスタとからなり、 前記負側のピーク検出手段が、非反転入力端子に前記入
力信号が印加し、反転入力端子に前記ピーク検出電圧を
基準バイアス電圧を中心に反転して印加する第２の演算
増幅器と、該第２の演算増幅器の出力電圧をゲートに入
力し、導通することにより前記コンデンサに電荷を充電
する第２のｐＭＯＳトランジスタとからなる、 ことを特徴とする請求項１に記載の全波ピーク検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156085A JPH10332748A (ja) | 1997-05-30 | 1997-05-30 | 全波ピーク検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9156085A JPH10332748A (ja) | 1997-05-30 | 1997-05-30 | 全波ピーク検出器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10332748A true JPH10332748A (ja) | 1998-12-18 |
Family
ID=15619980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9156085A Withdrawn JPH10332748A (ja) | 1997-05-30 | 1997-05-30 | 全波ピーク検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10332748A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008504529A (ja) * | 2004-06-23 | 2008-02-14 | テラディン インコーポレイティッド | 比較器フィードバックピーク検出器 |
| JP2009250628A (ja) * | 2008-04-01 | 2009-10-29 | Mitsubishi Electric Corp | ピークホールド回路 |
| WO2010006224A1 (en) * | 2008-07-10 | 2010-01-14 | Siemens Industry, Inc. | Single-supply single-ended high voltage peak detector |
| WO2010006092A1 (en) * | 2008-07-09 | 2010-01-14 | Siemens Industry, Inc. | Combination ac/dc peak detector and signal type discriminator |
-
1997
- 1997-05-30 JP JP9156085A patent/JPH10332748A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008504529A (ja) * | 2004-06-23 | 2008-02-14 | テラディン インコーポレイティッド | 比較器フィードバックピーク検出器 |
| JP4713581B2 (ja) * | 2004-06-23 | 2011-06-29 | テラディン インコーポレイティッド | 比較器フィードバックピーク検出器 |
| JP2009250628A (ja) * | 2008-04-01 | 2009-10-29 | Mitsubishi Electric Corp | ピークホールド回路 |
| WO2010006092A1 (en) * | 2008-07-09 | 2010-01-14 | Siemens Industry, Inc. | Combination ac/dc peak detector and signal type discriminator |
| US8823417B2 (en) | 2008-07-09 | 2014-09-02 | Siemens Industry, Inc. | Combination AC/DC peak detector and signal type discriminator |
| KR101530112B1 (ko) * | 2008-07-09 | 2015-06-18 | 지멘스 인더스트리, 인크. | Ａｃ／ｄｃ 피크 검출과 신호 유형 판별을 위한 디바이스 |
| WO2010006224A1 (en) * | 2008-07-10 | 2010-01-14 | Siemens Industry, Inc. | Single-supply single-ended high voltage peak detector |
| US8031452B2 (en) | 2008-07-10 | 2011-10-04 | Siemens Industry, Inc. | Single-supply single-ended high voltage peak detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2206010A (en) | Differential amplifier and current sensing circuit including such an amplifier | |
| US5367491A (en) | Apparatus for automatically initiating a stress mode of a semiconductor memory device | |
| JP3203363B2 (ja) | ピーク検出器 | |
| US3970870A (en) | Signal rectifying circuit | |
| US5469090A (en) | Transistor circuit for holding peak/bottom level of signal | |
| JPH10332748A (ja) | 全波ピーク検出器 | |
| US20190235006A1 (en) | Wiring line abnormality detecting device | |
| JP4692267B2 (ja) | 電流検出装置および電流制御装置 | |
| JPH0569328B2 (ja) | ||
| JPH0155762B2 (ja) | ||
| JPH06347337A (ja) | 温度検出回路 | |
| TW202110030A (zh) | 電壓電流變換電路以及充放電控制裝置 | |
| US4042834A (en) | Frequency doubler circuit | |
| US7439776B1 (en) | Technique to increase the speed of a peak detector | |
| JP2812074B2 (ja) | 半導体装置 | |
| SU1631709A1 (ru) | Двухпороговый компаратор | |
| JPH03229314A (ja) | 電力用半導体装置 | |
| JPS5921531Y2 (ja) | 直接結合増幅器のミユ−テイング回路 | |
| JPH06113441A (ja) | 電流検出回路 | |
| JPH0254614A (ja) | 電源電圧検出回路 | |
| JPH0216042B2 (ja) | ||
| JPH0783967A (ja) | ピークホールド回路 | |
| JPH07264038A (ja) | 電圧クランプ回路 | |
| JPH07115326A (ja) | 周波数逓倍回路 | |
| JPH09288132A (ja) | ピーク検出器およびボトム検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040803 |