KR101530112B1 - Ａｃ／ｄｃ 피크 검출과 신호 유형 판별을 위한 디바이스 - Google Patents

Ａｃ／ｄｃ 피크 검출과 신호 유형 판별을 위한 디바이스 Download PDF

Info

Publication number
KR101530112B1
KR101530112B1 KR1020117003032A KR20117003032A KR101530112B1 KR 101530112 B1 KR101530112 B1 KR 101530112B1 KR 1020117003032 A KR1020117003032 A KR 1020117003032A KR 20117003032 A KR20117003032 A KR 20117003032A KR 101530112 B1 KR101530112 B1 KR 101530112B1
Authority
KR
South Korea
Prior art keywords
peak detector
schmitt trigger
signal
output
negative
Prior art date
Application number
KR1020117003032A
Other languages
English (en)
Other versions
KR20110036746A (ko
Inventor
레브 마이클 바스키
Original Assignee
지멘스 인더스트리, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 지멘스 인더스트리, 인크. filed Critical 지멘스 인더스트리, 인크.
Publication of KR20110036746A publication Critical patent/KR20110036746A/ko
Application granted granted Critical
Publication of KR101530112B1 publication Critical patent/KR101530112B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1532—Peak detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

전류 검출 및 판별을 위한 디바이스 및 방법이 개시된다. 디바이스는 전류 입력을 수신하도록 구성된 차동 수신기, 입력 스테이지와 통신하는 포지티브 측 슈미트 트리거 - 포지티브 측 슈미트 트리거는 입력 스테이지에 의해 제공되는 출력을 수신하도록 구성되고, 포지티브 측 슈미트 트리거는 전류 입력을 나타내는 포지티브 측 슈미트 트리거 출력을 생성하도록 구성됨 - , 및 입력 스테이지와 통신하는 네거티브 측 슈미트 트리거 - 네거티브 측 슈미트 트리거는 입력 스테이지에 의해 제공되는 출력을 수신하도록 구성되고, 네거티브 측 슈미트 트리거는 전류 입력을 나타내는 네거티브 측 슈미트 트리거 출력을 생성하도록 구성됨 - 를 포함한다.

Description

ＡＣ／ＤＣ 피크 검출기와 신호 유형 판별기의 결합{COMBINATION AC/DC PEAK DETECTOR AND SIGNAL TYPE DISCRIMINATOR}
우선권 주장
본 특허 문서는 2008년 7월 9일 출원된 미국 가특허출원 일련번호 제61/079,264에 대한 35 U.S.C. §119(e)하에서 제공되는 우선권의 이익을 주장한다. 이 가특허출원의 내용은 본 명세서에서 모든 목적을 위해 참조로서 포함된다.
배경 기술
신호 검출 및 판별을 위한 방법들, 시스템들 및 디바이스들은 통상적으로 복잡하여, 셋업(setup) 비용, 유지 비용은 물론 이러한 공지된 시스템들 및 방법들의 전반적인 설계 비용을 증가시킨다. 이들 공지된 시스템들 및 방법들에 대해, 입력되거나 달리 제공된 신호들은 AC 신호 또는 전류, DC 신호 또는 전류 또는 AC와 DC 신호들 또는 전류들의 임의의 조합을 포함할 수 있다. 예를 들어, 화재 경보 시스템은 통제된 출력(supervised output)을 생성하도록 구성된 화재 경보 증폭기를 포함할 수 있다. 이어서, 통제된 출력은 하나 이상의 화재 경보 스피커를 구동하기 위해 AC 신호 또는 전류를 이용하도록 구성될 수 있다. 통제된 출력은 대기 상태에서 DC 신호 또는 전류를 이용하도록 더 구성될 수 있다. 따라서, 임의의 디바이스, 카드 또는 통제된 출력을 수신하는 자동화 컴포넌트는 인입하는 AC 및 DC 신호들 또는 전류들 모두를 수신하고 그들을 판별하도록 요구될 수 있다.
본 명세서에 제공된 특허 및 개시 내용은 수신된 인입하는 AC 및 DC 신호들 또는 전류들을 검출하고 그들 간의 판별을 위한 방법들, 시스템들, 회로들 및 디바이스들에 관한 것이다. 특히, 개시된 실시예들은 AC 신호, 포지티브 DC 신호 및 네거티브 DC 신호를 검출하고 구별하도록 구성된 단일 디바이스 또는 회로를 제공한다. 따라서, 인입하는 또는 수신된 신호들은, 수신되거나 입력된 파형의 포지티브 및 네거티브측면들 모두에 대해 모니터링되고 평가된다.
일 실시예에서, 전류 검출 및 판별을 위한 디바이스가 개시된다. 디바이스는 전류 입력을 수신하도록 구성된 입력 스테이지, 입력 스테이지와 통신하는 포지티브 측 피크 검출기를 포함하고, 포지티브 측 피크 검출기는 입력 스테이지에 의해 제공된 출력을 수신하고, 포지티브 측 피크 검출기는 전류 입력을 나타내는 포지티브 측 피크 검출기 출력을 생성하도록 구성되고, 네거티브 측 피크 검출기는 입력 스테이지와 통신하고, 네거티브 측 피크 검출기는 입력 스테이지에 의해 제공된 출력을 수신하도록 구성되고, 네거티브 측 피크 검출기는 전류 입력을 나타내는 네거티브 측 피크 검출기를 생성하도록 구성된다.
다른 실시예에서, 전류 검출 및 판별을 위한 디바이스가 개시된다. 디바이스는 전류 입력을 수신하도록 구성된 차동 수신기, 입력 스테이지와 통신하는 포지티브 측 슈미트 트리거(Schmitt trigger) - 포지티브 측 슈미트 트리거는 입력 스테이지에 의해 제공된 출력을 수신하도록 구성되고, 포지티브 측 슈미트 트리거는 전류 입력을 나타내는 포지티브 측 슈미트 트리거 출력을 생성하도록 구성됨 -, 및 입력 스테이지와 통신하는 네거티브 측 슈미트 트리거 - 네거티브 측 슈미트 트리거는 입력 스테이지에 의해 제공된 출력을 수신하도록 구성되고, 네거티브 측 슈미트 트리거는 전류 입력을 나타내는 네거티브 측 슈미트 트리거 출력을 생성하도록 구성됨 - 를 포함한다.
그외의 실시예들이 개시되고, 실시예들 각각은 단독으로 또는 함께 결합하여 이용될 수 있다. 개시된 실시예들의 추가적인 특징들 및 장점들이 이하의 상세한 설명 및 도면들에 개시되며, 그로부터 명백해질 것이다.
도 1은 본 명세서에서 제공된 개시 내용에 따라 구성된 검출 및 판별 회로의 실시예를 예시한다.
도 2는 예시적인 검출 및 판별 프로세스를 나타내는 흐름도 표현을 예시한다.
본 명세서에 제공된 특허 및 개시내용은 수신된 인입하는 AC 및 DC 신호들 또는 전류들의 검출 및 그들 간의 판별을 위한 방법들, 시스템들, 회로들 및 디바이스들에 관한 것이다. 특히, 개시된 실시예들은 AC 신호, 포지티브 DC 신호 및 네거티브 DC 신호를 검출하고 그들 간의 판별을 위해 구성된 단일 디바이스 또는 회로를 제공한다. 따라서, 인입하거나 수신된 신호들은 수신되거나 입력된 파형의 포지티브 측 및 네거티브 측 모두에 대해 모니터링되고 평가된다.
도 1은 신호의 존재를 검출하고 검출된 신호가 AC 또는 DC 신호인지를 판정하도록 구성된 예시적인 회로(100)를 예시한다. 예시적인 회로(100)는 임의의 검출되거나 수신된 인입하는 신호의 극성을 판정하도록 더 구성된다. 예시적인 회로(100)는 개별 회로를 이용하여 수신된 신호의 각각의 종류 또는 유형을 검출하는 종래의 회로들 또는 디바이스들을 대체하는데 이용될 수 있다. 예시적인 회로(100)는, 예를 들어, 자동화 컴포넌트들, 화재 경보 시스템 디바이스들과 같은 임의의 수의 디바이스들, 및 수신된 인입하는 AC 및 DC 신호들 또는 전류들을 검출하고 그들 간의 판별을 작업하거나(tasked) 의도되는 임의의 그외의 디바이스에 포함될 수 있다.
예시적인 회로(100)는 수신 또는 입력 스테이지(102)를 포함한다. 이 예시적인 실시예에서 입력 스테이지(102)는 "Signal In+"(참조 번호 108에 의해 식별됨) 및 "Signal In-"(참조 번호 110에 의해 식별됨)를 통해 수신된 차동 입력 신호를, 통신가능하게 접속되거나 결합된 포지티브 피크 검출기(104) 및 네거티브 피크 검출기(106)에 의해 이용되는 단일 종단형 신호(single-ended signal)(참조 번호 112에 의해 식별됨)로 변환하도록 구성된 차동 수신기이다. 차동 입력 또는 입력 스테이지(102)는 입력들(108 및 110)을 통해 제공된 기대되는 입력 신호에 따라 다른 유형의 수신기 또는 전압 버퍼들로 구성되고/되거나 대체될 수 있다. 입력 스테이지(102)는 선택되고 사이징된(sized) 저항기들(109a(R6), 109b(R7), 109c(R10) 및 109d(R11), 109e(R8) 및 109f(R12))를 더 포함하고, 이하에 논의되는 op-amp(114)를 갖는 차동 연산 증폭기(differential operational amplifier) 토폴로지를 정의하도록 구성된다. 저항기들(109a(R6), 109b(R7), 109c(R10) 및 109d(R11))은 물론, 저항기들(109e(R8) 및 109f(R12))의 비율은 입력 스테이지(102)의 이득 또는 감쇠를 결정한다. 본 명세서에서 이용되고 설명되는 바와 같이, "을 위한 수단"이라는 용어는 대안의 실시예들 및 이용되고, 집적되고/되거나, 본 명세서에서 개시된 하나 이상의 구성요소들을 이용하여 고려될 수 있는 구성들을 설명하는데 이용된다. 예를 들어, 이득 또는 감쇠를 제어하는 수단은 임의의 공지된 구성을 포함할 수 있고, 전기 컴포넌트들의 비율 또는 배열은 임의의 고체 상태 회로를 포함할 수 있고/있거나 임의의 컴퓨터 생성형 또는 제어형 신호들, 입력들 또는 그외의 전압 변화들을 포함할 수 있다.
도 1에 도시된 예시적인 입력 스테이지(102)는, 입력에 대하여 스피커 레벨들(25VRMS 및 더 높은)의 기대 오디오 신호를 갖는 단위 이득 또는 인자 1의 이득(0 dB와 동등함)을 제공하도록 구성된다. 예를 들어, 저항기(109a(R6))의 값은, 이 실시예에서, 109c(R10))와 동등해야 한다. 기본적으로, 제너 다이오드들(116(VR1) 및 118(VR2))의 효과에 대한 고려 없이, 저항기들의 비율 109e / (109a + 109b) = 109f / (109c + 109d)은 시스템의 이득을 결정한다. 모든 6개의 저항기들(109a 내지109f)가 동일한 값이라면, 차동 op-amp(114(U1A))는 실제로 인입하는 신호를 감쇠시킨다. 입력 신호 레벨들의 기대, 원해지는 감도, 및 토출 지연(cough delay)의 동작이 이득 설정들을 결정해야 한다.
토출 지연은 바람직하게는 모든 입력 신호 레벨들에서 동일하도록 만들어질 수 있거나 신호 레벨에 따라 가변적일 수 있다. 전자의 경우, 신호(112)는, 캐패시터들(122 및 140)의 축적이 항상 동일한 레벨로 충전되어, 블리딩(bleeding) 캐패시터들(123a 및 133e)을 통하여 일관된 방전 시간을 초래하도록 이상적으로 모든 유용한 신호 레벨들에서 레일링(railing)(최대 또는 최소 출력 전압) 해야 한다. 그러나, 이들 신호들을 검출하는데 가장 낮은 이득을 갖는 것이 바람직한데, 높은 이득은 오동작, 또는 부정확한 신호 또는 잡음 검출을 야기할 수 있기 때문이다. 예를 들어, 70V 및 100V RMS에 이어서, 최저 허용가능한 스피커 레벨로서 25VRMS가 수립될 수 있다. 이러한 회로는 일관된 토출 지연을 가져야 하는 한편, 25VRMS AC 신호 및 ±8V DC 신호를 검출한다고 가정하면, 이득 인자는 3의 근방이어야 한다.
예시적인 입력 스테이지(102)는 연산 증폭기(op-amp)(U1A)(참조 번호 114로 식별됨)를 보호하기 위해 저항기들(109a(R6), 109b(R7), 109c(R10) 및 109d(R11))과 함께 동작하도록 구성된 제너 다이오드들(116(VR1) 및 118(VR2))의 쌍을 각각 더 포함한다. 제너 다이오드들(116(VR1) 및 118(VR2))은, 이 예시적인 실시예에서, 과전압으로부터 op-amp(114)를 보호하도록 구성된 9.1V 제너 다이오드들이다. 입력 스테이지(102)는 포지티브 측 피크 검출기(104) 및 네거티브 측 피크 검출기(106)와 통신한다.
포지티브 측 피크 검출기(104)는 다이오드(120)(D1)를 이용하여 캐패시터(122)(C5)를, 입력 스테이지(102)로부터 수신된 입력 신호(124)의 가장 높은 포지티브 전압 값까지 충전하는 한편, 저항기(123a(R5)) 이외의 임의의 경로를 따른 전압 방전을 방지한다. 서로 병렬로 구성된 캐패시터(122(C5))와 저항기(123a(R5))의 조합은 캐패시터(122(C5))가 방전하는데 걸리는 시간의 양을 결정한다. 이러한 방전 시간은 또한 토출 지연이라고 지칭된다. 대안적으로, 방전 시간을 제어하는 그외의 수단은 방전 시간 또는 토출 지연 대신에 또는 그것에 더하여 포지티브 측 피크 검출기(104)를 리세트하는 물리적(기계적) 또는 전자 스위치를 이용하는 것을 포함할 수 있다.
포지티브 측 피크 검출기(104)는 저항기들(123b(R3) 및 123c(R4))과 함께 동작하는, op-amp(124)(U1C) 주위에 또는 op-amp(124)(U1C)에 대해 장착된 슈미트 트리거를 더 포함할 수 있다. 슈미트 트리거는 본질적으로 저항기들(123b(R3) 및 123c(R4))의 비율이 히스테리시스(hysteresis)를 결정하는 포지티브 피드백을 수행하는 비교기 회로이다. 캐패시터(125(C2))는 op-amp 스위칭 속도를 가속하고 원치않는 발진을 회피하는 "스피드-업(speed-up)" 캐패시터일 수 있다. 캐패시터(125(C2))는 생략될 수 있으나, op-amp 기반 슈미트 트리거를 이용하는 경우에는 권장된다. 슈미트 트리거의 히스테리시스는 일반적으로 한 쌍의 선택가능한 또는 조정가능한 임계값들을 설명한다. 슈미트 트리거에 대한 입력이 제1 임계값보다 높은 경우, 슈미트 트리거는 하이 출력을 제공한다. 슈미트 트리거에 대한 입력이 제2 임계값보다 낮은 경우, 슈미트 트리거는 입력의 값 또는 크기를 유지한다. 다시 말해서, 비반전 슈미트 트리거에 대한 입력이 높은 임계값보다 높은 경우, 슈미트 트리거는 하이 출력을 제공한다. 출력은 슈미트 트리거에 대한 입력이 낮은 임계값보다 낮게 떨어질 때까지 하이를 유지한다. 반전 슈미트 트리거의 동작은, 하이 입력에 대해 로우이고, 로우 입력에 대해 하이인 출력 레벨들만 제외하면 동일하다. 포지티브 측 피크 검출기(104)에 포함된 슈미트 트리거는, 네거티브 출력 신호 또는 공급이 포지티브 입력 신호의 존재를 나타내도록 하는 활성 로우 트리거일 수 있다. 원하는 동작 및 부품 선택에 기초하여 비교기 또는 활성-하이 회로가 이용될 수 있거나 대체될 수 있다.
전압 버퍼(126)(U1B)는 op-amp(124)(U1C)를 보호하고 캐패시터(122)(C5)와의 상호작용으로부터 방지한다. 대안의 실시예에서, 전압 버퍼(126)(U1B)는 op-amp(124)(U1C)와 관련된 후속 회로의 정확한 토폴로지에 따라 제거될 수 있다. op-amp(124)(U1C)와 연관된 기준 또는 출력이 저항기들(123d(R1) 및 123e(R2))의 비율에 의해 제공되거나 스케일링되는 한편, 캐패시터(128(C1))는 저역 통과 필터링을 제공한다. 전압 폴로워(voltage follower)(130(U1D))는 op-amp(124(U1C))와 연관된 기준 또는 출력을 버퍼링하거나, 그렇지 않은 경우 저장한다. 이러한 기준은 (주의를 갖고) 버퍼링되지 않고, 필터링되지 않거나, 다른 방식으로 구현(즉, 규격의(off-the-shelf) 개별 전압 기준)될 수 있다. 포지티브 측 피크 검출기(104)에 의해 제공된 출력, "Detect +"는 포지티브 측 상의 비활성 신호(임계값보다 낮은 신호)에 대해 (포지티브 공급 레일 근방의) 하이이고, 포지티브 측 상에 존재하는 활성 신호(임계값보다 높은 신호)에 대해 (네거티브 공급 레일 근방의) 로우이다.
네거티브 측 피크 검출기(106)는 포지티브 측 피크 검출기(104)의 미러 이미지일 수 있다. 다시 말해서, 다이오드(132(D2))를 이용하여 입력 스테이지(102)로부터 수신된 입력 신호(124)의 가장 큰 네거티브 전압 값까지 캐패시터(134(C10))를 충전하는 한편, 저항기(133a(R15))를 제외한 임의의 경로를 따르는 전압 방전을 방지한다. 서로 병렬로 구성된 캐패시터(134(C10))와 저항기(133a(R15))의 값의 결합은 캐패시터(134(C10))가 방전하거나 지연을 만들어 내는데 걸리는 시간의 양을 결정한다. 전술한 바와 같이, 방전 시간을 제어하는 다른 수단은 리세트를 위한 물리적(기계적) 또는 전자적 스위치를 이용하는 것을 포함할 수 있다.
네거티브 측 피크 검출기(106)는 저항기들(133b(R16) 및 133c(R7))과 함께 동작하는 op-amp(136)(U2C) 주위에 또는 op-amp(136)(U2C)에 대해 장착된 슈미트 트리거를 더 포함한다. 저항기들(133b(R16) 및 133c(R7))의 비율은 히스테리시스의 양을 결정한다. 캐패시터(135)(C9)는 생략될 수 있으나, op-amp 기반 슈미트 트리거를 이용할 경우 권장된다. 네거티브 측 피크 검출기(106)에 포함된 슈미트 트리거는, 네거티브 출력 신호가 포지티브 입력 신호의 존재를 나타내도록 하는 활성 로우 트리거일 수 있다. 원하는 동작 및 부품 선택에 기초하여 비교기 또는 활성-하이 회로가 이용될 수 있거나 대체될 수 있다.
전압 버퍼(138(U2B))는 op-amp(136(U2C))를 보호하고 캐패시터(134(C10)과의 상호작용으로부터 방지한다. 대안의 실시예들에서, 전압 버퍼(138(U2B))는 op-amp(136(U2C))와 관련된 후속 회로의 정확한 토폴로지에 따라 제거될 수 있다. op-amp(136)(U2C)와 연관된 기준 또는 출력은 저항기들(133d(R13) 및 133e(R14))의 비율에 의해 제공되거나 스케일링되는 한편, 캐패시터(140)(C8)는 저역 통과 필터링을 제공한다. 전압 폴로워(142)(U2D)는 op-amp(136)(U2C)와 연관된 기준 또는 출력을 버퍼링하거나 그렇지 않은 경우 저장한다. 이러한 네거티브 측 피크 검출기(106)의 출력, "Detect -"는 네거티브 측 상에 존재하는 활성 신호(임계값보다 높은 신호)에 대해 하이(포지티브 공급 레일 근방)이고, 네거티브 측 상의 비활성 신호(임계값보다 낮은 신호)에 대해 로우(네거티브 공급 레일 근방)이다.
"Detect +"와 "Detect -" 신호의 조합은 임의의 후속 로직 회로, 프로그램 또는 그외의 소프트웨어가 입력 신호의 존재를 검출하게 하고, 존재하는 신호의 유형을 판정하게 한다.
표 1은 신호들의 해석을 나타낸다.
Figure 112011009169102-pct00001
표 1: 신호 해석
입력 스테이지(102)와, 포지티브 및 네거티브 측 피크 검출기들(104 및 106)의 구성은 인입하는 AC 신호를 검출하는 것은 물론, 신호를 AC, 포지티브 DC, 네거티브 DC로서 구별하는 DC 결합형(DC-coupled) 회로를 제공한다. 이러한 예시적인 구성 및 개시된 교시들은 동일한 입력 라인들 상에서 교대로 존재하는 AC 및 DC 신호 모두의 검출을 요하는 어플리케이션에서 이용될 수 있다. 이러한 구성은, 스피커들을 구동하기 위한 AC 신호를 이용하고, 대기 상태에서의 통제를 위한 DC를 이용하는 화재 경보 증폭기의 통제된 출력과 함께 이용될 수 있다. 예를 들어, Buffalo Grove, IL의 SIEMENS BUILDING TECHNOLOGIES에 의해 제공되는 XLSV 및 MXLV 시스템들에서 이용된 증폭기들과 같은 DC 통제를 이용하여 AC 신호에 대해 분극화된 (별개의 포지티브(+) 및 네거티브(-)) 배선 레이아웃을 이용하거나 요구하는 그외의 구성에서, 예시적인 회로(100)가 이용되어 전반적인 시스템의 기능을 유지하면서, 반대된 극성을 갖는 배선을 검출하는데 이용될 수 있다. 예를 들어, 통제 전압이 +8VDC가 된다면, 예시적인 회로(100)는 네거티브 DC를 검출하며, 그리고 나서 극성 반전(polarity reversal)이 일어날 것이다.
도 2는 예시적인 검출 및 판정 프로세스를 나타내는 흐름도(200)이다. 블록(202)에서, 전류 또는 전압 변화를 나타내는 신호, 교번하는 전류, 포지티브 직류 전류 및/또는 네거티브 직류 전류가 입력 스테이지 또는 차동 수신기에서 수신될 수 있다. 블록(204)에서, 입력 스테이지로부터의 출력이 포지티브 측 피크 검출기 및 네거티브 측 피크 검출기에 제공될 수 있다. 블록(206)에서, 출력은 포지티브 측 피크 검출기에서 수신된다. 블록(208)에서, 포지티브 측 피크 검출기는 입력 스테이지에서 수신된 신호를 나타내는 출력을 제공한다. 블록(210)에서, 출력은 네거티브 측 피크 검출기에서 수신된다. 블록(212)에서, 네거티브 측 피크 검출기는 입력 스테이지에서 수신된 신호를 나타내는 출력을 제공한다. 블록(214)에서, 블록들(208 및 212)에서 생성된 출력들이 표 1에서 제공된 신호 해석들에 따라 평가된다.
본 명세서에서 기술된 현재의 바람직한 실시예들에 대한 다양한 변화들 및 변경들이 본 기술분야의 당업자에게는 명백할 것임이 이해되어야 한다. 변화들 및 변경들은, 단일 또는 이중 전원을 포함하여, 부품 또는 컴포넌트 선택, 컴포넌트 값 또는 특성의 선택, 정확한 배치 및/또는 레이아웃을 포함하지만, 이것으로 한정되는 것은 아니다. 예를 들어, 예시적인 회로(100)는 포지티브 전원이 변화하지 않은채 유지되도록 단일 전원과 함께 이용될 수 있는 한편, 네거티브 전원은 파워 리턴(power return)(접지)에 접속되고, 접지 기준은 미드레일(midrail) 기준과 같은 기준 전압에 접속될 수 있다. 이러한 변화들은 예시적인 회로(100)의 성능에 영향을 주거나 성능을 변경하기 위해 구현될 수 있다. 그러한 변화들 및 변경들은 본 발명의 사상 및 범주로부터 벗어나지 않고, 그 의도된 장점들을 감소시키지 않으면서 이루어질 수 있다. 따라서, 첨부된 특허청구범위는 그러한 변화들 및 변경들을 포함하도록 의도된다.

Claims (13)

  1. 수신된 인입하는 AC 및 DC 신호들을 검출하고 그들 간의 판별을 위한 디바이스로서,
    신호 입력을 수신하도록 구성된 입력 스테이지;
    상기 입력 스테이지와 통신하는 포지티브 측 피크 검출기 - 상기 포지티브 측 피크 검출기는 상기 입력 스테이지에 의해 제공된 출력을 수신하도록 구성되고, 상기 포지티브 측 피크 검출기는 상기 신호 입력을 나타내는 포지티브 측 피크 검출기 출력을 생성하도록 구성됨 - ; 및
    상기 입력 스테이지와 통신하는 네거티브 측 피크 검출기 - 상기 네거티브 측 피크 검출기는 상기 입력 스테이지에 의해 제공된 출력을 수신하도록 구성되고, 상기 네거티브 측 피크 검출기는 상기 신호 입력을 나타내는 네거티브 측 피크 검출기 출력을 생성하도록 구성됨 -
    를 포함하고,
    상기 디바이스는,
    상기 입력 신호의 존재를 검출하고, 상기 포지티브 측 피크 검출기 출력과 상기 네거티브 측 피크 검출기 출력에 따라 입력 신호의 유형을 AC, 포지티브 DC 또는 네거티브 DC 사이에서 판정하는 수단을 더 포함하고,
    상기 포지티브 측 피크 검출기 출력이 비활성이고, 상기 네거티브 측 피크 검출기 출력이 비활성이면, 어떤 신호도 검출되지 않고,
    상기 포지티브 측 피크 검출기 출력이 활성이고, 상기 네거티브 측 피크 검출기 출력이 비활성이면, 인입하는 포지티브 DC 신호가 검출되고,
    상기 포지티브 측 피크 검출기 출력이 비활성이고, 상기 네거티브 측 피크 검출기 출력이 활성이면, 인입하는 네거티브 DC 신호가 검출되고,
    상기 포지티브 측 피크 검출기 출력이 활성이고, 상기 네거티브 측 피크 검출기 출력이 활성이면, 인입하는 AC 신호가 검출되는 디바이스.
  2. 제1항에 있어서,
    상기 입력 스테이지는 차동 수신기인 디바이스.
  3. 제1항에 있어서,
    상기 포지티브 측 피크 검출기는 슈미트 트리거를 포함하는 디바이스.
  4. 제1항에 있어서,
    상기 네거티브 측 피크 검출기는 슈미트 트리거를 포함하는 디바이스.
  5. 제1항에 있어서,
    상기 포지티브 측 피크 검출기는 비교기를 포함하는 디바이스.
  6. 제1항에 있어서,
    상기 네거티브 측 피크 검출기는 비교기를 포함하는 디바이스.
  7. 제1항에 있어서,
    상기 입력 스테이지의 연산 증폭기부와 함께 동작하도록 구성된 다이오드들의 쌍을 더 포함하는 디바이스.
  8. 제7항에 있어서,
    상기 다이오드들의 쌍은 제너 다이오드들(Zener diodes)인 디바이스.
  9. 수신된 인입하는 AC 및 DC 신호들을 검출하고 그들 간의 판별을 위한 디바이스로서,
    신호 입력을 수신하도록 구성된 차동 수신기;
    입력 스테이지와 통신하는 포지티브 측 슈미트 트리거 - 상기 포지티브 측 슈미트 트리거는 상기 입력 스테이지에 의해 제공되는 출력을 수신하도록 구성되고, 상기 포지티브 측 슈미트 트리거는 상기 신호 입력을 나타내는 포지티브 측 슈미트 트리거 출력을 생성하도록 구성됨 - ; 및
    상기 입력 스테이지와 통신하는 네거티브 측 슈미트 트리거 - 상기 네거티브 측 슈미트 트리거는 상기 입력 스테이지에 의해 제공되는 출력을 수신하도록 구성되고, 상기 네거티브 측 슈미트 트리거는 상기 신호 입력을 나타내는 네거티브 측 슈미트 트리거 출력을 생성하도록 구성됨 -
    를 포함하고,
    상기 디바이스는,
    입력 신호의 존재를 검출하고, 상기 포지티브 측 슈미트 트리거 출력과 상기 네거티브 측 슈미트 트리거 출력에 따라 입력 신호의 유형을 AC, 포지티브 DC, 또는 네거티브 DC 사이에서 판정하는 수단을 더 포함하고,
    상기 포지티브 측 슈미트 트리거 출력이 비활성이고, 상기 네거티브 측 슈미트 트리거 출력이 비활성이면, 어떤 신호도 검출되지 않고,
    상기 포지티브 측 슈미트 트리거 출력이 활성이고, 상기 네거티브 측 슈미트 트리거 출력이 비활성이면, 인입하는 포지티브 DC 신호가 검출되고,
    상기 포지티브 측 슈미트 트리거 출력이 비활성이고, 상기 네거티브 측 슈미트 트리거 출력이 활성이면, 인입하는 네거티브 DC 신호가 검출되고,
    상기 포지티브 측 슈미트 트리거 출력이 활성이고, 상기 네거티브 측 슈미트 트리거 출력이 활성이면, 인입하는 AC 신호가 검출되는 디바이스.
  10. 제9항에 있어서,
    상기 포지티브 측 슈미트 트리거는 비교기를 포함하는 디바이스.
  11. 제9항에 있어서,
    상기 네거티브 측 슈미트 트리거는 비교기를 포함하는 디바이스.
  12. 제9항에 있어서,
    상기 차동 수신기의 연산 증폭기부와 함께 동작하도록 구성된 다이오드들의 쌍을 더 포함하는 디바이스.
  13. 제12항에 있어서,
    상기 다이오드들의 쌍은 제너 다이오드들인 디바이스.
KR1020117003032A 2008-07-09 2009-07-09 Ａｃ／ｄｃ 피크 검출과 신호 유형 판별을 위한 디바이스 KR101530112B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US7926408P 2008-07-09 2008-07-09
US61/079,264 2008-07-09
US12/499,631 2009-07-08
US12/499,631 US8823417B2 (en) 2008-07-09 2009-07-08 Combination AC/DC peak detector and signal type discriminator
PCT/US2009/049994 WO2010006092A1 (en) 2008-07-09 2009-07-09 Combination ac/dc peak detector and signal type discriminator

Publications (2)

Publication Number Publication Date
KR20110036746A KR20110036746A (ko) 2011-04-08
KR101530112B1 true KR101530112B1 (ko) 2015-06-18

Family

ID=41504607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117003032A KR101530112B1 (ko) 2008-07-09 2009-07-09 Ａｃ／ｄｃ 피크 검출과 신호 유형 판별을 위한 디바이스

Country Status (7)

Country Link
US (1) US8823417B2 (ko)
KR (1) KR101530112B1 (ko)
CN (1) CN102150050B (ko)
BR (1) BRPI0915685B1 (ko)
CA (1) CA2731529C (ko)
IL (1) IL210341A (ko)
WO (1) WO2010006092A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10332748A (ja) * 1997-05-30 1998-12-18 New Japan Radio Co Ltd 全波ピーク検出器
US20070126480A1 (en) * 2005-12-07 2007-06-07 Mcquirk Dale J Circuit and method for peak detection of an analog signal

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3504176B2 (ja) * 1998-12-02 2004-03-08 富士通株式会社 信号増幅回路
DE10014665B4 (de) * 2000-03-24 2005-09-22 Siemens Ag Verfahren zum Schutz eines Matrixumrichters vor Überspannungen und eine aktive Überspannungsvorrichtung
US6507471B2 (en) 2000-12-07 2003-01-14 Koninklijke Philips Electronics N.V. ESD protection devices
DE10162255B4 (de) 2001-12-18 2007-08-16 Siemens Ag Differenzstrom-Schutzeinrichtung
US6825721B2 (en) * 2002-07-12 2004-11-30 Texas Instruments Incorporated Amplifier gain boost circuitry and method
US7397848B2 (en) * 2003-04-09 2008-07-08 Rambus Inc. Partial response receiver
TWI238891B (en) * 2004-01-08 2005-09-01 Delta Electronics Inc Battery ground fault detecting circuit
WO2006012371A1 (en) * 2004-07-20 2006-02-02 Medtronic, Inc. Concurrent delivery of treatment therapy with telemetry in an implantable medical device
CN1821793A (zh) 2005-12-31 2006-08-23 福建师范大学 随机信号峰值幅度的甄别分析器
JP4705524B2 (ja) * 2006-06-14 2011-06-22 富士通オプティカルコンポーネンツ株式会社 信号レベル検出装置、光受信装置、および信号レベル検出方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10332748A (ja) * 1997-05-30 1998-12-18 New Japan Radio Co Ltd 全波ピーク検出器
US20070126480A1 (en) * 2005-12-07 2007-06-07 Mcquirk Dale J Circuit and method for peak detection of an analog signal

Also Published As

Publication number Publication date
KR20110036746A (ko) 2011-04-08
US8823417B2 (en) 2014-09-02
BRPI0915685B1 (pt) 2020-02-11
IL210341A0 (en) 2011-03-31
CA2731529A1 (en) 2010-01-14
CA2731529C (en) 2018-02-20
CN102150050B (zh) 2014-11-19
WO2010006092A1 (en) 2010-01-14
US20100007384A1 (en) 2010-01-14
IL210341A (en) 2015-08-31
CN102150050A (zh) 2011-08-10

Similar Documents

Publication Publication Date Title
KR101595141B1 (ko) 고 전압 ac 신호 또는 전류와 dc 신호 또는 전류간의 식별 및 검출을 위한 디바이스 및 방법
JP4296811B2 (ja) 物理量センサ装置
KR100793223B1 (ko) 센서 검출 장치 및 센서
TWI481144B (zh) 感應式電源供應器之供電模組中電流訊號檢測方法
JP5400164B2 (ja) 特には情報技術システムのための多段の過電圧保護回路
KR101103227B1 (ko) 누전 검출 회로
KR20160061896A (ko) 데이터 라인 검출을 통한 전력 및 분류 방식
CN100414306C (zh) 一种电流过流告警电路
KR101530112B1 (ko) Ａｃ／ｄｃ 피크 검출과 신호 유형 판별을 위한 디바이스
WO2006066141A2 (en) Voltage level mediation between an emulation unit and a target processor
CN101688888B (zh) 数字信号处理中的提高的可靠性
KR100199553B1 (ko) 직류전선로 지락검출기
US8310090B2 (en) Differential-current switch
EP3315918B1 (en) Crash detection circuit for the detection of a crash of a vehicle
CN109541448B (zh) 检测装置和机床
CN115549653A (zh) 脉冲信号捕捉电路与方法
CN115267306A (zh) 一种掉电检测电路及方法、ac-dc电源模块
JPH02694Y2 (ko)
CN117890755A (zh) 用于监测外部组件的错误检测电路
CN117459033A (zh) 滞回比较电路、电压检测装置及过压欠压检测装置
KR200456190Y1 (ko) 축수감지기용 가상접점 제어 장치
JP2020187705A (ja) 電子制御装置
JPH08278163A (ja) センサ信号処理回路及びハ−ネスの断線・ショ−ト検出方法
JPH04258726A (ja) 振動監視システム
JPH04127656A (ja) 公衆電話機用コインテスト回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180510

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190513

Year of fee payment: 5