JPH09288132A

JPH09288132A - ピーク検出器およびボトム検出器

Info

Publication number: JPH09288132A
Application number: JP8098232A
Authority: JP
Inventors: Takashi Morie; 隆史森江; Shiro Michimasa; 志郎道正
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1996-04-19
Filing date: 1996-04-19
Publication date: 1997-11-04

Abstract

(57)【要約】【課題】演算増幅器やダイオードを用いない小規模な
回路構成で、しかも高速に入力信号の極大値を検出する
ピーク検出器を提供する。【解決手段】ソースが互いに接続された第1及び第2Ｔ
ｒ（Q1,Q2）と、第1及び第2Ｔｒのソースに接続された
第3Ｔｒ(Q3)で構成された第1定電流源とを備えた差動入
力部6と、Ｔｒ(Q4,Q5)で構成され、入力部が第1Ｔｒ(Q
1)のドレインに接続され、出力部が第2Ｔｒ(Q2)のドレ
インに接続された第1カレントミラー7と、Ｔｒ(Q6,Q7)
で構成され、入力部が第2Ｔｒ(Q2)のドレインに接続さ
れ、出力部が第1Ｔｒ(Q1)のゲートに接続された第2カレ
ントミラー8と、第2カレントミラー8の出力部と電源の
間に接続された容量素子とを具備し、入力部が第2Ｔｒ
(Q2)のゲートであり、出力部が第2カレントミラー8の出
力部であり、入力部から入力される入力信号の極大値を
検出するピーク検出器である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アナログ信号のピ
ーク検出器及びボトム検出器に関するものである。

【０００２】

【従来の技術】従来のピーク検出器の構成図を図９(a)
に示す。本回路は、演算増幅器91、ダイオード92,容量
素子93により構成されており、演算増幅器91には、高電
位側の電源電圧Vddと低電位側の電源電圧Vssが供給され
ている。

【０００３】以上のように構成されたピーク検出器につ
いて、以下その動作について説明する。まず、演算増幅
器91は、入力信号電圧Vinと出力信号の電圧Voutの差電
圧を増幅し、演算増幅器1の出力電圧V1を決める。ダイ
オード92は、V1とVoutを比較し、V1がVoutよりもダイオ
ード92の閾値電圧以上に高い場合に限り電流を流す。
今、VinがVoutよりも高い場合は、演算増幅器91の働き
により、V1は高い側の電源電圧Vddにまで上昇し、ダイ
オード92は電流を流す。この電流により容量素子93は充
電され、容量素子93の電位Voutは高くなり、入力電圧Vi
nと一致する。次に、VinがVoutよりも低い場合は、演算
増幅器91の出力電圧V1は低い側の電源電圧Vssにまで落
ち込むため、ダイオード92は導通せず、容量素子3の電
圧Voutは保持される。図９の回路はこのように動作する
ことで、入力信号電圧Vinの極大値を検出し、出力電圧V
outとして出力する。

【０００４】また、従来のボトム検出器の構成図を図９
(b)に示す。本回路は、ダイオード92の接続を除いて図
９(a)と同様な構成をしている。ボトム検出器につい
て、以下その動作について説明する。まず、演算増幅器
91は、入力信号電圧Vinと出力信号電圧Voutの差電圧を
増幅し、演算増幅器91の出力電圧V1を決める。ダイオー
ド92は、V1とVoutを比較し、V1がVoutよりもダイオード
92の閾値電圧以上に低い場合に限り電流を流す。今、Vi
nがVoutよりも低い場合は、演算増幅器91の働きによ
り、V1は低い側の電源電圧Vssにまで下降し、ダイオー
ド92は電流を流す。この電流により容量素子93は充電さ
れ、容量素子93の電位Voutは低くなり、入力電圧Vinと
一致する。次に、VinがVoutよりも高い場合は、演算増
幅器91の出力電圧V1は高い側の電源電圧Vddにまで上昇
するため、ダイオード92は導通せず、容量素子93の電圧
Voutは保持される。図９の回路はこのように動作するこ
とで、入力信号電圧Vinの極小値を検出し、出力電圧Vou
tとして出力する。

【０００５】

【発明が解決しようとする課題】しかしながら、上記の
従来の構成では、演算増幅器やダイオードを必要とし、
回路規模が大きく、また、周波数の高い入力信号の極大
値または極小値を精度良く検出するためには、高速に動
作する演算増幅器が必要となり、ますます回路規模が大
きくなるという問題点を有していた。

【０００６】本発明は、上記問題点を鑑みてなされたも
ので、演算増幅器やダイオードを用いない小規模な回路
構成で、しかも高速に入力信号の極大値を検出するピー
ク検出器を提供することを目的とする。

【０００７】また本発明は、上記問題点を鑑みてなされ
たもので、演算増幅器やダイオードを用いない小規模な
回路構成で、しかも高速に入力信号の極小値を検出する
ボトム検出器を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、請求項１（ピーク検出器）または請求項５（ボトム
検出器）の発明が講じた手段は、ソースが互いに接続さ
れた第1極性の第1及び第2トランジスタと、前記第1及び
第2トランジスタのソースに接続された第1極性の第3ト
ランジスタで構成された第1定電流源とを備えた差動入
力部と、第2極性のトランジスタで構成され、入力部が
前記第1トランジスタのドレインに接続され、出力部が
前記第2トランジスタのドレインに接続された第1カレン
トミラーと、第2極性のトランジスタで構成され、入力
部が前記第2トランジスタのドレインに接続され、出力
部が前記第1トランジスタのゲートに接続された第2カレ
ントミラーと、前記第1及び第2カレントミラーの電源端
子に接続された第1電源と、前記第3トランジスタのソー
スに接続された第2電源と前記第2カレントミラーの出力
部と前記第2電源の間に接続された容量素子と、を具備
し、入力部が前記第2トランジスタのゲートであり、出
力部が前記第2カレントミラーの出力部であり、前記入
力部から入力される入力信号の極大値または極小値を検
出する構成とすることである。

【０００９】請求項２（ピーク検出器）または請求項６
（ボトム検出器）の発明が講じた解決手段は、前記容量
素子と並列に抵抗が接続されたことを特徴とする構成と
することである。

【００１０】請求項３（ピーク検出器）または請求項７
（ボトム検出器）の発明が講じた解決手段は、ゲートに
所定のバイアス電圧が与えられた第1極性の第4トランジ
スタのドレインが前記出力端子に接続され、前記第4ト
ランジスタのソースが前記第2電源に接続されたことを
特徴とする構成とすることである。

【００１１】請求項４（ピーク検出器）または請求項８
（ボトム検出器）の発明が講じた解決手段は、前記第4
トンランジスタのソースと前記第２電源の間に抵抗が接
続されたことを特徴とする構成とすることである。

【００１２】以上の構成により、請求項１または請求項
５の発明の構成におけるピーク検出器またはボトム検出
器が持つ作用について述べる。

【００１３】まず、請求項１の発明の構成における第1
極性のトランジスタ（以下Trと称す）をNMOSTrとしたピ
ーク検出器について述べる。この場合、第1電源は高電
位側の電源、第2電源は低電位側の電源となる。ピーク
検出器の入力部、出力部の電圧をそれぞれVin,Voutと表
し、また、第1Trのドレインからソースに流れる電流の
電流値をId1、第2Trのドレインからソースに流れる電流
の電流値をId2と表すものとする。

【００１４】第1及び第2カレントミラーは、電流の引き
算回路として作用する。互いに接続された第1カレント
ミラーの出力部と第2カレントミラーの入力部より流れ
出す電流の電流値から、第1カレントミラーの入力部よ
り流れ出す電流の電流値を引いたものが、第2カレント
ミラーの出力部より流れ出す電流の電流値となる。但
し、互いに接続された第1カレントミラーの出力部と第2
カレントミラーの入力部より流れ出す電流の電流値に比
べて、第1カレントミラーの入力部より流れ出す電流の
電流値が大きい場合は、第2カレントミラーの出力部よ
り流れ出す電流の電流値はゼロとなる。

【００１５】請求項１の発明の構成における第1極性のT
rをNMOSTrとしたピーク検出器では、第1カレントミラー
の入力部より流れ出す電流の電流値はId1に相当し、互
いに接続された第1カレントミラーの出力部と第2カレン
トミラーの入力部より流れ出す電流の電流値はId2に相
当し、第2カレントミラーの出力部から流れ出す電流は
容量素子の充電電流に相当する。したがって、（数1）
の関係式が得られる。

【００１６】

【数１】

【００１７】今、Vin>Voutの場合は、差動入力部の働き
によりId2>Id1となる。（数1）より、容量素子の充電電
流はId2-Id1となり、正の値を持つことから、容量素子
の両端子間の電圧が上昇して、出力電圧VoutはVinに近
付く。Vin<Voutの場合には、差動入力部の働きによりId
2<Id1となる。（数1）より、容量素子の充電電流はゼロ
となり、容量素子は充電されず、出力電圧Voutは一定に
保たれる。以上より、請求項1の発明の構成における第1
極性のTrをNMOSTrとしたボトム検出器は、入力部の電圧
の極大値を検出し、これを出力することができる。

【００１８】次に、請求項５の発明の構成における第1
極性のTrをPMOSTrとしたボトム検出器について述べる。
この場合、第1電源は低電位側の電源、第2電源は高電位
側の電源となる。ピーク検出器の入力部、出力部の電圧
をそれぞれVin,Voutと表し、また、第1Trのソースから
ドレインに流れる電流の電流値をId1、第2Trのソースか
らドレインに流れる電流の電流値をId2と表すものとす
る。

【００１９】第1及び第2カレントミラーは、電流の引き
算回路として作用する。互いに接続された第1カレント
ミラーの出力部と第2カレントミラーの入力部に流入す
る電流の電流値から、第1カレントミラーの入力部に流
入する電流の電流値を引いたものが、第2カレントミラ
ーの出力部に流入する電流の電流値となる。但し、互い
に接続された第1カレントミラーの出力部と第2カレント
ミラーの入力部に流入する電流の電流値に比べて、第1
カレントミラーの入力部に流入する電流の電流値が大き
い場合は、第2カレントミラーの出力部に流入する電流
の電流値はゼロとなる。

【００２０】請求項５の発明の構成における第1極性のT
rをPMOSTrとしたボトム検出器では、第1カレントミラー
の入力部に流入する電流の電流値はId1に相当し、互い
に接続された第1カレントミラーの出力部と第2カレント
ミラーの入力部に流入する電流の電流値はId2に相当
し、第2カレントミラーの出力部に流入する電流は容量
素子の充電電流に相当する。したがって、（数2）の関
係式が得られる。

【００２１】

【数２】

【００２２】今、Vin<Voutの場合は、差動入力部の働き
によりId2>Id1となる。（数2）より、容量素子の充電電
流はId2-Id1となり、正の値を持つことから、容量素子
の両端子間の電圧が上昇して、出力電圧VoutはVinに近
付く。Vin<Voutの場合には、差動入力部の働きによりId
2<Id1となる。（数2）より、容量素子の充電電流はゼロ
となり、容量素子は充電されず、出力電圧Voutは一定に
保たれる。以上より、請求項５の発明の構成における第
1極性のTrをPMOSTrとしたボトム検出器は、入力部の電
圧の極小値を検出し、これを出力することができる。

【００２３】

【発明の実施の形態】

（実施の形態1）まず、ピーク検出器の構成について説
明する。図１(a)に第1Tr,第2TrであるQ1,Q2にNMOSを用
いたピーク検出器の構成を示す。

【００２４】図１(a)に於て、端子1は第1電源の電源端
子であり、この端子1より電圧Vddが供給されている。端
子2は第2電源の電源端子であり、この端子2より電圧Vss
（＜Vdd）が供給されている。TrQ1とTrQ2はソース同士
が接続され、ゲートにバイアス電圧Vb1が与えられたTrQ
3からなる第1定電流源に接続されている。これら3つのT
rQ1,Q2,Q3により差動入力部6が構成されている。

【００２５】TrQ4,TrQ5は第1カレントミラー7を構成し
ており、TrQ4のゲートとTrQ4のドレインが接続されてい
る。TrQ4のドレイン、TrQ5のドレインがそれぞれカレン
トミラー7の入力部、出力部に相当する。また、TrQ4の
ソースとTrQ5のソースはカレントミラー7の電源端子に
相当し、第1電源の電源端子1に接続されている。TrQ1の
ドレインとTrQ4のドレイン、TrQ2のドレインとTrQ5のド
レインがそれぞれ接続されている。TrQ6,TrQ7は第2カレ
ントミラー8を構成しており、TrQ6のゲートとTrQ6のド
レインが接続されている。TrQ6のドレイン、TrQ7のドレ
インがそれぞれカレントミラー8の入力部、出力部に相
当する。また、TrQ6のソースとTrQ7のソースがカレント
ミラー8の電源端子に相当し、第1電源の電源端子1に接
続されている。TrQ6のドレインはTrQ2のドレインに接続
されている。

【００２６】容量素子Cは、TrQ7のドレインと第2電源の
電源端子2の間に接続されている。TrQ7のドレインは、T
rQ1のゲートに接続されている。入力部の端子3は、TrQ2
のゲートに接続され、出力部の端子4は、TrQ7のドレイ
ンに接続されている。ここで、入力部、出力部の電圧を
それぞれVin,Voutで表すものとする。またTrQ1のドレイ
ンからソースに流れる電流、TrQ2のドレインからソース
に流れる電流をそれぞれTrQ1のドレイン電流、TrQ2のド
レイン電流と呼び、それぞれの電流値をId1,Id2と表す
ものとする。またTrQ4のソースからドレインに流れる電
流、TrQ5のソースからドレインに流れる電流、TrQ6のソ
ースからドレインに流れる電流をそれぞれTrQ4のドレイ
ン電流、TrQ5のドレイン電流、TrQ6のドレイン電流と呼
ぶものとする。

【００２７】(i)Vin>Voutの場合には、差動入力部6は、
Id2>Id1の関係が成り立つように動作する。カレントミ
ラー7は、TrQ4のドレイン電流、すなわちId1に相当する
電流をTrQ5に流す。TrQ2にはId2に相当する電流が流れ
ることから、Id2-Id1に相当する電流がTrQ6に流れる。
カレントミラー8により、TrQ7にはTrQ6のドレイン電
流、すなわち、Id2-Id1に相当する電流が流れる。この
電流により、容量素子Cが充電され、出力電圧Voutは上
昇し、Vinに近付く。

【００２８】(ii)Vin=Voutの場合には、差動入力部6の
働きによりおよそId2とId1が等しくなる。したがって、
TrQ6に流れる電流はほぼゼロとなり、TrQ7のドレイン電
流もほぼゼロとなる。このため容量素子Cに流れ込む電
流もほぼゼロとなり、出力電圧Voutはほとんど変化しな
い。

【００２９】(iii)さらに、Vin<Voutとなった場合に
は、差動入力部6はId2<Id1となるように働く。この場合
は、Vin=Voutの場合よりさらにTrQ6のドレイン電流が減
少することから、TrQ6のドレイン電流はゼロとなる。し
たがって、TrQ7のドレイン電流、すなわち容量素子Cに
流れ込む電流もゼロとなる。このため、出力電圧Voutは
変化せず、以前の電圧値が保持される。

【００３０】以上のように、図１(a)のピーク検出器は
入力電圧の極大値を検出し、出力電圧Voutとして出力す
る。図５に図１(a)のピーク検出器に正弦波を入力した
場合の入出力特性を示す。図５から、本発明により入力
正弦波の極大値が検出されていることが分かる。

【００３１】なお、本回路はNMOSTrをNPNTrに置換して
も何らその効果を失うものではない。この場合、NMOSTr
のゲート、ソース、ドレインをそれぞれNPNTrのベー
ス、エミッタ、コレクタに相当するように置換すれば良
い。また、PMOSTrの代わりにPNPTrを用いても本回路
は、何らその効果を失うものではない。この場合は、PM
OSTrのゲート、ソース、ドレインをそれぞれPNPTrのベ
ース、エミッタ、コレクタに相当するように置換すれば
良い。

【００３２】次に、図１(b)のボトム検出器について説
明する。図１(b)に第1Tr,第2TrであるQ1,Q2にPMOSを用
いたボトム検出器の構成を示す。

【００３３】図１(b)に於て、端子1は第2電源の電源端
子であり、この端子1より電圧Vddが供給されている。端
子2は第1電源の電源端子であり、この端子2より電圧Vss
（＜Vdd）が供給されている。TrQ1とTrQ2はソース同士
が接続され、ゲートにバイアス電圧Vb1が与えられたTrQ
3からなる第1定電流源に接続されている。これら3つのT
rQ1,Q2,Q3により差動入力部6が構成されている。

【００３４】TrQ4,TrQ5は第1カレントミラー7を構成し
ており、TrQ4のゲートとTrQ4のドレインが接続されてい
る。TrQ4のドレイン、TrQ5のドレインがそれぞれカレン
トミラー7の入力部、出力部に相当する。また、TrQ4の
ソースとTrQ5のソースはカレントミラー7の電源端子に
相当し、第1電源の電源端子2に接続されている。TrQ1の
ドレインとTrQ4のドレイン、TrQ2のドレインとTrQ5のド
レインがそれぞれ接続されている。TrQ6,TrQ7は第2カレ
ントミラー8を構成しており、TrQ6のゲートとTrQ6のド
レインが接続されている。TrQ6のドレイン、TrQ7のドレ
インがそれぞれカレントミラー8の入力部、出力部に相
当する。また、TrQ6のソースとTrQ7のソースがカレント
ミラー8の電源端子に相当し、第1電源の電源端子2に接
続されている。TrQ6のドレインはTrQ2のドレインに接続
されている。

【００３５】容量素子Cは、TrQ7のドレインと第2電源の
電源端子1の間に接続されている。TrQ7のドレインは、T
rQ1のゲートに接続されている。入力部の端子3は、TrQ2
のゲートに接続され、出力部の端子4は、TrQ7のドレイ
ンに接続されている。ここで、入力部、出力部の電圧を
それぞれVin,Voutで表すものとする。またTrQ1のソース
からドレインに流れる電流、TrQ2のソースからドレイン
に流れる電流をそれぞれTrQ1のドレイン電流、TrQ2のド
レイン電流と呼び、それぞれの電流値をId1,Id2と表す
ものとする。またTrQ4のドレインからソースに流れる電
流、TrQ5のドレインからソースに流れる電流、TrQ6のド
レインからソースに流れる電流をそれぞれTrQ4のドレイ
ン電流、TrQ5のドレイン電流、TrQ6のドレイン電流と呼
ぶものとする。

【００３６】(i)Vin<Voutの場合には、差動入力部6は、
Id2>Id1の関係が成り立つように動作する。カレントミ
ラー7はTrQ4のドレイン電流、すなわちId1に相当する電
流をTrQ5に流す。TrQ2にはId2に相当する電流が流れる
ことから、Id2-Id1に相当する電流がTrQ6に流れる。カ
レントミラー8により、TrQ7にはTrQ6のドレイン電流、
すなわち、Id2-Id1に相当する電流が流れる。この電流
により、容量素子Cが充電され、出力電圧Voutは下降
し、Vinに近付く。

【００３７】(ii)Vin=Voutの場合には、差動入力部6の
働きによりおよそId2とId1が等しくなる。したがって、
TrQ6に流れる電流は、ほぼゼロとなり、TrQ7のドレイン
電流もほぼゼロとなる。このため容量素子Cに流れ込む
電流もほぼゼロとなり、出力電圧Voutはほとんど変化し
ない。

【００３８】(iii)さらに、Vin>Voutとなった場合に
は、差動入力部6はId2<Id1となるように働く。この場合
は、Vin=Voutの場合よりさらにTrQ6のドレイン電流が減
少することから、TrQ6のドレイン電流はゼロとなる。し
たがって、TrQ7のドレイン電流、すなわち容量素子Cに
流れ込む電流もゼロとなる。このため、出力電圧Voutは
変化せず、以前の電圧値が保持される。

【００３９】以上のように、図１(b)のボトム検出器は
入力電圧の極小値を検出し、出力電圧Voutとして出力す
る。図６に本実施の形態のボトム検出器に正弦波を入力
した場合の入出力特性を示す。図６から本発明により入
力正弦波の極小値が検出されていることが分かる。

【００４０】なお、本回路はNMOSTrをNPNTrに置換して
も何らその効果を失うものではない。この場合、NMOSTr
のゲート、ソース、ドレインをそれぞれNPNTrのベー
ス、エミッタ、コレクタに相当するように置換すれば良
い。また、PMOSTrの代わりに、PNPTrを用いても、本回
路は何らその効果を失うものではない。この場合は、PM
OSTrのゲート、ソース、ドレインをそれぞれPNPTrのベ
ース、エミッタ、コレクタに相当するように置換すれば
良い。

【００４１】（実施の形態2）まず、図２(a)のピーク検
出器について説明する。図２(a)に第1Tr、第2TrであるQ
1,Q2にNMOSを用いたピーク検出器の構成を示す。

【００４２】図２(a)に於て、端子1は第1電源の電源端
子であり、この端子1より電圧Vddが供給されている。端
子2は第2電源の電源端子であり、この端子2より電圧Vss
（＜Vdd）が供給されている。TrQ1とTrQ2は、ソース同
士が接続され、ゲートにバイアス電圧Vb1が与えられたT
rQ3からなる第1定電流源に接続されている。これら3つ
のTrQ1,Q2,Q3により差動入力部6が構成されている。

【００４３】TrQ4,TrQ5は、第1カレントミラー7を構成
しており、TrQ4のゲートとTrQ4のドレインが接続されて
いる。TrQ4のドレイン、TrQ5のドレインがそれぞれカレ
ントミラー7の入力部、出力部に相当する。また、TrQ4
のソースとTrQ5のソースはカレントミラー7の電源端子
に相当し、第1電源の電源端子1に接続されている。TrQ1
のドレインとTrQ4のドレイン、TrQ2のドレインとTrQ5の
ドレインがそれぞれ接続されている。TrQ6,TrQ7は、第2
カレントミラー8を構成しており、TrQ6のゲートとTrQ6
のドレインが接続されている。TrQ6のドレイン、TrQ7の
ドレインがそれぞれカレントミラー8の入力部、出力部
に相当する。また、TrQ6のソースとTrQ7のソースがカレ
ントミラー8の電源端子に相当し、第1電源の電源端子1
に接続されている。TrQ6のドレインはTrQ2のドレインに
接続されている。

【００４４】容量素子Cと抵抗素子Rは、TrQ7のドレイン
と第2電源の電源端子2の間に接続されている。TrQ7のド
レインは、トンラジスタQ1のゲートに接続されている。
入力部の端子3は、TrQ2のゲートに接続され、出力部の
端子4は、TrQ7のドレインに接続されている。ここで、
入力部、出力部の電圧をそれぞれVin,Voutで表すものと
する。また、TrQ1のドレインからソースに流れる電流、
TrQ2のドレインからソースに流れる電流をそれぞれTrQ1
のドレイン電流、TrQ2のドレイン電流と呼び、それぞれ
の電流値をId1,Id2と表すものとする。また、TrQ4のソ
ースからドレインに流れる電流、TrQ5のソースからドレ
インに流れる電流、TrQ6のソースからドレインに流れる
電流をそれぞれTrQ4のドレイン電流、TrQ 5のドレイン
電流、TrQ6のドレイン電流と呼ぶものとする。

【００４５】（i）Vin>Vout の場合には、差動入力部6
は、Id2>Id1の関係が成り立つように動作する。カレン
トミラー7は、TrQ4のドレイン電流、すなわちId1に相当
する電流をTrQ5に流す。TrQ2にはId2に相当する電流が
流れることから、Id2-Id1に相当する電流がTrQ6に流れ
る。カレントミラー8により、TrQ7にはTrQ6のドレイン
電流、すなわち、Id2-Id1に相当する電流が流れる。こ
の電流により、容量素子Cが充電され、出力電圧Voutは
上昇し、Vinに近付く。

【００４６】（ii）Vin=Voutの場合には、差動入力部6
の働きによりおよそId2とId1が等しくなる。したがっ
て、TrQ6に流れる電流はほぼゼロとなり、TrQ7のドレイ
ン電流もほぼゼロとなる。このためTrQ7から容量素子C
に流れ込む電流もほぼゼロとなる。

【００４７】（iii）さらに、Vin<Voutとなった場合に
は、差動入力部6はId2<Id1となるように働く。この場合
は、Vin=Voutの場合よりさらにTrQ6のドレイン電流が減
少することから、TrQ6のドレイン電流はゼロとなる。し
たがって、TrQ7のドレイン電流から容量素子Cに流れ込
む電流もゼロとなる。

【００４８】ここで、抵抗素子Rの効果により容量素子C
に充電された電荷は徐々に放電され、出力部の電圧Vout
が時間と共に減少していく。このため、入力部の電圧Vi
nが増減を繰り返し、何度も極大値を迎えた場合にで
も、その極大値を検出することができる。例えば、本ピ
ーク検出器を用いることにより、振幅変調された正弦波
信号から、その信号の極大値から構成される包絡線信号
を取り出すことができる。

【００４９】以上のように、図２(a)のピーク検出器
は、入力電圧の極大値を検出し、出力電圧Voutとして出
力する。図７に本実施の形態のピーク検出器に正弦波信
号を入力した場合の入力電圧値と出力電圧値を示す。図
７から、本発明により、入力正弦波信号の各極大値から
構成される包絡線信号が取り出されていることが分か
る。

【００５０】なお、本回路はNMOSTrを、NPNTrに置換し
ても何らその効果を失うものではない。この場合、NMOS
Trのゲート、ソース、ドレインをそれぞれNPNTrのベー
ス、エミッタ、コレクタに相当するように置換すれば良
い。また、PMOSTrの代わりに、PNPTrを用いても本回路
は、何らその効果を失うものではない。この場合は、PM
OSTrのゲート、ソース、ドレインをそれぞれPNPTrのベ
ース、エミッタ、コレクタに相当するように置換すれば
良い。

【００５１】次に、図２(b)のボトム検出器について説
明する。図２(b)に第1Tr、第2TrであるQ1,Q2にPMOSを用
いたボトム検出器の構成を示す。

【００５２】図2(b)に於いて、端子1は第2電源の電源端
子であり、この端子1より電圧Vddが供給されている。端
子2は第1電源の電源端子であり、この端子2より電圧Vss
（＜Vdd）が供給されている。TrQ1とTrQ2は、ソース同
士が接続され、ゲートにバイアス電圧Vb1が与えられたT
rQ3からなる第1定電流源に接続されている。これら3つ
のTrQ1,Q2,Q3により差動入力部6が構成されている。

【００５３】TrQ4,TrQ5は、第1カレントミラー7を構成
しており、TrQ4のゲートとTrQ4のドレインが接続されて
いる。TrQ4のドレイン、TrQ5のドレインがそれぞれカレ
ントミラー7の入力部、出力部に相当する。また、TrQ4
のソースとTrQ5のソースはカレントミラー7の電源端子
に相当し、第1電源の電源端子2に接続されている。TrQ1
のドレインとTrQ4のドレイン、TrQ2のドレインとTrQ5の
ドレインがそれぞれ接続されている。TrQ6,TrQ7は、第2
カレントミラー8を構成しており、TrQ6のゲートとTrQ6
のドレインが接続されている。TrQ6のドレイン、TrQ7の
ドレインがそれぞれカレントミラー8の入力部、出力部
に相当する。また、TrQ6のソースとTrQ7のソースがカレ
ントミラー8の電源端子に相当し、第1電源の電源端子2
に接続されている。TrQ6のドレインはTrQ2のドレインに
接続されている。

【００５４】容量素子Cと抵抗素子Rは、TrQ7のドレイン
と第2電源の電源端子1の間に接続されている。TrQ7のド
レインは、TrQ1のゲートに接続されている。入力部の端
子3は、TrQ2のゲートに接続され、出力部の端子4は、Tr
Q7のドレインに接続されている。ここで、入力部、出力
部の電圧をそれぞれVin,Voutで表すものとする。また、
TrQ1のソースからドレインに流れる電流、TrQ2のソース
からドレインに流れる電流をそれぞれTrQ1のドレイン電
流、TrQ2のドレイン電流と呼び、それぞれの電流値をId
1,Id2と表すものとする。また、TrQ4のドレインからソ
ースに流れる電流、TrQ5のドレインからソースに流れる
電流、TrQ6のドレインからソースに流れる電流をそれぞ
れTrQ4のドレイン電流、TrQ5のドレイン電流、TrQ6のド
レイン電流と呼ぶものとする。

【００５５】(i)Vin<Vout の場合には、差動入力部6
は、Id2>Id1の関係が成り立つように動作する。カレン
トミラー7は、TrQ4のドレイン電流、すなわちId1に相当
する電流をTrQ5に流す。TrQ2にはId2に相当する電流が
流れることから、Id2-Id1に相当する電流がTrQ6に流れ
る。カレントミラー8により、TrQ7にはTrQ6のドレイン
電流、すなわち、Id2-Id1に相当する電流が流れる。こ
の電流により、容量素子Cが充電され、出力電圧Voutは
下降し、Vinに近付く。

【００５６】(ii)Vin=Voutの場合には、差動入力部6の
働きによりおよそId2とId1が等しくなる。したがって、
TrQ6に流れる電流は、ほぼゼロとなり、TrQ7のドレイン
電流もほぼゼロとなる。このため容量素子Cに流れ込む
電流もほぼゼロとなり、出力電圧Voutはほとんど変化し
ない。

【００５７】(iii)さらに、Vin>Voutとなった場合に
は、差動入力部6はId2<Id1となるように働く。この場合
は、Vin=Voutの場合よりさらにTrQ6のドレイン電流が減
少することから、TrQ6のドレイン電流はゼロとなる。し
たがって、TrQ7のドレイン電流、すなわち容量素子Cに
流れ込む電流もゼロとなる。このため、出力電圧Voutは
変化せず、以前の電圧値が保持される。

【００５８】ここで、抵抗素子Rの効果により容量素子C
に充電された電荷は徐々に放電され、出力部の電圧Vout
が時間と共に増大していく。このため、入力部の電圧Vi
nが増減を繰り返し、何度も極小値を迎えた場合にで
も、その極小値を検出することができる。例えば、本ボ
トム検出器を用いることにより、振幅変調された正弦波
信号から、その極小値から構成される包絡線信号を取り
出すことができる。

【００５９】以上のように、図２(b)のボトム検出器
は、入力電圧の極小値を検出し、出力電圧Voutとして出
力する。図８に本実施の形態のボトム検出器に正弦波信
号を入力した場合の入力電圧値と出力電圧値を示す。図
８から、本発明により、入力正弦波信号の各極小値から
構成される包絡線信号が出力されていることが分かる。

【００６０】なお、本回路はNMOSTrを、NPNTrに置換し
ても何らその効果を失うものではない。この場合、NMOS
Trのゲート、ソース、ドレインをそれぞれNPNTrのベー
ス、エミッタ、コレクタに相当するように置換すれば良
い。また、PMOSTrの代わりに、PNPTrを用いても本回路
は、何らその効果を失うものではない。この場合は、PM
OSTrのゲート、ソース、ドレインをそれぞれPNPTrのベ
ース、エミッタ、コレクタに相当するように置換すれば
良い。

【００６１】（実施の形態3）まず、図３(a)のピーク検
出器について説明する。図３(a)に第1Tr、第2TrであるQ
1,Q2にNMOSを用いたピーク検出器の構成を示す。

【００６２】図３(a)に於いて、本回路は、図２(a)のピ
ーク検出器の抵抗素子Rを、ゲートに所定のバイアス電
圧Vb2が与えられたTrQ8に置換した構成となっている。
本ピーク検出器のTrQ8の働きは、図２(a)のピーク検出
器の抵抗素子Rと同様に容量素子Cに蓄積された電荷を徐
々に放電させていくものである。したがって、図３(a)
のピーク検出器により、図２(a)のピーク検出器と同等
な効果を得ることができる。

【００６３】なお、本回路はNMOSTrを、NPNTrに置換し
ても何らその効果を失うものではない。この場合、NMOS
Trのゲート、ソース、ドレインをそれぞれNPNTrのベー
ス、エミッタ、コレクタに相当するように置換すれば良
い。また、PMOSTrの代わりに、PNPTrを用いても本回路
は、何らその効果を失うものではない。この場合は、PM
OSTrのゲート、ソース、ドレインをそれぞれPNPTrのベ
ース、エミッタ、コレクタに相当するように置換すれば
良い。

【００６４】次に、図３(b)のボトム検出器について説
明する。図３(b)に第1Tr、第2TrであるQ1,Q2にPMOSを用
いたボトム検出器を示す。図3(b)に於いて、本回路は、
図２(b)のボトム検出器の抵抗素子Rを、ゲートに所定の
バイアス電圧Vb2が与えられたTrQ8に置き替えた構成と
なっている。本ボトム検出器のTrQ8の働きは、図２(b)
のボトム検出器の抵抗素子Rと同様に容量素子Cに蓄積さ
れた電荷を徐々に放電させていくものである。したがっ
て、図３(b)のボトム検出器により、図２(b)のボトム検
出器と同等な効果を得ることができる。

【００６５】なお、本回路はNMOSTrを、NPNTrに置換し
ても何らその効果を失うものではない。この場合、NMOS
Trのゲート、ソース、ドレインをそれぞれNPNTrのベー
ス、エミッタ、コレクタに相当するように置換すれば良
い。また、PMOSTrの代わりに、PNPTrを用いても本回路
は、何らその効果を失うものではない。この場合は、PM
OSTrのゲート、ソース、ドレインをそれぞれPNPTrのベ
ース、エミッタ、コレクタに相当するように置換すれば
良い。

【００６６】（実施の形態4）まず、図４(a)のピーク検
出器について説明する。図４(a)に第1Tr、第2TrであるQ
1,Q2にNMOSを用いたピーク検出器の構成を示す。図4(a)
に於いて、本回路は、図３(a)のTrQ8のソースと第2電源
の端子2の間に抵抗素子Rを接続した構成となっている。
抵抗素子Rの働きは、TrQ8のゲートソース間電圧を減少
させることによりTrQ8のドレインソース間の電流を減少
させ、容量素子Cの放電を緩やかにすることである。し
たがって、図４(a)のピーク検出器により、図３(a)のピ
ーク検出器と同等な効果を得ることができる。

【００６７】なお、本回路はNMOSTrを、NPNTrに置換し
ても何らその効果を失うものではない。この場合、NMOS
Trのゲート、ソース、ドレインをそれぞれNPNTrのベー
ス、エミッタ、コレクタに相当するように置換すれば良
い。また、PMOSTrの代わりに、PNPTrを用いても本回路
は、何らその効果を失うものではない。この場合は、PM
OSTrのゲート、ソース、ドレインをそれぞれPNPTrのベ
ース、エミッタ、コレクタに相当するように置換すれば
良い。

【００６８】次に、図４(b)のボトム検出器について説
明する。図４(b)に第1Tr、第2TrであるQ1,Q2にPMOSを用
いたボトム検出器の構成を示す。

【００６９】図４(b)に於いて、本回路は、図３(b)のTr
Q8のソースと第2電源の端子2の間に抵抗素子Rを接続し
た構成となっている。抵抗素子Rの働きは、TrQ8のゲー
トソース間電圧を減少させることによりTrQ8のドレイン
ソース間電流を減少させ、容量素子Cの放電を緩やかに
することである。したがって、図４(b)のボトム検出器
により、図３(b)のボトム検出器と同等な効果を得るこ
とができる。

【００７０】なお、本回路はNMOSTrを、NPNTrに置換し
ても何らその効果を失うものではない。この場合、NMOS
Trのゲート、ソース、ドレインをそれぞれNPNTrのベー
ス、エミッタ、コレクタに相当するように置換すれば良
い。また、PMOSTrの代わりに、PNPTrを用いても本回路
は、何らその効果を失うものではない。この場合は、PM
OSTrのゲート、ソース、ドレインをそれぞれPNPTrのベ
ース、エミッタ、コレクタに相当するように置換すれば
良い。

【００７１】

【発明の効果】以上説明したように請求項１または請求
項５の発明に係わるピーク検出器またはボトム検出器に
よると、演算増幅器やダイオード素子を用いることな
く、CMOSTrだけによる小規模な構成で信号の極大値また
は極小値を検出することができる。

【００７２】また、請求項２〜４または請求項６〜８の
発明に係わるピーク検出器またはボトム検出器による
と、演算増幅器やダイオード素子を用いることなく、CM
OSTrだけによる小規模な構成で信号の極大値または極小
値を検出し、さらに、信号の極大値から構成される包絡
線情報または信号の極小値から構成される包絡線情報を
取り出すことができる。

【図面の簡単な説明】

【図１】(a)は本発明の実施の形態1に係わるピーク検出
器の電気配線図 (b)は本発明の実施の形態1に係わるボトム検出器の電気
配線図

【図２】(a)は本発明の実施の形態2に係わるピーク検出
器の電気配線図 (b)は本発明の実施の形態2に係わるボトム検出器の電気
配線図

【図３】(a)は本発明の実施の形態3に係わるピーク検出
器の電気配線図 (b)は本発明の実施の形態3に係わるボトム検出器の電気
配線図

【図４】(a)は本発明の実施の形態4に係わるピーク検出
器の電気配線図 (b)は本発明の実施の形態4に係わるボトム検出器の電気
配線図

【図５】本発明の実施の形態1によるピーク検出器に正
弦波を入力した時の入出力波形図

【図６】本発明の実施の形態1によるボトム検出器に正
弦波を入力した時の入出力波形図

【図７】本発明の実施の形態2によるピーク検出器に振
幅変調した正弦波を入力した時の入出力波形図

【図８】本発明の実施の形態2によるボトム検出器に振
幅変調した正弦波を入力した時の入出力波形図

【図９】(a)は従来例のピーク検出器の電気配線図 (b)は従来例のボトム検出器の電気配線図

【符号の説明】

１Ｖｄｄ２Ｖｓｓ６差動入力部７第１カレントミラー８第２カレントミラー

Claims

【特許請求の範囲】

【請求項１】ソースが互いに接続された第1極性の第1
及び第2トランジスタと、前記第1及び第2トランジスタ
のソースに接続された第1極性の第3トランジスタで構成
された第1定電流源とを備えた差動入力部と、第2極性のトランジスタで構成され、入力部が前記第1ト
ランジスタのドレインに接続され、出力部が前記第2ト
ランジスタのドレインに接続された第1カレントミラー
と、第2極性のトランジスタで構成され、入力部が前記第2ト
ランジスタのドレインに接続され、出力部が前記第1ト
ランジスタのゲートに接続された第2カレントミラー
と、前記第1及び第2カレントミラーの電源端子に接続された
第1電源と、前記第3トランジスタのソースに接続された第2電源と前
記第2カレントミラーの出力部と前記第2電源の間に接続
された容量素子と、を具備し、入力部が前記第2トランジスタのゲートであり、出力部
が前記第2カレントミラーの出力部であり、前記入力部
から入力される入力信号の極大値を検出するピーク検出
器。
【請求項２】前記容量素子と並列に抵抗素子が接続さ
れたことを特徴とする請求項1記載のピーク検出器。
【請求項３】前記出力端子にゲートに所定のバイアス
電圧が与えられた第1極性の第4トランジスタのドレイン
が接続され、前記第2電源に前記第4トランジスタのソー
スが接続されたことを特徴とする請求項1記載のピーク
検出器。
【請求項４】前記第4トンランジスタのソースと前記
第2電源の間に抵抗が接続されたことを特徴とする請求
項3記載のピーク検出器。
【請求項５】ソースが互いに接続された第1極性の第1
及び第2トランジスタと、前記第1及び第2トランジスタ
のソースに接続された第1極性の第3トランジスタで構成
された第1定電流源とを備えた差動入力部と、第2極性のトランジスタで構成され、入力部が前記第1ト
ランジスタのドレインに接続され、出力部が前記第2ト
ランジスタのドレインに接続された第1カレントミラー
と、第2極性のトランジスタで構成され、入力部が前記第2ト
ランジスタのドレインに接続され、出力部が前記第1ト
ランジスタのゲートに接続された第2カレントミラー
と、前記第1及び第2カレントミラーの電源端子に接続された
第1電源と、前記第3トランジスタのソースに接続された第2電源と前
記第2カレントミラーの出力部と前記第2電源の間に接続
された容量素子と、を具備し、入力部が前記第2トランジスタのゲートであり、出力部
が前記第2カレントミラーの出力部であり、前記入力部
から入力される入力信号の極小値を検出するボトム検出
器。
【請求項６】前記容量素子と並列に抵抗素子が接続さ
れたことを特徴とする請求項５記載のボトム検出器。
【請求項７】前記出力端子にゲートに所定のバイアス
電圧が与えられた第1極性の第4トランジスタのドレイン
が接続され、前記第2電源に前記第4トランジスタのソー
スが接続されたことを特徴とする請求項５記載のボトム
検出器。
【請求項８】前記第4トンランジスタのソースと前記
第2電源の間に抵抗が接続されたことを特徴とする請求
項７記載のボトム検出器。