JPS61289723A - 高電圧デイジタル制御信号出力回路 - Google Patents
高電圧デイジタル制御信号出力回路Info
- Publication number
- JPS61289723A JPS61289723A JP60132371A JP13237185A JPS61289723A JP S61289723 A JPS61289723 A JP S61289723A JP 60132371 A JP60132371 A JP 60132371A JP 13237185 A JP13237185 A JP 13237185A JP S61289723 A JPS61289723 A JP S61289723A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal input
- pnp bipolar
- control signal
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプラズマ表示装置の如き大容量負荷の駆動に適
する高電圧ディジタル制御信号出力回路に関する。
する高電圧ディジタル制御信号出力回路に関する。
プラズマ表示装置の工５な大容量負荷を駆動するには高
電圧のディジタル制御信号が必要であるが、この制御信
号は、通常、ＰＮＰバイポーラ・トランジスタとＮチャ
ネル形電界効果トランジスタとを一つの基板上に複合形
成した所謂パイ・モス（Ｂｉ−ＭＯＳ）構造の半導体回
路に工り発生される。これｕＰ、Ｎ２つのチャネル形Ｍ
Ｏ８電界効果トランジスタを翼刃に高耐圧特性をもたせ
て一つの基板上に形成することが困難なことに基因し、
高耐圧のＣ−ＭＯ８＃−導体装置が容易に得られないこ
とによる。従って、Ｐチャネル形に比し。
電圧のディジタル制御信号が必要であるが、この制御信
号は、通常、ＰＮＰバイポーラ・トランジスタとＮチャ
ネル形電界効果トランジスタとを一つの基板上に複合形
成した所謂パイ・モス（Ｂｉ−ＭＯＳ）構造の半導体回
路に工り発生される。これｕＰ、Ｎ２つのチャネル形Ｍ
Ｏ８電界効果トランジスタを翼刃に高耐圧特性をもたせ
て一つの基板上に形成することが困難なことに基因し、
高耐圧のＣ−ＭＯ８＃−導体装置が容易に得られないこ
とによる。従って、Ｐチャネル形に比し。
動作速度、電流容量共に有利なＮチャネル形のものが２
個単備され、その一つにはＰＮＰバイポーラ・トランジ
スタからなる入力段が挿入されブツシュグル回路に構成
されるのが通常である。
個単備され、その一つにはＰＮＰバイポーラ・トランジ
スタからなる入力段が挿入されブツシュグル回路に構成
されるのが通常である。
この場合、ＰＮＰバイポーラ中トランジスタは一般にエ
ミッタ接地とされ、そのベース電位を信号入力待電源か
ら通ずる電流ｖｃよる抵抗の両端電圧によって制御され
て導通し、Ｎチャネル形ＭＯ８ｇ、界効果トランジスタ
のゲートおよびゲート、ソース間に接続されたツェナー
・ダイオードのカンードに電源電位Ｖｏｎｔ−それぞれ
印加してこれを導通せしめる工５機能する。
ミッタ接地とされ、そのベース電位を信号入力待電源か
ら通ずる電流ｖｃよる抵抗の両端電圧によって制御され
て導通し、Ｎチャネル形ＭＯ８ｇ、界効果トランジスタ
のゲートおよびゲート、ソース間に接続されたツェナー
・ダイオードのカンードに電源電位Ｖｏｎｔ−それぞれ
印加してこれを導通せしめる工５機能する。
このプッシュプル回路にに信号入力の極性に応答してＮ
チャネル形ＭＯ８電界効果トランジスタの何れか一つを
導通させ、大きな容量負荷に対する充電または放電作用
を行ない得るので Ｃ−ＭＯ８回路に代わる高電圧のデ
ィジタル制御信号発生回路として用いられている。
チャネル形ＭＯ８電界効果トランジスタの何れか一つを
導通させ、大きな容量負荷に対する充電または放電作用
を行ない得るので Ｃ−ＭＯ８回路に代わる高電圧のデ
ィジタル制御信号発生回路として用いられている。
しかしながら、この従来回路＆！、ＰＮＰバイポーラ・
トランジスタのベース電位制御に抵抗回路を用いるので
、抵抗損失による電力消費が大きく、また、プラズマ表
示装置の如き大容量負荷が必要とする高い駆動電圧を出
力することが容易でないという問題点を有する。
トランジスタのベース電位制御に抵抗回路を用いるので
、抵抗損失による電力消費が大きく、また、プラズマ表
示装置の如き大容量負荷が必要とする高い駆動電圧を出
力することが容易でないという問題点を有する。
本発明の目的に、上記の情況に鑑み、きわめて僅少の消
費電力で大容量負荷を駆動するに充分な高電圧ディジタ
ル制御信号を出力し得る高電圧ディジタル制御信号出力
回路を提供することである。
費電力で大容量負荷を駆動するに充分な高電圧ディジタ
ル制御信号を出力し得る高電圧ディジタル制御信号出力
回路を提供することである。
本発明の高電圧ディジタル制御信号出力回路に、電源の
高圧側おＬび低圧側にエミッタおたびソースをそれぞれ
接続し且つコレクタおよびドレインを互いに接続して前
記電源の両端子間に直列挿入されるＰＮＰバイポーラ・
トランジスタとへチャネル形電界効果トランジスタの直
列回路と、前記ＰＮＰバイポーラ・トランジスタのベー
スとＮチャネル形電界効果トランジスタのゲートとの間
に外部端子の一つを信号入力端子に接続して挿入され前
記信号入力の微分電圧を前記ベースおよびゲートにそれ
ぞれ出力する容量と、前記電源の高圧側に互いのドレイ
ンをまた前記トランジスタ直列回路の回路節点にカンー
ドを接続する複数個のツェナー・ダイオードのアノード
のそれぞれに互いの、ソースをそれぞれ接続して前記Ｐ
ＮＰバイポーラ会トランジスタのコレクタ出力に対する
ダーリントン回路を形成する複数個のＮチャネル形電界
効果トランジスタと、前記電源の低圧側およびダーリン
トン回路の出力端子との間に接続される容量負荷とを含
む。
高圧側おＬび低圧側にエミッタおたびソースをそれぞれ
接続し且つコレクタおよびドレインを互いに接続して前
記電源の両端子間に直列挿入されるＰＮＰバイポーラ・
トランジスタとへチャネル形電界効果トランジスタの直
列回路と、前記ＰＮＰバイポーラ・トランジスタのベー
スとＮチャネル形電界効果トランジスタのゲートとの間
に外部端子の一つを信号入力端子に接続して挿入され前
記信号入力の微分電圧を前記ベースおよびゲートにそれ
ぞれ出力する容量と、前記電源の高圧側に互いのドレイ
ンをまた前記トランジスタ直列回路の回路節点にカンー
ドを接続する複数個のツェナー・ダイオードのアノード
のそれぞれに互いの、ソースをそれぞれ接続して前記Ｐ
ＮＰバイポーラ会トランジスタのコレクタ出力に対する
ダーリントン回路を形成する複数個のＮチャネル形電界
効果トランジスタと、前記電源の低圧側およびダーリン
トン回路の出力端子との間に接続される容量負荷とを含
む。
すなわち２本発明によれば、プツシ瓢プル回路のＰＮＰ
バイポーラ・トランジスタのベース電位を制御する抵抗
回路は容量による微分回路に置換され、また、制御信号
出力回路はダーリントン回路に構成される。
バイポーラ・トランジスタのベース電位を制御する抵抗
回路は容量による微分回路に置換され、また、制御信号
出力回路はダーリントン回路に構成される。
ここで、微分回路の容量は信号入力の立下がりまたは立
上が夛に応答して、同じ工うに立下がりまたは立上がり
の微分電圧をそれぞれ発生し、電源の両端子間ＩＣ［列
接続され九ＰＮＰバイポーラ・トランジスタおＬびＮチ
ャンネル形電界効果トランジスタのベースおよびゲート
の電位をそれぞれ制御する。微分電圧と電源とは電位方
向が完全に一致しているので、信号入力が“１ｍから１
０１に変化したときＰＮＰバイポーラ・トランジスタが
導通し、また％″″Ｏ”から′１″へと変化したときへ
チャネル形電界効果トランジスタが導通する。
上が夛に応答して、同じ工うに立下がりまたは立上がり
の微分電圧をそれぞれ発生し、電源の両端子間ＩＣ［列
接続され九ＰＮＰバイポーラ・トランジスタおＬびＮチ
ャンネル形電界効果トランジスタのベースおよびゲート
の電位をそれぞれ制御する。微分電圧と電源とは電位方
向が完全に一致しているので、信号入力が“１ｍから１
０１に変化したときＰＮＰバイポーラ・トランジスタが
導通し、また％″″Ｏ”から′１″へと変化したときへ
チャネル形電界効果トランジスタが導通する。
従って％ＰＮＰバイポーラートランジスタのコレクタ出
力を入力とする複数個のへチャネル形電界効果トランジ
スタからなるダーリントン回路は、１１８から′″Ｏｍ
ｖｃ０ｍｖｃ変化力に応答し容量負荷を充電して大きな
電荷量を蓄積させ、また、ＰＮＰバイポーラ−トランジ
スタと直列接続されたＮチャネル形電界効果トランジス
タは、“ｏｍから″１”に変化する信号入力に応答して
容量負荷の電荷量を放電せしめる１より動作する。
力を入力とする複数個のへチャネル形電界効果トランジ
スタからなるダーリントン回路は、１１８から′″Ｏｍ
ｖｃ０ｍｖｃ変化力に応答し容量負荷を充電して大きな
電荷量を蓄積させ、また、ＰＮＰバイポーラ−トランジ
スタと直列接続されたＮチャネル形電界効果トランジス
タは、“ｏｍから″１”に変化する信号入力に応答して
容量負荷の電荷量を放電せしめる１より動作する。
すカわち、信号入力の高電圧インノく一夕信号を容量負
荷の両端子間から外部制御信号として出力し得る。以下
図ｔｉｉｌｒｔ参照して本発明の詳細な説明する。
荷の両端子間から外部制御信号として出力し得る。以下
図ｔｉｉｌｒｔ参照して本発明の詳細な説明する。
ＩＥ１図に本発明の一実施例を示す接続回路図である。
本！Ｉ！施例では、電源電位ＶＤＤおよびｖａ６間に直
列接続ねれたＰＮＰバイポーラ拳トランジスタＱｌおよ
びＮチャネル形ＭＯ８電界効果トランジスタＱｓと、外
部端子の一つを信号入力端子ｖｘＮに接続して上記２つ
のトランジスタＱｌオｘ Ｕ Ｑｚのベースおよびゲー
ト間に挿入される容量Ｃ１と、トランジスタＱ１ のコ
レクタにゲート６接続し、トランジスタＱ１．Ｑ−の直
列回路の回路節点Ｐ１にカソードを接続するツェナー・
ダイオードＤＩのアノードにソースを接続するＮチャネ
ル形ＭＯ８電界効果トランジスタＱｓと、トランジスタ
ＱａのソースシＬび回−路節点Ｐ、にカソードｔ−接続
するツェナー・ダイオードＤ＝のアノードにゲートおよ
びソースをそれぞれ接続するＮチャネル形ＭＯ８電界効
果トランジスタＱ４と、トランジスタＱ４のソースに接
続される出力端子Ｖｏｕｔと電源電位Ｖｓｓ端子との間
に接続された容量負荷Ｃ，と金含む。
列接続ねれたＰＮＰバイポーラ拳トランジスタＱｌおよ
びＮチャネル形ＭＯ８電界効果トランジスタＱｓと、外
部端子の一つを信号入力端子ｖｘＮに接続して上記２つ
のトランジスタＱｌオｘ Ｕ Ｑｚのベースおよびゲー
ト間に挿入される容量Ｃ１と、トランジスタＱ１ のコ
レクタにゲート６接続し、トランジスタＱ１．Ｑ−の直
列回路の回路節点Ｐ１にカソードを接続するツェナー・
ダイオードＤＩのアノードにソースを接続するＮチャネ
ル形ＭＯ８電界効果トランジスタＱｓと、トランジスタ
ＱａのソースシＬび回−路節点Ｐ、にカソードｔ−接続
するツェナー・ダイオードＤ＝のアノードにゲートおよ
びソースをそれぞれ接続するＮチャネル形ＭＯ８電界効
果トランジスタＱ４と、トランジスタＱ４のソースに接
続される出力端子Ｖｏｕｔと電源電位Ｖｓｓ端子との間
に接続された容量負荷Ｃ，と金含む。
ここで、２つのＮチャネル形ＭＯ８電界効果トランジス
タＱｓ ｓ Ｑ ａ ｕドレインを互いに電源電位Ｖｐ
ＤＶｃ［続して、所謂ダーリントン回路を形成する。
タＱｓ ｓ Ｑ ａ ｕドレインを互いに電源電位Ｖｐ
ＤＶｃ［続して、所謂ダーリントン回路を形成する。
信号入力端子ｖＩＮｖｃは図示の如き矩形波信号が入力
される。この信号入力が″１”から＠Ｏ’ｖｃ立下がり
変化をすると、このレベル変化に容量Ｃ１で微分され図
示したように同じく立下が９レベルの微分電圧が発生さ
れる。この微分電圧と電源電位■ＤＤ、ｖ■の電位とは
方向が一致しているので、ＰＮＰバイポーラ−トランジ
スタＱ１のベースには深いバイアス電圧がかかる。従っ
て、トランジスタＱｘＨ信号入力のこのレベル変化に応
答して導通し、トランジスタＱ３ のゲート容量を充電
すると共にツェナー・ダイオードＤ、およびＤρカソー
ドに電源電圧ｖＤＤ ’ｅそれぞれ印加せしめるよう動
作する。ここで、トランジスタＱ３がゲートに加わるツ
ェナー・ダイオードＤ１のツェナー電圧で導通すると、
そのソース電位はトランジスタＱ４のゲートに加わり、
同じようにそのゲート容量を充電する。トランジスタＱ
４がこれにより導通すると、容量負荷Ｃ２ｒＬト９’／
シＸ夕Ｑａ、Ｑａのゲート容量の蓄積電荷が消滅するま
での期間にわたり大きな電流で充電され、その蓄積電荷
量を増大させて両端子間に高電圧を発生させ、出力端子
Ｖｏｕｔから＠１ルベルの外部制御信号として出力され
る。
される。この信号入力が″１”から＠Ｏ’ｖｃ立下がり
変化をすると、このレベル変化に容量Ｃ１で微分され図
示したように同じく立下が９レベルの微分電圧が発生さ
れる。この微分電圧と電源電位■ＤＤ、ｖ■の電位とは
方向が一致しているので、ＰＮＰバイポーラ−トランジ
スタＱ１のベースには深いバイアス電圧がかかる。従っ
て、トランジスタＱｘＨ信号入力のこのレベル変化に応
答して導通し、トランジスタＱ３ のゲート容量を充電
すると共にツェナー・ダイオードＤ、およびＤρカソー
ドに電源電圧ｖＤＤ ’ｅそれぞれ印加せしめるよう動
作する。ここで、トランジスタＱ３がゲートに加わるツ
ェナー・ダイオードＤ１のツェナー電圧で導通すると、
そのソース電位はトランジスタＱ４のゲートに加わり、
同じようにそのゲート容量を充電する。トランジスタＱ
４がこれにより導通すると、容量負荷Ｃ２ｒＬト９’／
シＸ夕Ｑａ、Ｑａのゲート容量の蓄積電荷が消滅するま
での期間にわたり大きな電流で充電され、その蓄積電荷
量を増大させて両端子間に高電圧を発生させ、出力端子
Ｖｏｕｔから＠１ルベルの外部制御信号として出力され
る。
ついで信号入力が＠０１から＠ｌ＃に立上が９変化をす
ると、容量Ｃ１による微分電圧も立上がりレベルとなり
トランジスタＱ！が導通状態となる。
ると、容量Ｃ１による微分電圧も立上がりレベルとなり
トランジスタＱ！が導通状態となる。
この導通状態に同じくゲート容量の蓄積電荷により一定
期間保持され、容量負荷Ｃ２の蓄積電荷をツェナー・ダ
イオードＤｘ を介して電源電圧ＶＳＳ（地気）へと放
電せしめる。すなわち、出力端子Ｖｏｕｔから′Ｏｍレ
ベルの外部制御信号として出力される。
期間保持され、容量負荷Ｃ２の蓄積電荷をツェナー・ダ
イオードＤｘ を介して電源電圧ＶＳＳ（地気）へと放
電せしめる。すなわち、出力端子Ｖｏｕｔから′Ｏｍレ
ベルの外部制御信号として出力される。
本実施例回路の実験結果によると、微分回路の容量Ｃ１
の大きさは高々０．１〜ＩＦＦで充分であｔ）−これに
流れる電流も信号入力が１１１．＠０１にレベル変化し
たときの充放電電流のみであるから、はとんど電力消費
を伴わない。また、容量負荷の大きさも、充電電流が大
きくとれるので従来回路と同程度のものでよいので、容
量Ｃ１の大きさが僅少ですむことと相俟って集積回路装
置として容易に形成し得る。
の大きさは高々０．１〜ＩＦＦで充分であｔ）−これに
流れる電流も信号入力が１１１．＠０１にレベル変化し
たときの充放電電流のみであるから、はとんど電力消費
を伴わない。また、容量負荷の大きさも、充電電流が大
きくとれるので従来回路と同程度のものでよいので、容
量Ｃ１の大きさが僅少ですむことと相俟って集積回路装
置として容易に形成し得る。
本発明の効果は従来回路との対比によって一層明らかと
なる。
なる。
ｌ！２図は従来の高圧ディジタル制御信号出力回路の接
続回路図で、第１図と共通する部分はそれぞれ同一符号
を用いて示した。この従来回路でに、信号入力のレベル
変化をプッシェプル回路に導くのＩＣ，２つの抵抗Ｒ１
ｅ Ｒ２と、一つのＮチャネル形市界効果トランジスタ
Ｑｓと、一つのインバータＮとｔ″要しており、合計し
て５つの回路素子が必要とされる。この抵抗Ｒ，ＩＵ信
号入力が″０ｍから”１＃にレベル変化したとき、トラ
ンジスタＱ１のベース、エミッタ間を除くバイアスする
パイアス抵抗であるが、このような回路構成では、信号
入力のレベル変化と共にこの抵抗直列回路ＶＤＤ／（Ｒ
１＋ Ｒｉ ）にほぼ近い電流が流れるので、消費電力
がきわめて大きい。・しかも、集積回路では面積の制約
上１０にΩ程度の抵抗しか得られず、また。
続回路図で、第１図と共通する部分はそれぞれ同一符号
を用いて示した。この従来回路でに、信号入力のレベル
変化をプッシェプル回路に導くのＩＣ，２つの抵抗Ｒ１
ｅ Ｒ２と、一つのＮチャネル形市界効果トランジスタ
Ｑｓと、一つのインバータＮとｔ″要しており、合計し
て５つの回路素子が必要とされる。この抵抗Ｒ，ＩＵ信
号入力が″０ｍから”１＃にレベル変化したとき、トラ
ンジスタＱ１のベース、エミッタ間を除くバイアスする
パイアス抵抗であるが、このような回路構成では、信号
入力のレベル変化と共にこの抵抗直列回路ＶＤＤ／（Ｒ
１＋ Ｒｉ ）にほぼ近い電流が流れるので、消費電力
がきわめて大きい。・しかも、集積回路では面積の制約
上１０にΩ程度の抵抗しか得られず、また。
消費電力は扱う電圧の２乗で急増するので、高圧になる
と消費電力が大きくなり過ぎて用いることカｃｔ！ｆｋ
くなる。また、容量負荷Ｃ２，Ｃ対する充電電流も大き
くとることもできないので、大容量負荷に対する制御回
路としても不適である。
と消費電力が大きくなり過ぎて用いることカｃｔ！ｆｋ
くなる。また、容量負荷Ｃ２，Ｃ対する充電電流も大き
くとることもできないので、大容量負荷に対する制御回
路としても不適である。
以上詳細に説明したＬうに、本発明によれば、きわめて
僅少の消費電力で充分な駆動能力をもつディジタル制御
信号を出力し得る回路を集積回路内に容易に形放し得る
ので、プラズマ表示装置の如き大容量の負荷駆動回路と
して顕著な効果を奏し得る。
僅少の消費電力で充分な駆動能力をもつディジタル制御
信号を出力し得る回路を集積回路内に容易に形放し得る
ので、プラズマ表示装置の如き大容量の負荷駆動回路と
して顕著な効果を奏し得る。
第１図に本発明の一実施例を示す接続回路図。
第２図は従来の高電圧ディジタル制御信号出力回路の接
続回路図である。 Ｑ！・・・・・・ＰＮＰバイポーラ−トランジスタｈ
Ｑｚ〜Ｑ１１・・・・・・Ｎチャネル形宵界効果トラン
ジスタｂｃ１・・・・・・微分回路の容量ｂ Ｃ２・・
・・・・容量負荷、ＤＬ＃ Ｄ２曲”″ツェナーーダイ
オード、Ｐ、、Ｐ、・・・・・・回路節点。 ＶＸＮ・・・・・・信号入力端子ｂ ｖＯｕｔ 町・”
出力端子ｂ ｖＤＤｅＶａＳ・・・・・・電源電位、Ｎ
・・・・・・インバータ＠ Ｒ１＃ Ｒ。 ・・・・・・抵抗。
続回路図である。 Ｑ！・・・・・・ＰＮＰバイポーラ−トランジスタｈ
Ｑｚ〜Ｑ１１・・・・・・Ｎチャネル形宵界効果トラン
ジスタｂｃ１・・・・・・微分回路の容量ｂ Ｃ２・・
・・・・容量負荷、ＤＬ＃ Ｄ２曲”″ツェナーーダイ
オード、Ｐ、、Ｐ、・・・・・・回路節点。 ＶＸＮ・・・・・・信号入力端子ｂ ｖＯｕｔ 町・”
出力端子ｂ ｖＤＤｅＶａＳ・・・・・・電源電位、Ｎ
・・・・・・インバータ＠ Ｒ１＃ Ｒ。 ・・・・・・抵抗。
Claims (1)
- 電源の高圧側および低圧測にエミッタおよびソースをそ
れぞれ接続し且つコレクタおよびドレインを互いに接続
して前記電源の両端子間に直列挿入されるＰＮＰバイポ
ーラ・トランジスタとＮチャネル形電界効果トランジス
タの直列回路と、前記ＰＮＰバイポーラ・トランジスタ
のベースとＮチャネル形電界効果トランジスタのゲート
との間に外部端子の一つを信号入力端子に接続して挿入
され前記信号入力の微分電圧を前記ベースおよびゲート
にそれぞれ出力する容量と、前記電源の高圧側に互いの
ドレインをまた前記トランジスタ直列回路の回路節点に
カソードを接続する複数個のツェナー・ダイオードのア
ノードのそれぞれに互いのソースをそれぞれ接続して前
記ＰＮＰバイポーラ・トランジスタのコレクタ出力に対
するダーリントン回路を形成する複数個のＮチャネル形
電果効果トランジスタと、前記電源の低圧側およびダー
リントン回路の出力端子との間に接続される容量負荷と
を含むことを特徴とする高電圧ディジタル制御信号出力
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132371A JPS61289723A (ja) | 1985-06-18 | 1985-06-18 | 高電圧デイジタル制御信号出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60132371A JPS61289723A (ja) | 1985-06-18 | 1985-06-18 | 高電圧デイジタル制御信号出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61289723A true JPS61289723A (ja) | 1986-12-19 |
Family
ID=15079805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60132371A Pending JPS61289723A (ja) | 1985-06-18 | 1985-06-18 | 高電圧デイジタル制御信号出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61289723A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948994A (en) * | 1987-10-09 | 1990-08-14 | Hitachi, Ltd. | Semiconductor circuit for driving the base of a bipolar transistor |
| EP0555648A2 (de) * | 1992-01-16 | 1993-08-18 | Kopp Ag Heinrich | Schaltungsanordnung zum Ansteuern von feldgesteuerten Leistungsschaltern |
| KR100465510B1 (ko) * | 2002-09-09 | 2005-01-13 | 주식회사 엘리아테크 | 유기 전계 발광 표시패널의 전압 구동회로 |
| US8432145B2 (en) * | 2005-02-02 | 2013-04-30 | International Rectifier Corporation | Voltage supply circuit including a III-nitride based power semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5179546A (ja) * | 1975-01-06 | 1976-07-10 | Hitachi Ltd | |
| JPS5239354A (en) * | 1975-09-23 | 1977-03-26 | Toshiba Corp | Drive circuit |
-
1985
- 1985-06-18 JP JP60132371A patent/JPS61289723A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5179546A (ja) * | 1975-01-06 | 1976-07-10 | Hitachi Ltd | |
| JPS5239354A (en) * | 1975-09-23 | 1977-03-26 | Toshiba Corp | Drive circuit |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4948994A (en) * | 1987-10-09 | 1990-08-14 | Hitachi, Ltd. | Semiconductor circuit for driving the base of a bipolar transistor |
| EP0555648A2 (de) * | 1992-01-16 | 1993-08-18 | Kopp Ag Heinrich | Schaltungsanordnung zum Ansteuern von feldgesteuerten Leistungsschaltern |
| EP0555648A3 (en) * | 1992-01-16 | 1994-09-28 | Kopp Heinrich Ag | Circuit for controlling field-controlled power switches |
| KR100465510B1 (ko) * | 2002-09-09 | 2005-01-13 | 주식회사 엘리아테크 | 유기 전계 발광 표시패널의 전압 구동회로 |
| US8432145B2 (en) * | 2005-02-02 | 2013-04-30 | International Rectifier Corporation | Voltage supply circuit including a III-nitride based power semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6605993B2 (en) | Operational amplifier circuit | |
| US5177378A (en) | Source-coupled FET logic circuit | |
| JP2869791B2 (ja) | 半導体集積回路装置およびそれを応用した電子装置 | |
| US4573020A (en) | Fully differential operational amplifier with D.C. common-mode feedback | |
| EP0193901B1 (en) | Comparator circuit having improved output characteristics | |
| JP3148070B2 (ja) | 電圧変換回路 | |
| JPS61289723A (ja) | 高電圧デイジタル制御信号出力回路 | |
| CN100495927C (zh) | 数字·模拟转换电路 | |
| EP0175853B1 (en) | Rectifier circuit | |
| US5426382A (en) | Complementary logic recovered energy circuit | |
| US4435656A (en) | Phase inverter circuit | |
| JPH0232719B2 (ja) | ||
| JP2508501B2 (ja) | クロツクドライバ | |
| JPH0545092B2 (ja) | ||
| JPH0213980Y2 (ja) | ||
| KR20220125037A (ko) | 슬루율이 향상되는 증폭기 | |
| JPS61120978A (ja) | デジタル信号発生装置 | |
| KR20220125036A (ko) | 슬루율이 향상되고 출력단의 쇼트 전류를 최소로 하는 증폭기 | |
| JPH09288132A (ja) | ピーク検出器およびボトム検出器 | |
| JPH03293813A (ja) | 半導体集積回路 | |
| JPH02150121A (ja) | レベル変換回路 | |
| JP2585128Y2 (ja) | 半導体集積回路 | |
| JPS61150415A (ja) | プツシユプル出力集積回路 | |
| JPS6118219A (ja) | レベル変換回路 | |
| JPS6374215A (ja) | 論理回路 |