JPH0213980Y2 - - Google Patents
Info
- Publication number
- JPH0213980Y2 JPH0213980Y2 JP1982165435U JP16543582U JPH0213980Y2 JP H0213980 Y2 JPH0213980 Y2 JP H0213980Y2 JP 1982165435 U JP1982165435 U JP 1982165435U JP 16543582 U JP16543582 U JP 16543582U JP H0213980 Y2 JPH0213980 Y2 JP H0213980Y2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- capacitor
- transistors
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 38
- 238000006243 chemical reaction Methods 0.000 claims description 18
- 238000010586 diagram Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】
本考案は、電流一周波数変換回路などの前に接
続され、電圧や電流の形のアナログ入力を電流に
変換するアナログー電流変換回路の改良に関する
ものである。
続され、電圧や電流の形のアナログ入力を電流に
変換するアナログー電流変換回路の改良に関する
ものである。
第１図に従来のアナログー電流変換回路１及び
電流一周波数変換回路２を示す。これらの回路
１，２は電子式電力量計に用いられているもので
ある。アナログー電流変換回路１は、演算増幅器
３、抵抗４、コンデンサ５及びトランジスタ６か
ら成り、入力端子７から入力するアナログ電圧
Exをそれに比例した電流I3に変換する。電流一
周波数変換回路２は、基準コンデンサ８、スイツ
チ９、周波数出力回路１０及びスイツチ駆動回路
１１から成る。−Ｅは負の電源電圧、１２は周波
数が出力される出力端子である。電流I3は基準
コンデンサ８を充電し、その充電電圧が或る基準
電圧、例えば零電圧に達すると、周波数出力回路
１０はスイツチ９をオンさせることにより基準コ
ンデンサ８の電荷を放電させると共に、１パルス
を出力端子１２から出力する。この動作が繰り返
されることによつて、電流I3に比例した周波数
のパルスが得られる。
電流一周波数変換回路２を示す。これらの回路
１，２は電子式電力量計に用いられているもので
ある。アナログー電流変換回路１は、演算増幅器
３、抵抗４、コンデンサ５及びトランジスタ６か
ら成り、入力端子７から入力するアナログ電圧
Exをそれに比例した電流I3に変換する。電流一
周波数変換回路２は、基準コンデンサ８、スイツ
チ９、周波数出力回路１０及びスイツチ駆動回路
１１から成る。−Ｅは負の電源電圧、１２は周波
数が出力される出力端子である。電流I3は基準
コンデンサ８を充電し、その充電電圧が或る基準
電圧、例えば零電圧に達すると、周波数出力回路
１０はスイツチ９をオンさせることにより基準コ
ンデンサ８の電荷を放電させると共に、１パルス
を出力端子１２から出力する。この動作が繰り返
されることによつて、電流I3に比例した周波数
のパルスが得られる。
第１図の回路において、トランジスタ６の出力
インピーダンスは数MΩの高抵抗になるので、電
流一周波数変換回路２の入力インピーダンスの如
何に拘らず、電流I3を一定にすることができる。
しかし、トランジスタ一段ではその電流増幅率の
不足から、トランジスタ６のエミツタ・ベース間
に流れる電流I2が入力電流I1に対して無視できな
くなり、電流I3は微小入力時には大きなマイナス
誤差を生じる。その対策として、トランジスタを
ダーリントン接続して、電流増幅率を大きくする
方法が特公昭57−44145号公報に示されている。
この方法を用いた回路を第２図に示す。pnp形の
トランジスタ１３とnpn形のトランジスタ１４と
がダーリントン接続されている。
インピーダンスは数MΩの高抵抗になるので、電
流一周波数変換回路２の入力インピーダンスの如
何に拘らず、電流I3を一定にすることができる。
しかし、トランジスタ一段ではその電流増幅率の
不足から、トランジスタ６のエミツタ・ベース間
に流れる電流I2が入力電流I1に対して無視できな
くなり、電流I3は微小入力時には大きなマイナス
誤差を生じる。その対策として、トランジスタを
ダーリントン接続して、電流増幅率を大きくする
方法が特公昭57−44145号公報に示されている。
この方法を用いた回路を第２図に示す。pnp形の
トランジスタ１３とnpn形のトランジスタ１４と
がダーリントン接続されている。
ところが、第２図の回路において、スイツチ９
のオンにより基準コンデンサ８の充電電圧が急激
に変化するので、トランジスタ１３，１４から成
るダーリントン回路はその動きに追従できず、瞬
間的にオフ状態になる。したがつて、このような
回路の周波数変換特性は良くない。第２図のダー
リントン回路の動作を第３図及び第４図により説
明する。第２図の演算増幅器３、抵抗４及びコン
デンサ５は等価的に定電流源１５で表されてい
る。１６，１７は、トランジスタ１３，１４のコ
レクタ出力容量である。
のオンにより基準コンデンサ８の充電電圧が急激
に変化するので、トランジスタ１３，１４から成
るダーリントン回路はその動きに追従できず、瞬
間的にオフ状態になる。したがつて、このような
回路の周波数変換特性は良くない。第２図のダー
リントン回路の動作を第３図及び第４図により説
明する。第２図の演算増幅器３、抵抗４及びコン
デンサ５は等価的に定電流源１５で表されてい
る。１６，１７は、トランジスタ１３，１４のコ
レクタ出力容量である。
スイツチ９がオンすると、基準コンデンサ８は
急激に放電し、トランジスタ１４のエミツタ電
位、即ちＡ点の電位は期間Taで急激に低下し、
それに伴つてトランジスタ１３のコレクタ電位も
急変する。そのため、コレクタ出力容量１６，１
７によりトランジスタ１３，１４のベース側に充
電電流が期間Taの間、流れる。トランジスタ１
４はこの充電電流で十分動作するので、トランジ
スタ１３からのコレクタ電流を必要としなくな
り、トランジスタ１３は、コレクタ出力容量１
６，１７への充電が行わている期間Ta、オフ状
態となる。コレクタ出力容量１６，１７への充電
が終了してから、トランジスタ１３はトランジス
タ特有の遅延時間Tbをもつた後、正常動作に復
帰する。したがつて、この間、トランジスタ１４
のベース電流の供給が止まり、ダーリントン回路
はオフ状態となる。基準コンデンサ８の放電時間
は、T1であるのに、T2となつて表れるため、基
準コンデンサ８の充放電の一周期に対する時間
T2の比率が無視できないものとなり、周波数の
誤差要因となる。
急激に放電し、トランジスタ１４のエミツタ電
位、即ちＡ点の電位は期間Taで急激に低下し、
それに伴つてトランジスタ１３のコレクタ電位も
急変する。そのため、コレクタ出力容量１６，１
７によりトランジスタ１３，１４のベース側に充
電電流が期間Taの間、流れる。トランジスタ１
４はこの充電電流で十分動作するので、トランジ
スタ１３からのコレクタ電流を必要としなくな
り、トランジスタ１３は、コレクタ出力容量１
６，１７への充電が行わている期間Ta、オフ状
態となる。コレクタ出力容量１６，１７への充電
が終了してから、トランジスタ１３はトランジス
タ特有の遅延時間Tbをもつた後、正常動作に復
帰する。したがつて、この間、トランジスタ１４
のベース電流の供給が止まり、ダーリントン回路
はオフ状態となる。基準コンデンサ８の放電時間
は、T1であるのに、T2となつて表れるため、基
準コンデンサ８の充放電の一周期に対する時間
T2の比率が無視できないものとなり、周波数の
誤差要因となる。
前記特公昭57−44145号公報では、第２図に示
されるように、ダーリントン回路の出力側に補償
用コンデンサ１８を接続することにより、前記誤
差要因を除くようにしている。しかし、補償用コ
ンデンサ１８の補償電荷量は基準コンデンサ８の
放電時間及び補償用コンデンサ１８の容量に依存
しているために、周囲温度変化などにより基準コ
ンデンサ８の放電時間T1が変化すると、補償量
の変化をきたし、大幅な特性悪化となる。
されるように、ダーリントン回路の出力側に補償
用コンデンサ１８を接続することにより、前記誤
差要因を除くようにしている。しかし、補償用コ
ンデンサ１８の補償電荷量は基準コンデンサ８の
放電時間及び補償用コンデンサ１８の容量に依存
しているために、周囲温度変化などにより基準コ
ンデンサ８の放電時間T1が変化すると、補償量
の変化をきたし、大幅な特性悪化となる。
本考案の目的は、上述した問題点を解決し、出
力側の電位変動に対し、ダーリントン回路のオフ
状態を生じないアナログー電流変換回路を提供す
ることである。
力側の電位変動に対し、ダーリントン回路のオフ
状態を生じないアナログー電流変換回路を提供す
ることである。
この目的を達成するために、本考案は、ダーリ
ントン接続された複数のトランジスタのすべての
エミツタ・ベース間回路を直列に接続すると共
に、すべてのコレクタを共通に接続し、初段以外
の各トランジスタのエミツタに、不足するエミツ
タ電流を供給するコンデンサをそれぞれ接続し、
以て、電流負荷として接続されたコンデンサの電
圧が放電により急激に降下する過渡期間に、不足
するエミツタ電流をコンデンサから初段以外のト
ランジスタに供給して、オン状態を保持させるよ
うにしたことを特徴とする。
ントン接続された複数のトランジスタのすべての
エミツタ・ベース間回路を直列に接続すると共
に、すべてのコレクタを共通に接続し、初段以外
の各トランジスタのエミツタに、不足するエミツ
タ電流を供給するコンデンサをそれぞれ接続し、
以て、電流負荷として接続されたコンデンサの電
圧が放電により急激に降下する過渡期間に、不足
するエミツタ電流をコンデンサから初段以外のト
ランジスタに供給して、オン状態を保持させるよ
うにしたことを特徴とする。
以下、本考案を図示の実施例に基づいて詳細に
説明する。
説明する。
第５図は本考案の一実施例を示す。第２図と同
様な部分は同一符号にて示す。二つのpnp形のト
ランジスタ１９，２０が、コレクタを共通に接続
されて、ダーリントン回路を構成する。初段のト
ランジスタ２０は入力電流I1を取り込む。二段目
（最終段）のトランジスタ１９のエミツタ・ベー
ス間には、不足するエミツタ電流を供給する微小
容量のコンデンサ２１が接続される。
様な部分は同一符号にて示す。二つのpnp形のト
ランジスタ１９，２０が、コレクタを共通に接続
されて、ダーリントン回路を構成する。初段のト
ランジスタ２０は入力電流I1を取り込む。二段目
（最終段）のトランジスタ１９のエミツタ・ベー
ス間には、不足するエミツタ電流を供給する微小
容量のコンデンサ２１が接続される。
トランジスタ１９，２０から成るダーリントン
回路の動作を第６図及び第７図により説明する。
２２，２３はトランジスタ１９，２０のコレクタ
出力容量である。
回路の動作を第６図及び第７図により説明する。
２２，２３はトランジスタ１９，２０のコレクタ
出力容量である。
スイツチ９がオンすると、基準コンデンサ８は
急激に放電し、トランジスタ１９，２０のコレク
タ電位、即ちＡ点の電位は期間Taで急激に低下
する。そのため、コレクタ出力容量２２，２３に
よりトランジスタ１９，２０のベース側からコレ
クタ側に充電電流が期間Taの間、流れる。コン
デンサ２１がない場合には、トランジスタ１９の
エミツタ電流が不足し、オフ状態になるが、不足
するエミツタ電流はコンデンサ２１から供給され
るので、オフ状態にはならない。したがつて、ト
ランジスタ２０もオフ状態にはならず、基準コン
デンサ８の放電時間T1の経過後、直ちに基準コ
ンデンサ８の充電がはじまる。それ故、補償用コ
ンデンサ１８は不要となり、また、コンデンサ２
１によるエミツタ電流不足分供給電流は期間Ta
に流れるのみで、基準コンデンサ８の充電電流レ
ベルには影響を及ぼさないので、放電時間T1の
変化による影響を少なくすることができる。
急激に放電し、トランジスタ１９，２０のコレク
タ電位、即ちＡ点の電位は期間Taで急激に低下
する。そのため、コレクタ出力容量２２，２３に
よりトランジスタ１９，２０のベース側からコレ
クタ側に充電電流が期間Taの間、流れる。コン
デンサ２１がない場合には、トランジスタ１９の
エミツタ電流が不足し、オフ状態になるが、不足
するエミツタ電流はコンデンサ２１から供給され
るので、オフ状態にはならない。したがつて、ト
ランジスタ２０もオフ状態にはならず、基準コン
デンサ８の放電時間T1の経過後、直ちに基準コ
ンデンサ８の充電がはじまる。それ故、補償用コ
ンデンサ１８は不要となり、また、コンデンサ２
１によるエミツタ電流不足分供給電流は期間Ta
に流れるのみで、基準コンデンサ８の充電電流レ
ベルには影響を及ぼさないので、放電時間T1の
変化による影響を少なくすることができる。
第８図は本考案のより具体的な実施例を示す。
電流一周波数変換回路２は、特公昭57−44145号
公報などにより既に公知の回路である。その動作
を簡単に説明すれば、基準コンデンサ８の充電電
圧がトランジスタ２４のベース・エミツタ間電圧
を上まわると、コレクタ電流が流れはじめ、帰還
結合トランス２５の正帰還作用によつてトランジ
スタ２４がオンし、瞬間的に帰還結合トランス２
５の二次帰還電圧がトランジスタ２４のベース・
エミツタを通つて基準コンデンサ８を逆充電し、
それによりトランジスタ２４を直ちにオフする。
トランジスタ２４のオンオフにより電流I3に比例
した周波数のパルスが帰還結合トランス２５の
二次側から出力される。２６〜２９は抵抗、３０
〜３２はダイオード、３３はゼナーダイオードで
ある。
電流一周波数変換回路２は、特公昭57−44145号
公報などにより既に公知の回路である。その動作
を簡単に説明すれば、基準コンデンサ８の充電電
圧がトランジスタ２４のベース・エミツタ間電圧
を上まわると、コレクタ電流が流れはじめ、帰還
結合トランス２５の正帰還作用によつてトランジ
スタ２４がオンし、瞬間的に帰還結合トランス２
５の二次帰還電圧がトランジスタ２４のベース・
エミツタを通つて基準コンデンサ８を逆充電し、
それによりトランジスタ２４を直ちにオフする。
トランジスタ２４のオンオフにより電流I3に比例
した周波数のパルスが帰還結合トランス２５の
二次側から出力される。２６〜２９は抵抗、３０
〜３２はダイオード、３３はゼナーダイオードで
ある。
図示実施例では、ダーリントン回路はトランジ
スタ二段であるが、三段以上にすることもでき
る。その場合には、初段以外の各トランジスタの
エミツタと最終段のトランジスタのベースとの間
にそれぞれコンデンサを接続してもよいし、初段
以外の各トランジスタのエミツタ・ベース間にそ
れぞれコンデンサを接続してもよい。
スタ二段であるが、三段以上にすることもでき
る。その場合には、初段以外の各トランジスタの
エミツタと最終段のトランジスタのベースとの間
にそれぞれコンデンサを接続してもよいし、初段
以外の各トランジスタのエミツタ・ベース間にそ
れぞれコンデンサを接続してもよい。
トランジスタ１９，２０はpnp形であるが、
npn形を用いることもできる。その場合には、入
力端子７には負のアナログ電圧−Exを与え、負
の電源電圧−Ｅの代わりに正の電源電圧＋Ｅを用
いる。
npn形を用いることもできる。その場合には、入
力端子７には負のアナログ電圧−Exを与え、負
の電源電圧−Ｅの代わりに正の電源電圧＋Ｅを用
いる。
演算増幅器３は必ずしも必要ではなく、コンデ
ンサ５と共に省くことができる。また、アナログ
入力は電圧には限らず、電流でもよい。その場合
には、抵抗４は不要になる。
ンサ５と共に省くことができる。また、アナログ
入力は電圧には限らず、電流でもよい。その場合
には、抵抗４は不要になる。
以上説明したように、本考案によれば、ダーリ
ントン接続された複数のトランジスタのすべての
エミツタ・ベース間回路を直列に接続すると共
に、すべてのコレクタを共通に接続し、初段以外
の各トランジスタのエミツタに、不足するエミツ
タ電流を供給するコンデンサをそれぞれ接続し、
以て、電流負荷として接続されたコンデンサの電
圧が放電により急激に降下する過渡期間に、不足
するエミツタ電流をコンデンサから初段以外のト
ランジスタに供給して、オン状態を保持させるよ
うにしたから、電流負荷であるコンデンサの急激
な電圧降下に対し、ダーリントン回路のオフ状態
を生じないようにすることができる。そして、複
数のトランジスタのすべてのエミツタ・ベース間
回路を直列に接続すると共に、すべてのコレクタ
を共通に接続することにより、同一タイプのトラ
ンジスタ（例えばpnp形）でダーリントン回路を
構成したので、全体としての電流増幅率を大きく
することができ、そのため、アナログー電流変換
回路の入力に対する出力の誤差を無視できる程小
さくすることができる。
ントン接続された複数のトランジスタのすべての
エミツタ・ベース間回路を直列に接続すると共
に、すべてのコレクタを共通に接続し、初段以外
の各トランジスタのエミツタに、不足するエミツ
タ電流を供給するコンデンサをそれぞれ接続し、
以て、電流負荷として接続されたコンデンサの電
圧が放電により急激に降下する過渡期間に、不足
するエミツタ電流をコンデンサから初段以外のト
ランジスタに供給して、オン状態を保持させるよ
うにしたから、電流負荷であるコンデンサの急激
な電圧降下に対し、ダーリントン回路のオフ状態
を生じないようにすることができる。そして、複
数のトランジスタのすべてのエミツタ・ベース間
回路を直列に接続すると共に、すべてのコレクタ
を共通に接続することにより、同一タイプのトラ
ンジスタ（例えばpnp形）でダーリントン回路を
構成したので、全体としての電流増幅率を大きく
することができ、そのため、アナログー電流変換
回路の入力に対する出力の誤差を無視できる程小
さくすることができる。
第１図及び第２図は従来のアナログー電流変換
回路及び電流一周波数変換回路を示す回路図、第
３図は第２図の等価回路を示す図、第４図は第３
図のＡ点の電位を示すタイムチヤート、第５図は
本考案の一実施例を示す回路図、第６図は第５図
の等価回路を示す図、第７図は第６図のＡ点の電
位を示すタイムチヤート、第８図は本考案のより
具体的な実施例を示す回路図である。 １……アナログー電流変換回路、２……電流一
周波数変換回路、７……入力端子、１９，２０…
…トランジスタ、２１……コンデンサ、２２，２
３……コレクタ出力容量。
回路及び電流一周波数変換回路を示す回路図、第
３図は第２図の等価回路を示す図、第４図は第３
図のＡ点の電位を示すタイムチヤート、第５図は
本考案の一実施例を示す回路図、第６図は第５図
の等価回路を示す図、第７図は第６図のＡ点の電
位を示すタイムチヤート、第８図は本考案のより
具体的な実施例を示す回路図である。 １……アナログー電流変換回路、２……電流一
周波数変換回路、７……入力端子、１９，２０…
…トランジスタ、２１……コンデンサ、２２，２
３……コレクタ出力容量。
Claims (1)
- ダーリントン接続された複数のトランジスタを
備え、所定電圧に充電された際に放電により電圧
が急激に降下するコンデンサが、電流負荷として
接続されたアナログー電流変換回路において、前
記複数のトランジスタのすべてのエミツタ・ベー
ス間回路を直列に接続すると共に、すべてのコレ
クタを共通に接続し、初段以外の各トランジスタ
のエミツタに、不足するエミツタ電流を供給する
コンデンサをそれぞれ接続したことを特徴とする
アナログー電流変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16543582U JPS5968264U (ja) | 1982-10-30 | 1982-10-30 | アナログ−電流変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16543582U JPS5968264U (ja) | 1982-10-30 | 1982-10-30 | アナログ−電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5968264U JPS5968264U (ja) | 1984-05-09 |
| JPH0213980Y2 true JPH0213980Y2 (ja) | 1990-04-17 |
Family
ID=30362444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16543582U Granted JPS5968264U (ja) | 1982-10-30 | 1982-10-30 | アナログ−電流変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5968264U (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744145A (en) * | 1980-08-29 | 1982-03-12 | Mitsubishi Electric Corp | Radiaton sensitive positive type resist composition and its solution |
-
1982
- 1982-10-30 JP JP16543582U patent/JPS5968264U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5744145A (en) * | 1980-08-29 | 1982-03-12 | Mitsubishi Electric Corp | Radiaton sensitive positive type resist composition and its solution |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5968264U (ja) | 1984-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0213980Y2 (ja) | ||
| JPS6159566B2 (ja) | ||
| JPH09294025A (ja) | 容量結合回路 | |
| JPS58501400A (ja) | 精密差動型弛張発振器回路 | |
| JP2861300B2 (ja) | Ｍｎｔｌ型半導体集積回路装置 | |
| JP3180188B2 (ja) | 蓄電池充電回路および電池充電装置 | |
| JP3036756B2 (ja) | 発振回路 | |
| JP3380604B2 (ja) | 駆動回路 | |
| JPH03156967A (ja) | 出力回路 | |
| JPH02690Y2 (ja) | ||
| JPS61289723A (ja) | 高電圧デイジタル制御信号出力回路 | |
| JP2796866B2 (ja) | チャージポンプ回路 | |
| JP2545730Y2 (ja) | Ｉｃインターフェース回路 | |
| JPS626732Y2 (ja) | ||
| JP2841401B2 (ja) | 電流スイッチ回路 | |
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| JP3327938B2 (ja) | 半導体集積回路 | |
| JPS6243367B2 (ja) | ||
| JPS5921531Y2 (ja) | 直接結合増幅器のミユ−テイング回路 | |
| JPS6215958B2 (ja) | ||
| JPH066598Y2 (ja) | 負帰還増幅回路 | |
| JPS6258566B2 (ja) | ||
| JPH02260914A (ja) | 半導体集積回路 | |
| JPH02130022A (ja) | レベル変換回路 | |
| JPH0191520A (ja) | 電荷ポンプ回路 |