JP2841401B2 - 電流スイッチ回路 - Google Patents
電流スイッチ回路Info
- Publication number
- JP2841401B2 JP2841401B2 JP63313427A JP31342788A JP2841401B2 JP 2841401 B2 JP2841401 B2 JP 2841401B2 JP 63313427 A JP63313427 A JP 63313427A JP 31342788 A JP31342788 A JP 31342788A JP 2841401 B2 JP2841401 B2 JP 2841401B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- circuit
- constant current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は高速度の電流スイッチ回路に関するものであ
る。
る。
従来の技術 従来、この種の電流スイッチ回路は、第７図に示すよ
うな構成であった。第７図において、一対をなすトラン
ジスタ回路１の第１のトランジスタQ1のベースには一定
電圧が印加され、第２のトランジスタQ2のベースには第
３のトランジスタQ3から抵抗R2を通して駆動信号が印加
され、そして、トランジスタQ1,Q2のエミッタは共通に
接続されるとともに、トランジスタQ4,抵抗R1、一定電
圧源から成る第１の定電流回路２に接続され、第１のト
ランジスタQ1のコレクタから出力電流Ioutをとりだして
いる。
うな構成であった。第７図において、一対をなすトラン
ジスタ回路１の第１のトランジスタQ1のベースには一定
電圧が印加され、第２のトランジスタQ2のベースには第
３のトランジスタQ3から抵抗R2を通して駆動信号が印加
され、そして、トランジスタQ1,Q2のエミッタは共通に
接続されるとともに、トランジスタQ4,抵抗R1、一定電
圧源から成る第１の定電流回路２に接続され、第１のト
ランジスタQ1のコレクタから出力電流Ioutをとりだして
いる。
以下にその動作について説明する。第１の定電流回路
で発生した電流は、一対をなすトランジスタQ1,Q2のう
ちトランジスタQ1がONの時のみ電流出力端子Ioutに出力
される。第７図の従来例の場合、入力VinがLowの時第２
のトランジスタQ2はOFF、第１のトランジスタQ2はONと
なり、定電流が出力される。
で発生した電流は、一対をなすトランジスタQ1,Q2のう
ちトランジスタQ1がONの時のみ電流出力端子Ioutに出力
される。第７図の従来例の場合、入力VinがLowの時第２
のトランジスタQ2はOFF、第１のトランジスタQ2はONと
なり、定電流が出力される。
このような従来回路では、電流出力をスイッチするト
ランジスタQ1の電流増幅率hfeの変化によりその出力は
変化する。これは、D/Aコンバータのような精度の高い
電流をスイッチする時は無視できなくなるなど大きな欠
点を持っていた。
ランジスタQ1の電流増幅率hfeの変化によりその出力は
変化する。これは、D/Aコンバータのような精度の高い
電流をスイッチする時は無視できなくなるなど大きな欠
点を持っていた。
発明が解決しようとする課題 この問題点を解決するために本発明は、定電流源をス
イッチングする第１、第２のトランジスタの第１のトラ
ンジスタについてはベースとコレクタを共通に接続した
ダイオード構成として出力電流を取り出し、第２のトラ
ンジスタに第３のトランジスタから駆動信号を印加する
とともに、この第２のトランジスタのベースには第２の
定電流回路を接続したものである。
イッチングする第１、第２のトランジスタの第１のトラ
ンジスタについてはベースとコレクタを共通に接続した
ダイオード構成として出力電流を取り出し、第２のトラ
ンジスタに第３のトランジスタから駆動信号を印加する
とともに、この第２のトランジスタのベースには第２の
定電流回路を接続したものである。
作 用 この構成により、高速でトランジスタ特性の影響を受
けない電流スイッチ回路とすることができる。
けない電流スイッチ回路とすることができる。
実施例 第１図は本発明の一実施例による電流スイッチ回路の
構成を示す図で、ベースとコレクタが接続された第１の
トランジスタQ11と、第１のトランジスタQ11と一対をな
す第２のトランジスタQ12トランジスタ回路11を構成し
ている。トランジスタ回路11を構成する２つのトランジ
スタQ11,Q12はエミッタは共通に接続されて、トランジ
スタQ4、電圧源vref、抵抗R1より構成される第１の定電
流回路２に接続され、第２のトランジスタQ12のベース
には、第３のトランジスタQ3による駆動信号が抵抗R2を
介して印加されている。第１の定電流回路２で発生した
定電流は、トランジスタ回路１を構成する第１のトラン
ジスタQ11のコレクタから電流出力端子Ioutより取り出
す。第１図の実施例では、駆動信号は入力信号端子Vin
の信号でトランジスタQ3、抵抗R2を介してトランジスタ
Q12に印加される。
構成を示す図で、ベースとコレクタが接続された第１の
トランジスタQ11と、第１のトランジスタQ11と一対をな
す第２のトランジスタQ12トランジスタ回路11を構成し
ている。トランジスタ回路11を構成する２つのトランジ
スタQ11,Q12はエミッタは共通に接続されて、トランジ
スタQ4、電圧源vref、抵抗R1より構成される第１の定電
流回路２に接続され、第２のトランジスタQ12のベース
には、第３のトランジスタQ3による駆動信号が抵抗R2を
介して印加されている。第１の定電流回路２で発生した
定電流は、トランジスタ回路１を構成する第１のトラン
ジスタQ11のコレクタから電流出力端子Ioutより取り出
す。第１図の実施例では、駆動信号は入力信号端子Vin
の信号でトランジスタQ3、抵抗R2を介してトランジスタ
Q12に印加される。
トランジスタ回路11の２つのトランジスタQ11,Q12の
スイッチ動作を確実にするため、バイアス電圧V2及び抵
抗R3が接続されている。
スイッチ動作を確実にするため、バイアス電圧V2及び抵
抗R3が接続されている。
次に第１図に示すスイッチ回路の精度について説明す
る。トランジスタ回路11の第２のトランジスタQ12がoff
の時、第１のトランジスタQ11はonとなり、第１の定電
流回路２で発生させた定電流は第１のトランジスタQ11
より電流出力端子Ioutに出力される。本発明のスイッチ
回路では第１のトランジスタQ11のコレクタとベースは
接続されており、ダイオード動作がする。従って出力電
流Ioutは、第１の定電流回路２で発生した電流値と完全
に一致する。第７図に示した従来の回路の場合、第１の
トランジスタQ11は通常のトランジスタ動作であり、ト
ランジスタ特性、特に電流増幅率Hfeの変化が出力電流
の精度に直接影響する。今、1mAの電流をスイッチする
場合について、電流増幅率Hfe変化の影響を説明する。
電流増幅率Hfe＝100のトランジスタを第７図に示す従来
の回路でスイッチし、そのHfeが僅か１％変化したとす
ると、出力電流Ioutの変化△Ioutは次式で示される。
る。トランジスタ回路11の第２のトランジスタQ12がoff
の時、第１のトランジスタQ11はonとなり、第１の定電
流回路２で発生させた定電流は第１のトランジスタQ11
より電流出力端子Ioutに出力される。本発明のスイッチ
回路では第１のトランジスタQ11のコレクタとベースは
接続されており、ダイオード動作がする。従って出力電
流Ioutは、第１の定電流回路２で発生した電流値と完全
に一致する。第７図に示した従来の回路の場合、第１の
トランジスタQ11は通常のトランジスタ動作であり、ト
ランジスタ特性、特に電流増幅率Hfeの変化が出力電流
の精度に直接影響する。今、1mAの電流をスイッチする
場合について、電流増幅率Hfe変化の影響を説明する。
電流増幅率Hfe＝100のトランジスタを第７図に示す従来
の回路でスイッチし、そのHfeが僅か１％変化したとす
ると、出力電流Ioutの変化△Ioutは次式で示される。
△Iout＝（1mA/Hfe）×△Hfe＝（1mA/100）×0.01＝1/104mA 一方、電流の精度を14ビットD/Aコンバータ精度とす
ると、求められる電流精度は1LSB精度＝1/214＝1/16384
mAとなり、上で算出した電流増幅率Hfeの変化に伴う精
度変動よりも厳しい値となっている。第１図に示す本発
明の実施例は、第１のトランジスタQ11がダイオード動
作となるため、電流増幅率Hfeの変化の影響を全く受け
ず、第１の定電流回路２の定電流をそのまま電流出力端
子Ioutに出力する。
ると、求められる電流精度は1LSB精度＝1/214＝1/16384
mAとなり、上で算出した電流増幅率Hfeの変化に伴う精
度変動よりも厳しい値となっている。第１図に示す本発
明の実施例は、第１のトランジスタQ11がダイオード動
作となるため、電流増幅率Hfeの変化の影響を全く受け
ず、第１の定電流回路２の定電流をそのまま電流出力端
子Ioutに出力する。
本発明の他の実施例について第２図により説明する。
第２図の実施例では、第３のトランジスタQ3からの駆動
信号が第２のトランジスタQ12のベースに接続され、か
つ第２のトランジスタQ12のベースには第２の定電流回
路３が接続されている。スイッチ動作を高速化するため
第２のトランジスタQ12のベース蓄積電荷を急速に放電
することが必要である。第２図の実施例では、この急速
放電を第２の定電流回路３の電流で実施するようにした
ものである。
第２図の実施例では、第３のトランジスタQ3からの駆動
信号が第２のトランジスタQ12のベースに接続され、か
つ第２のトランジスタQ12のベースには第２の定電流回
路３が接続されている。スイッチ動作を高速化するため
第２のトランジスタQ12のベース蓄積電荷を急速に放電
することが必要である。第２図の実施例では、この急速
放電を第２の定電流回路３の電流で実施するようにした
ものである。
本発明のスイッチ回路を応用した他の実施例を第３図
により説明する。第３図の実施例では、複数個の電流ス
イッチ回路の第１の定電流回路の電流値に1:1/2:1/4:1/
8……のように重みを付け、それぞれの出力電流を加算
することにより、D/Aコンバータを構成した電流スイッ
チに関するものである。各ビットに相当するディジタル
信号はそれぞれの入力端子vin−1,vin−2,vin−３……
に印加される。各ビットに対応する出力電流はダイオー
ド接続された第１のトランジスタQ11−1,Q11−2,Q11−
３、……より出力される。一方、各ビットの出力電流値
は、第１の定電流回路を構成する抵抗R1−1,R2−2,R1−
３……の比により1:1/2:1/4:1/8……のようにその電流
値に重みを付けておく。また複数個の電流スイッチ回路
の出力は共通に電流出力端子Ioutに接続することによ
り、かくビットの出力電流は加算されて出力される。こ
れにより、第３図のスイッチ回路は精度の高いD/Aコン
バータとして動作する。
により説明する。第３図の実施例では、複数個の電流ス
イッチ回路の第１の定電流回路の電流値に1:1/2:1/4:1/
8……のように重みを付け、それぞれの出力電流を加算
することにより、D/Aコンバータを構成した電流スイッ
チに関するものである。各ビットに相当するディジタル
信号はそれぞれの入力端子vin−1,vin−2,vin−３……
に印加される。各ビットに対応する出力電流はダイオー
ド接続された第１のトランジスタQ11−1,Q11−2,Q11−
３、……より出力される。一方、各ビットの出力電流値
は、第１の定電流回路を構成する抵抗R1−1,R2−2,R1−
３……の比により1:1/2:1/4:1/8……のようにその電流
値に重みを付けておく。また複数個の電流スイッチ回路
の出力は共通に電流出力端子Ioutに接続することによ
り、かくビットの出力電流は加算されて出力される。こ
れにより、第３図のスイッチ回路は精度の高いD/Aコン
バータとして動作する。
また、第４図のように、D/Aコンバータ４の出力に入
力アナログ信号を抵抗を通して接続してコンバータ５の
入力とし、このコンパレータ５の出力を逐次近似レジス
タ６の入力とし、さらにこのレジスタ出力をD/Aコンバ
ータ入力として接続することにより、逐次比較形A/Dコ
ンバータとなる。本発明の電流スイッチ回路を用いたA/
Dコンバータもまた、トランジスタ特性の影響を受けな
い安定で高精度な特性を実現することができる。
力アナログ信号を抵抗を通して接続してコンバータ５の
入力とし、このコンパレータ５の出力を逐次近似レジス
タ６の入力とし、さらにこのレジスタ出力をD/Aコンバ
ータ入力として接続することにより、逐次比較形A/Dコ
ンバータとなる。本発明の電流スイッチ回路を用いたA/
Dコンバータもまた、トランジスタ特性の影響を受けな
い安定で高精度な特性を実現することができる。
次に本発明の他の実施例について第６図により説明す
る。第５図はその動作を説明する図で、トランジスタ回
路11を構成する２つのトランジスタQ11,Q12のエミッタ
は共通に接続されて第１の定電流回路２に接続されてい
るが、その第１の定電流回路12を構成するトランジスタ
Q4の周辺には浮遊容量、Cc−b,Cc−ｓ等が存在する。一
方、トランジスタ回路11の共通エミッタ部分は、入力信
号vinに応じてパルス動作している。このパルス動作成
分は浮遊容量Cc−ｓの影響でトランジスタQ4のコレクタ
に振動波を発生させ、さらに浮遊容量Cc−ｂでトランジ
スタQ4のベースに印加され、結果として電流出力Ioutに
も振動波が出力される。不要な振動波を出力させないた
めには、トランジスタ回路１の共通エミッタ部分の振動
部分をできるだけ小さくすればよい。第６図はこのよう
な目的を実現するもので、第２の定電流回路の電流値
を、連続または段階的に切り替えるようにした電流スイ
ッチ回路を構成している。
る。第５図はその動作を説明する図で、トランジスタ回
路11を構成する２つのトランジスタQ11,Q12のエミッタ
は共通に接続されて第１の定電流回路２に接続されてい
るが、その第１の定電流回路12を構成するトランジスタ
Q4の周辺には浮遊容量、Cc−b,Cc−ｓ等が存在する。一
方、トランジスタ回路11の共通エミッタ部分は、入力信
号vinに応じてパルス動作している。このパルス動作成
分は浮遊容量Cc−ｓの影響でトランジスタQ4のコレクタ
に振動波を発生させ、さらに浮遊容量Cc−ｂでトランジ
スタQ4のベースに印加され、結果として電流出力Ioutに
も振動波が出力される。不要な振動波を出力させないた
めには、トランジスタ回路１の共通エミッタ部分の振動
部分をできるだけ小さくすればよい。第６図はこのよう
な目的を実現するもので、第２の定電流回路の電流値
を、連続または段階的に切り替えるようにした電流スイ
ッチ回路を構成している。
複数個のトランジスタ回路の共通エミッタ部分の信号
ve−1,ve−2,……のパルス振動分を小さくするには、入
力vinの振幅は一定であり、第２のトランジスタQ12のベ
ースに駆動信号を伝える抵抗R2−1,R2−2,R2−３……を
大きくするか、第２の定電流回路の電流値を大きくする
ことにより達成できる。このようなスイッチ回路を構成
するとき、高速動作を主目的とするときは、これらの抵
抗R2を最初から大きくしたり、第２の定電流回路の電流
値を大きくすることになるが、結果として入力信号vin
−1,vin−2,……の入力信号振幅があまり小さくなる
と、その動作が保証できなくなってくる。そこで、第６
図の例では、第６図ａに示すように、第２の定電流回路
の電流値を、Ib,Icと二段階に切り替えるようになって
いる。入力信号Vinに対して、第２の定電流回路の電流
をIB,Icと切り替えたときの共通エミッタ部分信号振幅
を第６図ｂに示す。
ve−1,ve−2,……のパルス振動分を小さくするには、入
力vinの振幅は一定であり、第２のトランジスタQ12のベ
ースに駆動信号を伝える抵抗R2−1,R2−2,R2−３……を
大きくするか、第２の定電流回路の電流値を大きくする
ことにより達成できる。このようなスイッチ回路を構成
するとき、高速動作を主目的とするときは、これらの抵
抗R2を最初から大きくしたり、第２の定電流回路の電流
値を大きくすることになるが、結果として入力信号vin
−1,vin−2,……の入力信号振幅があまり小さくなる
と、その動作が保証できなくなってくる。そこで、第６
図の例では、第６図ａに示すように、第２の定電流回路
の電流値を、Ib,Icと二段階に切り替えるようになって
いる。入力信号Vinに対して、第２の定電流回路の電流
をIB,Icと切り替えたときの共通エミッタ部分信号振幅
を第６図ｂに示す。
発明の効果 以上のように本発明によれば、トランジスタ回路を構
成する第１、第２のトランジスタの第１のトランジスタ
をダイオード接続し、第１、第２のトランジスタのエミ
ッタを共通に接続して第１の定電流回路を接続し、ダイ
オード接続された第１のトランジスタのコレクタから出
力電流を取り出すようにし、また、第３のトランジスタ
からの駆動信号を第２のトランジスタのベースに印加す
る構成とするとともに、この第２のトランジスタのベー
スには第２の定電流回路を接続することにより、トラン
ジスタ特性、特にhfeの影響を受けない安定で、高精度
な電流スイッチ回路を構成することができ、しかも第２
のトランジスタのベースに第２の定電流回路を接続して
いるので、第２のトランジスタのベース蓄積電流を第２
の定電流回路の電流で急速放電することができるので、
スイッチング動作を高速化することができる。またこの
ようなスイッチ回路を応用することにより、安定で高精
度なD/Aコンバータや、A/Dコンバータが構成できる。さ
らには、第２の定電流回路の電流値を連続または段階的
に切り替えて動作させることにより、高速動作と、広い
入力信号振幅動作とを切り替えて動作させることが可能
となる。
成する第１、第２のトランジスタの第１のトランジスタ
をダイオード接続し、第１、第２のトランジスタのエミ
ッタを共通に接続して第１の定電流回路を接続し、ダイ
オード接続された第１のトランジスタのコレクタから出
力電流を取り出すようにし、また、第３のトランジスタ
からの駆動信号を第２のトランジスタのベースに印加す
る構成とするとともに、この第２のトランジスタのベー
スには第２の定電流回路を接続することにより、トラン
ジスタ特性、特にhfeの影響を受けない安定で、高精度
な電流スイッチ回路を構成することができ、しかも第２
のトランジスタのベースに第２の定電流回路を接続して
いるので、第２のトランジスタのベース蓄積電流を第２
の定電流回路の電流で急速放電することができるので、
スイッチング動作を高速化することができる。またこの
ようなスイッチ回路を応用することにより、安定で高精
度なD/Aコンバータや、A/Dコンバータが構成できる。さ
らには、第２の定電流回路の電流値を連続または段階的
に切り替えて動作させることにより、高速動作と、広い
入力信号振幅動作とを切り替えて動作させることが可能
となる。
第１図〜第５図はそれぞれ、本発明の実施例による電流
スイッチ回路を説明するための回路図、第６図a,bは同
じく本発明の実施例を示す回路図及び要部波形図、第７
図は従来の回路の構成を示す回路図である。 Q11……第１のトランジスタ、Q12……第２のトランジス
タ、Q3……第３のトランジスタ、11……トランジスタ回
路、2,12……第１の定電流回路、３……第２の定電流回
路。
スイッチ回路を説明するための回路図、第６図a,bは同
じく本発明の実施例を示す回路図及び要部波形図、第７
図は従来の回路の構成を示す回路図である。 Q11……第１のトランジスタ、Q12……第２のトランジス
タ、Q3……第３のトランジスタ、11……トランジスタ回
路、2,12……第１の定電流回路、３……第２の定電流回
路。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 17/60 H03K 17/62
Claims (3)
- 【請求項１】ベースとコレクタが接続された第１のトラ
ンジスタのエミッタと、この第１のトランジスタと一対
をなす第２のトランジスタのエミッタとを共通に接続し
て第１の定電流回路に接続し、第２のトランジスタのベ
ースには第３のトランジスタからの駆動信号を印加し、
第１のトランジスタのコレクタから出力電流を取り出す
ように構成するとともに、前記第２のトランジスタのベ
ースには第２の定電流回路を接続した電流スイッチ回
路。 - 【請求項２】複数個の電流スイッチ回路の第１の定電流
回路の電流値に重みを付け、それぞれの出力電流を加算
することにより、D/Aコンバータを構成した請求項１記
載の電流スイッチ回路。 - 【請求項３】第２の定電流回路の電流値を切り替えるよ
うに構成した請求項１記載の電流スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63313427A JP2841401B2 (ja) | 1988-12-12 | 1988-12-12 | 電流スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63313427A JP2841401B2 (ja) | 1988-12-12 | 1988-12-12 | 電流スイッチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02159117A JPH02159117A (ja) | 1990-06-19 |
| JP2841401B2 true JP2841401B2 (ja) | 1998-12-24 |
Family
ID=18041167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63313427A Expired - Fee Related JP2841401B2 (ja) | 1988-12-12 | 1988-12-12 | 電流スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2841401B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63257326A (ja) * | 1987-04-15 | 1988-10-25 | Hitachi Ltd | スイツチ回路 |
-
1988
- 1988-12-12 JP JP63313427A patent/JP2841401B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63257326A (ja) * | 1987-04-15 | 1988-10-25 | Hitachi Ltd | スイツチ回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02159117A (ja) | 1990-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4573005A (en) | Current source arrangement having a precision current-mirror circuit | |
| US4642551A (en) | Current to voltage converter circuit | |
| JPS5972226A (ja) | 符号化回路 | |
| EP0466145B1 (en) | D/A converter | |
| JPS63227210A (ja) | 特にスイッチ−モード電力供給のための周期信号の発生器 | |
| US6104226A (en) | Circuit configuration for digitally setting analog parameters | |
| US4779059A (en) | Current mirror circuit | |
| JP2841401B2 (ja) | 電流スイッチ回路 | |
| US4376251A (en) | Waveform shaping circuit | |
| US4266150A (en) | Circuit arrangement for operating electromechanical switching devices | |
| JPH06103807B2 (ja) | 集積回路用高精度増幅回路 | |
| JPH0573292B2 (ja) | ||
| US5717350A (en) | Degenerated differential pair waveform builder | |
| JPH044285Y2 (ja) | ||
| US6087876A (en) | Time delay generator and method | |
| JPH09148930A (ja) | オペアンプのオフセット電圧補正回路 | |
| JP2576222B2 (ja) | ディジタルーアナログ変換器 | |
| JP3148061B2 (ja) | ダイナミックヒス内蔵コンパレータ回路 | |
| JPH0578214B2 (ja) | ||
| JP2567361B2 (ja) | パルス遅延回路 | |
| JPS6196811A (ja) | 信号変換回路 | |
| JP3231824B2 (ja) | ブザー駆動用出力回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| KR880002867Y1 (ko) | 집적회로 내의 단안정 멀티 바이브레이터 회로 | |
| JPH0213980Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |