JPS63257326A - スイツチ回路 - Google Patents

スイツチ回路

Info

Publication number
JPS63257326A
JPS63257326A JP62090831A JP9083187A JPS63257326A JP S63257326 A JPS63257326 A JP S63257326A JP 62090831 A JP62090831 A JP 62090831A JP 9083187 A JP9083187 A JP 9083187A JP S63257326 A JPS63257326 A JP S63257326A
Authority
JP
Japan
Prior art keywords
current
circuit
switch
constant current
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62090831A
Other languages
English (en)
Inventor
Minoru Kato
実 加藤
Masaru Noda
勝 野田
Takuya Imaide
宅哉 今出
Shigehisa Rokuta
茂久 録田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62090831A priority Critical patent/JPS63257326A/ja
Publication of JPS63257326A publication Critical patent/JPS63257326A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スイッチ回路に係シ、特に他の回路との接続
に好適なスイッチ回路に関する。
〔従来の技術〕
アナログ18号を自由にオン・オフできるスイッチ回路
として、「アナログスイッチ回路の使い方J鈴木茂昭著
、CQ出版、  1980.(P27)に記載のような
ブリッジ構成のダイオード・スイッチが知られている。
〔発明が解決しようとする問題点〕
上記従来技術はスイッチング速度が高速であシ、かつ、
スイッチがオン状態時忙残留している抵抗(オン抵抗;
Ram)が小さいので広く使われている。しかし、本ス
イッチ回路では、7ノードを結合したダイオード側よシ
流入する電a(流入t#、)と、カソードt−結合した
ダイオード側よシ流出する電流(流出電流)を等しく調
整する必要がある。
これは両者の電流のアンバランスによる差電流がスイッ
チ回路の入出力端よシ流出、あるいは流入し、外部接続
回路に影響を及ぼすためである。
さらに、スイッチ・オン状態での人力インピーダンスも
低いので、本スイッチ回路前段の回路では、出力インピ
ーダンスを下げておくか、または両者の間にバッファ回
路を設けておく必要があった。
本発明の目的は、回路規模を変えずに、流入。
流出電流のアンバランスを回路内で吸収させ、かつ他の
回路との接続が容易なスイッチ回路を提供することにあ
る。
〔問題点を解決するための手段〕
上記目的は、ベースに入力信号が入力され、コレクタ忙
定電圧源が接続され、エミッタに第1の定電流源が接続
されたトランジスタと、前記トランジスタのエミッタに
一端を接続された第1.纂2の直列接続ダイオードと、
前記直列接続の第1゜第2ダイオードの他端に接続され
た第2の定電流源と、前記トランジスタのエミッタに一
端を接続され、他端に第1の制#電圧が印加される第6
のダイオードと、第2の定電流源と第2のダイオードと
の接続部に一端が接続され、他端に第2の制御電圧が印
加される第4のダイオードを設け、第1、第2のダイオ
ードの接続部から出力ヲ得ることで達成される。
〔作用〕
スイッチオンとする時忙は、前記第3.第4のダイオー
ドが逆バイアスとなるよう■1の制御電圧か高電位に、
第2の制御電圧が低電位に設定される。この結果、直列
接続され酊1.絹2のダイオードに第2の定11Efi
源の電流が流れる。一方、前記トランジスタのコレクタ
には、第1の定電流源の電流と第2の定電#、源の差の
電流が流れるO この状態では前記トランジスタ、および第1゜第2のダ
イオードにバイアス電流が流れるのでトランジスタのベ
ースに入力し比信号は、出力である第1.第2のダイオ
ードの接続部に忠実に伝わシ、スイッチ・オンとなる。
一方スイッチをオフにする時には、第1の制御電圧が低
電位に、第2の制御電圧が高電位に設定され、第3のダ
イオードに第1の電流源の゛電流が流れ、第4のダイオ
ードに第2の電流源の電流が流れる。この状態では第1
、第2のダイオードが逆バイアス状態であることから第
1.第2のダイオードの接続部には、入力信号が伝わら
ずスイッチ・オフとなる。
次に、先に述べた流入、fL出’II流のアンバランス
を回路内で吸収させる作用について説明する。
スイッチ・オンの状態で、トランジスタおよび第1、第
2のダイオードに4流が流れるが、先に述べたように、
トランジスタのコレクタには、第1、第2の定゛1a源
の電流の差の電流が流れる。
よって第1.第2の定電流源の″電流のアンバランスは
、トランジスタのコレクタ電流の増減によって吸収され
る。このコレクタ電流の変化は、入力端であるトランジ
スタのベース電流においておよそ1//(β:電流増幅
率)倍に低減するものであシ、外部回路への影響はない
ま次入力は、トランジスタのベース入力であるので、ス
イッチ・オンの時でも入力インピーダンスは高くなる。
〔実施例〕
第1図は本発明の一実施例を示したものである。
同図において、1は入力端子、2は出力端子、3は電源
端子、4,5はスイッチ・ドライブ端子、6は’kl 
a Io’jt Rす定電流源、7は′Ht流Lt”流
す定電流源、島、几、D3.桟はダイオードを示す。
なお、電源端子3には正電圧を印加しておく。
まず、本(2)路のスイッチ動作を第2図および第3図
を用いてf5i!明する。
第2図、第3図の回路構成は第1図とまったく同じであ
シ、同一要素のものに同一の符号がつけである。
第2歯はスイッチ・オン状態を表す。ダイオードD!、
D4が逆バイアス状態になるようスイッチ・ドライブ端
子4に印加する電位φ、は電源端子3と同電位とし、ス
イッチ・ドライブ端子5に印加する電位φ、は0とする
このとき、ダイオードD8. D、は逆バイアス状態で
あるから、厘電流源7の電流工、はダイオードD1+八
を流れ、定を流源6に流れ込む。一方、トランジスタ姑
のコレクタ電流■、は、トランジスタQ+のエミツタが
定’ML a m(6と接続していることから、定電流
源の電流I、 、 I、を用いて次式で表される。
I!=IOII              f31今
、I、 =I、/2の関係に定’KtfL源6.7を設
定しておく。この時トランジスタqと、直列接続ダイオ
ードD+ 、D*には等しいバイアス電流■。/2が流
れ、本回路はオン状態となる。また、出力端子2の出力
電圧V。は、次式で表される。
Vo −Vi + VD、 −VBI        
    (41ここでVlは入力端子1に印加した重圧
を表し、VD、は、ダイオードへの順方向降下電圧を表
し、■北は、トランジスタqのベース・エミッタ間の降
下寛aEt−表す。VD、= VBIとなるように設計
することは容易である。従って出力端子2には、入力端
子1の電圧が忠実に出力される。
次にスイッチ・オフの状態f!−第3囚を用いて説明す
る。
8g2図のスイッチ・オンの場合とは逆に、スイッチ・
ドライブ端子4に印加する電位φ1を0とし、スイッチ
・ドライブ端子5に印加する電位φ2(i−電源端子3
と同電位にする。
このとき、ダイオードD、には定を流源7の電流■1か
流れ、ダイオードD4には定電流源6の電流IOが流れ
る。
よって、トランジスタQ、のコレクタ11L流はOとな
り、入力端子1に印加される05号は出力端子2には伝
わらない。また、ダイオードD+ 、烏も逆バイアス状
態であることから、出力端子2には電源端子5、スイッ
チ・ドライブ端子4.5における電圧変動の影響も現れ
ない。すなわち、スイッチングの状態となる。
以上本回路のスイッチ動作について説明した。
このように飢1図の回路ではトランジスタのコレクタを
流れるコレクタ電流It (!:定を流源7を流れる電
流工1の和が、定電流源6を流れる電流IOとなる。J
:5Kしたことで、篭流工◎、11の値のアンバランス
による外部回路への影響がなくなっている。
トランジスタのコレクタ電流■、は、(3)式で示した
ように、定を流源6と定′成流源7を流れる電流の差で
ある。よって’[mI◎、13間のアンバランス分の′
電流へ1は、このトランジスタのコレクタ電流l。
に取量される。しかし、本スイッチ画路の入力端子1に
おいては、このX流△Iも1/、&倍になるものであ)
、接続する外部回路への影響は無視しプるものであ8る
また、スイッチ・オンの状態での本回路の入力インピー
ダンスが従来に比べ、高(なる点は、入力部力、トラン
ジスタとトランジスタのエミッタに接続し比定電流源と
によシェミッタ・7tロワを411成していることから
容易に理解できる。
本実施例では、スイッチ・オンの状態においても入力イ
ンピーダンスが高く、定ta源のアンバランスを回路内
で吸収することが可能であるので、他の回路の後部に本
実施例のスイッチ回路を接続することが容易である。
なお、本実施例では、2つの定電流源6.7の出力電流
I、 、 I、をI、=Io/2の関係としたが、定電
流源のアンバランスを回路内で吸収できる点を利用して
、意図的に1. >I。/2とすることができる。この
時、出力端子2に容量性負荷が接続された時、スイッチ
・オンの際の立上シ時間が短くなシ、よシ高速動作が可
能となる。あるいはスイッチング速度は同じであシなが
ら、低消費電力化が達せられる◎ これは、定電流源7の′ltaの一部が、出力端子2に
接続された負荷を流れ、入力端子1に印加される電圧と
出力端子2に境れる出力電圧が等しくなるように調整さ
れるためである。つまシ、定電流源7の出力電流が増加
し、容量性負荷を充電する電流が増加し、容量性負荷の
充電の時間を短くできる。この場合、回路全体に流れる
電流値を変えることなく、スイッチ動作のスピード(立
上シ時間)を速くする効果がある。すなわち、低消費電
力化が図られる。
次に第4図に1本発明の具体的回路例を示す。
同図において、Q2.Q−−Q4 、Q−、Qa 、 
Q−はトランジスタを示し、R1,几、は抵抗、h3.
vBlは定電圧源を示す。なお、同図において先出の番
号および記号を付したものは先出のものと四じものを示
す。
本回路では、定電流源を定電圧源V1、 、 V−とト
ランジスタQ4 、 Q、および抵抗f’t1. R,
とで構成している。ダイオードは、トランジスタのペー
スコレクタ′ftM合させてトランジスタをダイオード
として用いている。
第1図で示した定電流I。l I、は、本回路において
次の様に表現できる。
ここでhはトランジスタQ、のペース・エミッタ間電圧
降下であ)、へはトランジスタQ、のベース・エミッタ
間′屯圧降下である。Vccは電源端子3に印加されて
いる電圧である。
抵抗R,l R1,もL < ハ定’ICFE vB、
 、VB2tl” ?A 整’jることで定を流I0.
 I、は自由に設定できる。
本回路の動作については先の一実施例とまったく同じで
あシ、ここでは説明を省く。
〔発明の効果〕
本発明によれは、2つの定電流源の嵐流僅のアンバラン
スをスイッチ回路内で吸収可能であ)、またスイッチ・
オンの時でも入力インピーダンスが高めることを回路規
模を変えることなく笑現でき、他の回路との接続が容易
となる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す回路図、第2図は、第
1図の回路のスイッチ・オン状態を表す回路図、第3図
は%第1図の回路のスイッチ・オフ状態を表す回路図、
第4図は本発明の具体的回路例である。 1・・・入力端子、2・・・出力端子、Ql・・トラン
ジスタ、Dl・・ダイオード、D、・・・ダイオード、
D3・・・ダイオード、D、・・・ダイオード、Io・
・・定電流源、I、・・・定電流源、4・・・スイッチ
・ドライブ端子、5・・・スイッチ・ドライブ端子。 第Z図

Claims (2)

    【特許請求の範囲】
  1. (1)スイッチ動作される信号がベースに入力されコレ
    クタが第1の基準電位に保持されたトランジスタと;前
    記トランジスタのエミッタに接続された第1の定電流源
    と;前記トランジスタのエミッタに一端を接続された第
    1、第2の直列接続ダイオードと;前記第1、第2の直
    列接続ダイオードの他端に接続された第2の定電流源と
    ;前記トランジスタのエミッタに、一端を接続され他端
    に第1の制御電圧が印加された第3のダイオードと;前
    記第2の定電流源と前記第1、第2の直列接続のダイオ
    ードとの接続部に、一端を接続され他端に第2の制御電
    圧が印加された第4のダイオードと、前記第1と第2の
    ダイオードの接続部に接続されたスイッチング出力信号
    の出力端を備えた事を特徴とするスイッチ回路。
  2. (2)前記第1の定電流源の出力電流I_1、前記第2
    の定電流源の出力電流I_2が、 I_1/2<I_2<I_1 なる条件を満たすものであることを特徴とする特許請求
    の範囲第1項記載のスイッチ回路。
JP62090831A 1987-04-15 1987-04-15 スイツチ回路 Pending JPS63257326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62090831A JPS63257326A (ja) 1987-04-15 1987-04-15 スイツチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62090831A JPS63257326A (ja) 1987-04-15 1987-04-15 スイツチ回路

Publications (1)

Publication Number Publication Date
JPS63257326A true JPS63257326A (ja) 1988-10-25

Family

ID=14009532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62090831A Pending JPS63257326A (ja) 1987-04-15 1987-04-15 スイツチ回路

Country Status (1)

Country Link
JP (1) JPS63257326A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02159117A (ja) * 1988-12-12 1990-06-19 Matsushita Electric Ind Co Ltd 電流スイッチ回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02159117A (ja) * 1988-12-12 1990-06-19 Matsushita Electric Ind Co Ltd 電流スイッチ回路
JP2841401B2 (ja) * 1988-12-12 1998-12-24 松下電器産業株式会社 電流スイッチ回路

Similar Documents

Publication Publication Date Title
KR930017307A (ko) 고속 집적 회로용 기준 회로
JPH07209346A (ja) ヒステリシスを持つコンパレータ
NO933658L (no) Elektrisk spenningsomvandler
JPS63257326A (ja) スイツチ回路
JPS61293022A (ja) Ecl−ttl変換出力回路
EP0343731B1 (en) Unity-gain current-limiting circuit
US4769559A (en) Switchable current source
ITMI990458A1 (it) Amplificatore differenziale con circuito di regolazione di modo comune
JP2853485B2 (ja) 電圧電流変換回路
JPH04127602A (ja) オペアンプの出力回路
JPS5940674Y2 (ja) 電圧−絶対値電流変換回路
JPS632888Y2 (ja)
JPH0779137A (ja) シュミット回路
SU1658209A1 (ru) Усилитель считывани
JPH0246093Y2 (ja)
JPS62104311A (ja) スイツチ回路
JPH04317580A (ja) カレントセンスアンプリファイア
JPH0498683A (ja) 差動増幅回路
JPH0514175A (ja) 差動型電圧レベルシフト装置
JPH03237809A (ja) 増幅回路
JPH0760994B2 (ja) 電圧比較器
JPS59161920A (ja) 論理回路
JPH03189711A (ja) レベルシフト回路
JPS5822883B2 (ja) コンプリメンタリプッシュプル回路
JPH04150610A (ja) レベル変換回路