SU1658209A1 - Усилитель считывани - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано при создании интегральных схем пам ти Цель изобретени  повышение быстродействи  усилител  считывани  за счет снижени  емкостной нагрузки выходов и повышение нагрузочной способности преобразовател  уровн  при выполнении им также функций источника опор юго напр жени . Усилитель содержит ключевые входные элементы, выполненные на транзисторах, шину питани  резисторы, преобразователи уровн , выполненные на транзисторах, источник опорного напр жени , опорные элементы на транзисторах, разделительные элементы на диодах, общую шину, входы и выходы устройства . 1 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано при создании интегральных схем пам ти

Цель изобретени  повышение быстродействи  усилител  считывани  за счет снижени  емкостной нагрузки выходов и повышение нагрузочной способности преобразовател  уровн  при выполнении им также функций источника опорного напр жени .

На чертеже приведена схема усилител  считывани .

Усилитель считывани  содержит ключевые входные элементы, выполненные на транзисторах 1 и 2, шину 3 питани  информационные входы 4 и 5 усилител  считывани , первый 6 и второй 7 резисторы, первый и второй преобразователи уровн , выполненный каждый на двух транзисторах 8 9 и 10, 11 соответственно, источник 12 опорного напр жени , первый 13 и второй 14 опорные элементы на транзисторах третий

резистор 15. общую шину 16. информационные выходы 17 и 18 усилител  считывани , четвертый 19 и п тый 20 резисторы, разделительные элементы, выполненные на диодах 21 и 22

Усилитель работает следующим образом

На входы 4 и 5 усилител  подаетс  дифференциальный сигнал. При подаче на вход 4 сигнала высокого уровн , а на вход 5 - низкого, сигналы на базах транзисторов 1 и 2 транслируютс  соответственно через равные резисторы 6 и 7 на базы двухэмиттер- ных транзисторов 8, 9 и 11, 10 При этом транзистор 8 открыт, а транзистор 11 закрыт . эми7терный ток транзистора 8 открывает транзистор 9 при этом транзистор 10 закрыт. Напр жение на выходе 17 снижаетс  за счет падени  напр жени  на резисторе 19 от протекани  тока по цепи шина 3 питани - резистор 19-коллектор эмиттер транзистора 9 - резистор 15 - обща  шина

сл

С

о сл

о

16. Напр жение на выходе 18 остаетс  равным (Jon.

Переходы база - эмиттер транзисторов 13 и 14 соединены параллельно, следовательно , коллекторные токи этих транзисторов равны, поэтому при одинаковом сопротивлении резисторов 6 и 7 разность напр жений на базах транзисторов 8 и 11 равна разности напр жений на входах 4 и 5.

При подаче на вход 4 сигнала низкого уровн , а на вход 5 высокого соответственно измен ютс  на противоположные напр жени  на выходах 17 и 18 усилител  считывани .

Двухэмиттерные транзисторы 8 и 9, 11 и 10 соответственно образуют составные транзисторы, что значительно увеличивает нагрузочную способность преобразовател  уровн . Заключительный этап зар да входной емкости транзисторов 1 и 2 при их включении осуществл етс  эмиттерным током транзисторов 8 или 11 соответственно, что приводит к уменьшению времени включени , так как коллекторный ток транзистора 8 и 11 во врем  включени  практически не ограничен.

Claims (1)

1. Формула изобретени 

   Усилитель считывани , содержащий первый и второй ключевые входные элементы , выполненные на транзисторах, базы которых  вл ютс  информационными входами усилител  считывани , коллекторы подключены к шине питани , в эмиттеры

   соединены с первыми выводами первого и второго резисторов, первый и второй опорные элементы, выполненные на транзисторах , эмиттеры которых подключены к общей

   шине, а базы соединены между собой и через третий резистор с общей шиной, коллек- торы этих транзисторов соединены с катодами первого и второго разделительных элементов на диодах, аноды которых

   соединены с вторыми выводами первого и второго резисторов соответственно, первый и второй преобразователи уровн , каж- дый из которых выполнен на двух транзисторах, базы первых транзисторов

   преобразователей уровн  подключены к вторым выводам первого и второго резисторов , коллекторы соединены с шиной питани , а эмиттеры обьединены и соединены с выходом источника опорного напр жени ,

   эмиттеры вторых транзисторов преобразователей уровн  обьединены и подсоединены к третьему резистору, а коллекторы  вл ютс  информационными входами усилител  считывани  и соответственно через

   четвертый и п тый резисторы соединены с шиной питани , отличающийс  тем, что, с целью повышени  быстродействи  усилител  считывани , первые транзисторы преобразователей уровн  выполнены двухэмиттерными , вторые эмиттеры которых соединены с соответствующими базами вторых транзисторов обоих преобразователей уровн .