SU1755363A1

SU1755363A1 - Дифференциальный усилитель Коротаева

Info

Publication number: SU1755363A1
Application number: SU894748238A
Authority: SU
Inventors: Михаил Кириллович Коротаев
Original assignee: Приборный завод "Тензор"
Priority date: 1989-08-23
Filing date: 1989-08-23
Publication date: 1992-08-15

Abstract

Изобретение относитс к радиотехнике и может быть использовано в операционных усилител х, Цель изобретени -сохранение малого входного тока при больших уровн х входного напр жени . Дифференциальный усилитель содержит дифференциальный каскад 1, первый и второй усилители 2 и 3, отражатель 4 тока, Цель изобретени достигнута за счет взаимной компенсации входных токов дифференциального каскада 1 и входных токов соответственно первого или второго усилителей 2 и 3. При этом взаимна компенсаци токов не нарушаетс и при подаче входного напр жени за счет соответствующего перераспределени токов в цеп х общих выводов первого и второго усилителей 2 и 3. 1 ил. Ј СО С Ы а сл ы ON 00 V

Description

Изобретение относитс к радиотехнике и может быть использовано в операционных усилител х, компараторах, преобразовател х уровн и коммутаторах.

Цель изобретени - сохранение малого уровн входного тока при больших уровн х входного напр жени .

На чертеже представлена электрическа принципиальна схема дифференциального усипител .

Устройство содержит дифференциальный каскад 1, первый и второй усилители 2 и 3, отражатель 4 тока, первый, второй, третий и четвертый транзисторы 5, 6, 7 и 8, первый, второй, третий и четвертый дополнительные входы 9, 10, 11 и 12.

Устройство работает следующим образом , При отсутствии входного сигнала входные токи устройства близки к нулю за счет взаимной компенсации входного тока дифференциального каскада 1 и входного тока соответствующего первого или второго усилителей 2 и 3. При увеличении входного напр жени , например, на первом входе дифференциального каскада 1, его входной ток возрастает. Но при этом одновременно возрастает и входной ток второго усилител 3 за счет перераспределени тока в цепи его общего вывода. В результате этого обеспечиваетс стабилизаци входного тока устройства при изменении его входного напр жени , третий и четвертые выходы устройства расшир ют его возможную область использовани . Первый, второй, третий и четвертый дополнительные входы 9, 10, 11 и 12 могут быть ислользованы дл подачи напр жений обратной св зи при использовании изобретени в составе сложных функциональных узлов.

Claims

Формула изобретени 1, Дифференциальный усилитель, содержащий дифференциальный каскад, выполненный на транзисторах одной структуры, первый и второй входы и первый

и

й

и второй выходы которых вл ютс первыми и вторыми входами и первым и вторым выходами дифференциального усилител соответственно , и отражатель тока, общий

5 вывод которого соединен с второй шиной питани , а вывод питани дифференциального каскада соединен с первой шиной питани , отличающийс тем, что, с целью повышени стабильности входного тока при

10 больших уровн х входного напр жени сигнала , введены первый и второй усилители, выполненные на транзисторах другой структуры, включенных rjo схеме с общим эмиттером и разделенной нагрузкой, при

15 этом общий вывод первого усилител соединен с первым выходом, а вход - с вторым входом дифференциального каскада, общий вывод второго усилител соединен с вторым выходом, а вход - с первым входом диффе20 ренциального каскада, выходы первого и второго усилителей вл ютс соответственно третьим и четвертым выходами дифференциального усилител , выводы питани первого и второго усилителей соединены с 25 первым выводом отражател тока, второй вывод которого соединен с общим выводом дифференциального каскада.
2. Усилитель по п.1. отличающийс тем, что, с целью уменьшени уровн пуль30 саций выходного напр жени , отражатель тока выполнен на соединенных последовательно первом и втором транзисторах одной структуры и последовательно соединенных третьем и четвертом транзи35 сторах другой структуры, при этом эмиттер первого транзистора соединен с коллектором четвертого транзистора и вл етс общим выводом отражател тока, базы первого и четвертого транзисторов соеди40 нены между собой, база второго транзистора соединена с его коллектором, базой третьего транзистора и вл етс вторым выводом отражател тока, эмиттер третьего транзистора вл етс первым выводом от- 45 ражател тока.