JPH0779137A

JPH0779137A - シュミット回路

Info

Publication number: JPH0779137A
Application number: JP5223617A
Authority: JP
Inventors: Ryuichi Yoda; 竜一依田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-09-08
Filing date: 1993-09-08
Publication date: 1995-03-20

Abstract

(57)【要約】【目的】温度変動に対しても安定したヒステリシス特
性を容易に確保することができるシュミット回路を提供
することを目的とする。【構成】ベースに入力端子が入力される第１のトラン
ジスタＱ₁₁と、このトランジスタＱ₁₁のエミッタにエミ
ッタが接続される第２のトランジスタＱ₁₂とを有する差
動増幅回路（ＥＣＬ回路）におけるトランジスタＱ₁₂の
ベースには抵抗を介して基準電位が印加され、Ｑ₁₂のベ
ースと高電位電源との間には第１のスイッチング手段Ｓ
Ｗ₁と第１の定電流源との直列回路が接続され、Ｑ₁₂の
ベースと低電位電源との間には第２のスイッチング手段
ＳＷ₂と第２の定電流源との直列回路が接続されてお
り、差動増幅回路のＱ₁₂側の出力が低レベルのときはＳ
Ｗ₁はオンされ、ＳＷ₂はオフされ、上記の出力が高レ
ベルのときはＳＷ₁はオフされ、ＳＷ₂はオンされる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はシュミット回路の改良に
関する。特に、温度変動に対しても安定したヒステリシ
ス特性を容易に確保することができるシュミット回路を
提供することを目的とする改良に関する。

【０００２】

【従来の技術】従来技術に係るシュミット回路を図面を
参照して説明する。

【０００３】図６は、従来技術に係るシュミット回路の
一例の回路構成図である。

【０００４】図６参照図において、破線をもって囲む部分は、シュミット回路
の構成要素である差動増幅回路であり、通常、ＥＣＬ回
路と呼ばれる。１は入力端子であり、３・４は出力端子
である。Ｑ₁₁はベースが上記の入力端子１に接続され、
コレクタは抵抗Ｒ₁₁を介して高電位電源ＶＣＣに接続さ
れ、エミッタは定電流源（Ｔ₀）を介して低電位電源Ｖ
ＥＥに接続される第１のトランジスタである。Ｑ₁₂はコ
レクタが抵抗Ｒ₁₂を介して上記の高電位電源ＶＣＣに接
続され、エミッタが上記の第１のトランジスタＱ₁₁のエ
ミッタに接続される第２のトランジスタである。Ｑ₁₃は
ベースが上記の第１のトランジスタＱ₁₁のコレクタに接
続され、コレクタは高電位電源ＶＣＣに接続され、エミ
ッタは出力端子３に接続される第１の出力用トランジス
タである。Ｑ₁₄はベースが上記の第２のトランジスタＱ
₁₂のコレクタに接続され、コレクタは高電位電源ＶＣＣ
に接続され、エミッタは出力端子４に接続される第２の
出力用トランジスタである。Ｑ₄₁はベースにバイアス電
圧Ｖ_aが印加され、コレクタは高電位電源ＶＣＣに接続
され、エミッタは抵抗Ｒ₄₁を介して上記の第２のトラン
ジスタＱ₁₂のベースに接続されるトランジスタである。
Ｑ₄₂はベースが上記の第２のトランジスタＱ₁₂のコレク
タに接続され、コレクタは高電位電源ＶＣＣに接続さ
れ、エミッタは抵抗Ｒ₄₃を介してトランジスタＱ₄₄のコ
レクタとベースとに接続されるトランジスタである。Ｑ
₄₃は上記の第１のトランジスタＱ₁₁のコレクタに接続さ
れ、コレクタは高電位電源ＶＣＣに接続され、エミッタ
は抵抗Ｒ₄₄を介して、トランジスタＱ₄₅のコレクタに接
続されるトランジスタである。トランジスタＱ₄₄のエミ
ッタは低電位電源ＶＥＥに接続され、トランジスタＱ₄₅
のベースはトランジスタＱ₄₄のベースに接続され、トラ
ンジスタＱ₄₅のエミッタは低電位電源ＶＥＥに接続され
る。Ｑ₄₆はベースが上記のトランジスタＱ₄₅ののコレク
タに接続され、コレクタは高電位電源ＶＣＣに接続さ
れ、エミッタは抵抗Ｒ₄₅を介して低電位電源ＶＥＥに接
続されるトランジスタである。Ｑ ₄₇はベースにバイアス
電圧Ｖ_bが印加され、コレクタは上記の第２のトランジ
スタＱ₁₂のベースに接続され、エミッタはトランジスタ
Ｑ₄₆のエミッタに接続されるトランジスタである。Ｒ₄₂
は一端を第２のトランジスタＱ₁₂のベースに他端を低電
位電源ＶＥＥに接続される抵抗である。Ｉ₄はこの抵抗
Ｒ₄₂を流れる電流であり、Ｉ₅はトランジスタＱ₄₇のコ
レクタ電流である。

【０００５】つぎに、上記の従来技術に係るシュミット
回路の動作について説明する。入力端子１に低（Ｌ）レ
ベル信号が入力されると、第１のトランジスタＱ₁₁はオ
フし、第２のトランジスタＱ₁₂はオン状態になり、トラ
ンジスタＱ₁₂のコレクタ電位は低レベルとなり出力端子
４には低レベル電位が出力される。また、出力端子３に
は高レベル電位が出力される。一方、トランジスタＱ₄₂
の出力は低レベル電位となり、トランジスタＱ₄₃の出力
は高レベル電位となるから、トランジスタＱ₄₆のベース
は高レベル電位となり、トランジスタＱ₄₆はオンする。
したがって、トランジスタＱ₄₇はオフとなり、電流Ｉ₅
は零となる。このときの第２のトランジスタＱ₁₂のベー
ス電位すなわちシュミット回路の高い方のしきい値Ｖ_TH
は、上記のベースバイアス電圧Ｖ_aと抵抗Ｒ₄₁・Ｒ₄₂に
より決定され、次式のとおりである。

【０００６】

【数１】Ｖ_TH＝Ｖ_a−Ｖ_BE−Ｉ₄・Ｒ₄₁ 但し、Ｖ_BEはトランジスタＱ₄₁のベース・エミッタ間電
圧である。

【０００７】上式の電位Ｖ_THがシュミット回路の高い方
のしきい値となる。

【０００８】入力端子１に入力される信号の電位が上昇
し、この信号電位が上式のＶ_THを超過すると、トランジ
スタＱ₁₁・Ｑ₁₂の動作が反転し、第１のトランジスタＱ
₁₁はオンし、第２のトランジスタＱ₁₂はオフする。その
結果、トランジスタＱ₄₂の出力は高レベル電位となり、
トランジスタＱ₄₃の出力は低レベル電位となり、トラン
ジスタＱ₄₆はオフ状態となり、トランジスタＱ₄₇がオン
し、ベースバイアス電圧Ｖ_bと抵抗Ｒ₄₅とにより決定さ
れる電流Ｉ₅が流れることになる。このときの第２のト
ランジスタＱ₁₂のベース電位Ｖ_TLは次式のとおりであ
る。

【０００９】

【数２】Ｖ_TL＝Ｖ_a−Ｖ_BE−（Ｉ₄＋Ｉ₅）・Ｒ₄₁

【００１０】この電位Ｖ_TLがシュミット回路の低い方の
しきい値となる。入力端子１に入力される信号の電位が
上記の電位Ｖ_TL以下になると、第１のトランジスタＱ₁₁
はオフし、第２のトランジスタＱ₁₂はオンし、出力端子
４には低レベル電位が出力され、出力端子３には高レベ
ル電位が出力される。

【００１１】シュミット回路におけるヒステリシス幅
は、上記のＶ_THとＶ_TLとの差Ｉ₅・Ｒ ₄₁となる。

【００１２】

【発明が解決しようとする課題】上記のように、従来技
術におけるシュミット回路においては、シュミット回路
の高い方のしきい値Ｖ_THはベースバイアス電圧Ｖ_aによ
って決定され、ヒステリシス幅はベースバイアス電圧Ｖ
_bによって決定される。

【００１３】ところで、シュミット回路が安定した動作
を行うためには、温度の変動があっても、シュミット回
路のしきい値Ｖ_TH・Ｖ_TLが、ヒステリシス特性を持たな
い通常のＥＣＬ回路のしきい値に対しておゝむね正負均
等にヒステリシス幅を持ったしきい値でなければならな
い。ところが、通常のＥＣＬ回路のしきい値は温度の上
昇とともに増大すると云う特性を持っているので、通常
のＥＣＬ回路のしきい値の温度特性に適合した温度特性
がシュミット回路のしきい値に必要となる。このため、
シュミット回路のしきい値Ｖ_THを決定する上記のベース
バイアス電圧Ｖ _aの温度特性を通常のＥＣＬ回路のしき
い値を決定するベースバイアス電圧の温度特性に合わせ
る必要があり、また、ヒステリシス幅を決定するベース
バイアス電圧Ｖ_bは温度変動に対しておゝむね安定した
特性を持たなければならない。このように従来技術に係
るシュミット回路においては、ベースバイアス電圧Ｖ_a
・Ｖ_bの温度特性の調整が極めて繁雑であり、この要求
される温度特性を確保できないと、通常のＥＣＬ回路の
しきい値が上記のしきい値Ｖ_THとＶ_TLとの間に存在しな
い場合も起き、シュミット回路が正常な動作を行うこと
ができなくなると云う欠点がある。

【００１４】本発明の目的は、この欠点を解消すること
にあり、温度変動があっても安定したヒステリシス特性
を容易に確保することができるシュミット回路を提供す
ることにある。

【００１５】

【課題を解決するための手段】上記の目的は、ベースが
入力端子（１）に接続され、コレクタが抵抗（Ｒ₁₁）を
介して高電位電源（ＶＣＣ）に接続される第１のトラン
ジスタ（Ｑ₁₁）と、コレクタが抵抗（Ｒ₁₂）を介して高
電位電源（ＶＣＣ）に接続され、エミッタが前記の第１
のトランジスタ（Ｑ₁₁）のエミッタに接続される第２の
トランジスタ（Ｑ₁₂）とを有し、前記の第１のトランジ
スタ（Ｑ₁₁）のコレクタ電位または前記の第２のトラン
ジスタ（Ｑ₁₂）のコレクタ電位を出力する差動増幅回路
における前記の第２のトランジスタ（Ｑ₁₂）のベースに
は抵抗（Ｒ₁₃）を介して基準電位（Ｖ_r）が印加され、
前記の第２のトランジスタ（Ｑ₁₂）のベースと高電位電
源（ＶＣＣ）との間には第１のスイッチング手段（ＳＷ
₁）と第１の定電流源（Ｔ ₁）の直列回路が接続され、
前記の第２のトランジスタ（Ｑ₁₂）のベースと低電位電
源（ＶＥＥ）との間には第２のスイッチング手段（ＳＷ
₂）と第２の定電流源（Ｔ₂）の直列回路が接続されて
おり、前記の差動増幅回路の第２のトランジスタ
（Ｑ₁₂）側の出力が低電位レベルのときは前記の第１の
スイッチング手段（ＳＷ₁）はオンされ、前記の第２の
スイッチング手段（ＳＷ₂）はオフされ、前記の差動増
幅回路の第２のトランジスタ（Ｑ₁₂）側の出力が高電位
レベルのときは前記の第１のスイッチング手段（Ｓ
Ｗ₁）はオフされ、前記の第２のスイッチング手段（Ｓ
Ｗ₂）はオンされるシュミット回路によって達成され
る。

【００１６】上記の構成には下記の種々な実施態様があ
る。

【００１７】イ．第１の実施態様は、前記の第１のスイ
ッチング手段（ＳＷ₁）、第１の定電流源（Ｔ₁）、第
２のスイッチング手段（ＳＷ₂）及び第２の定電流源
（Ｔ₂）は、ベースがレベルシフト回路（Ｑ₂₁）を介し
て前記の第２のトランジスタ（Ｑ₁₂）のコレクタに接続
され、エミッタは第３の定電流源（Ｔ₃）を介して低電
位電源（ＶＥＥ）に接続される第３のトランジスタ（Ｑ
₂₂）と、この第３のトランジスタ（Ｑ₂₂）のエミッタに
エミッタが接続され、ベースには第２の基準電位
（Ｖ_r2）が印加される第４のトランジスタ（Ｑ₂₃）と、
この第４のトランジスタ（Ｑ₂₃）のコレクタにコレクタ
とベースが接続され、エミッタは高電位電源（ＶＣＣ）
に接続され、前記の第４のトランジスタ（Ｑ₂₃）と逆極
性である第５のトランジスタ（Ｑ₂₅）と、この第５のト
ランジスタ（Ｑ₂₅）のベースにベースが接続され、コレ
クタは前記の第３のトランジスタ（Ｑ₂₂）のコレクタに
接続され、エミッタは高電位電源（ＶＣＣ）に接続さ
れ、前記の第５のトランジスタ（Ｑ₂₅）と同極性である
第６のトランジスタ（Ｑ₂₄）とで構成され、前記の第３
のトランジスタ（Ｑ₂₂）のコレクタが前記の第２のトラ
ンジスタ（Ｑ₁₂）のベースに接続されているシュミット
回路である。

【００１８】ロ．第２の実施態様は、前記の第１のスイ
ッチング手段（ＳＷ₁）、第１の定電流源（Ｔ₁）、第
２のスイッチング手段（ＳＷ₂）及び第２の定電流源
（Ｔ₂）は、ベースがレベルシフト回路（Ｑ₂₁）を介し
て前記の第１のトランジスタ（Ｑ₁₁）のコレクタに接続
され、エミッタは第３の定電流源（Ｔ₃）を介して低電
位電源（ＶＥＥ）に接続される第７のトランジスタ（Ｑ
₂₆）と、この第７のトランジスタ（Ｑ₂₆）のエミッタに
エミッタが接続され、ベースには第２の基準電位
（Ｖ_r2）が印加される第８のトランジスタ（Ｑ₂₇）と、
前記の第７のトランジスタ（Ｑ₂₆）のコレクタにコレク
タとベースとが接続され、エミッタは高電位電源（ＶＣ
Ｃ）に接続され、前記の第７のトランジスタ（Ｑ₂₆）と
逆極性である第９のトランジスタ（Ｑ₂₈）と、この第９
のトランジスタ（Ｑ₂₈）のベースにベースが接続され、
コレクタは前記の第８のトランジスタ（Ｑ₂₇）のコレク
タに接続され、エミッタは高電位電源（ＶＣＣ）に接続
され、前記の第９のトランジスタ（Ｑ₂₈）と同極性であ
る第１０のトランジスタ（Ｑ₂₉）とで構成され、前記の
第８のトランジスタ（Ｑ₂₇）のコレクタが前記の第２の
トランジスタ（Ｑ₁₂）のベースに接続されているシュミ
ット回路である。

【００１９】ハ．第３の実施態様は、前記の第１のスイ
ッチング手段（ＳＷ₁）、第１の定電流源（Ｔ₁）、第
２のスイッチング手段（ＳＷ₂）及び第２の定電流源
（Ｔ₂）は、ベースが第１のレベルシフト回路
（Ｑ₂₁₁）を介して前記の第２のトランジスタ（Ｑ₁₂）
のコレクタに接続され、エミッタは第３の定電流源（Ｔ
₃）を介して低電位電源（ＶＥＥ）に接続される第１１
のトランジスタ（Ｑ₃₀）と、この第１１のトランジスタ
（Ｑ₃₀）のエミッタにエミッタが接続され、ベースは第
２のレベルシフト回路（Ｑ₂₁₂）を介して前記の第１の
トランジスタ（Ｑ₁₁）のコレクタに接続される第１２の
トランジスタ（Ｑ₃₁）と、この第１２のトランジスタ
（Ｑ₃₁）のコレクタにコレクタとベースとが接続され、
エミッタは高電位電源（ＶＣＣ）に接続され、前記の第
１２のトランジスタ（Ｑ₃₁）と逆極性である第１３のト
ランジスタ（Ｑ₃₂）と、この第１３のトランジスタ（Ｑ
₃₂）のベースにベースが接続され、コレクタは前記の第
１１のトランジスタ（Ｑ₃₀）のコレクタに接続され、エ
ミッタは高電位電源（ＶＣＣ）に接続され、前記の第１
３のトランジスタ（Ｑ₃₂）と同極性である第１４のトラ
ンジスタ（Ｑ₃₃）とで構成され、前記の第１１のトラン
ジスタ（Ｑ₃₀）のコレクタが前記の第２のトランジスタ
（Ｑ₁₂）のベースに接続されているシュミット回路であ
る。

【００２０】

【作用】本発明に係るシュミット回路の原理を図１を参
照して説明する。図１は請求項１に対応するものであ
る。

【００２１】図１参照図において、破線をもって囲む部分は差動増幅回路であ
り、通常、ＥＣＬ回路と呼ばれる回路で、その構成は従
来技術の場合と同一である。１は入力端子であり、３・
４は出力端子である。Ｑ₁₁はベースが上記の入力端子１
に接続され、コレクタが抵抗Ｒ₁₁を介して高電位電源Ｖ
ＣＣに接続され、エミッタが定電流源Ｔ ₀を介して低電
位電源ＶＥＥに接続される第１のトランジスタである。
Ｑ₁₂はコレクタが抵抗Ｒ₁₂を介して高電位電源ＶＣＣに
接続され、エミッタが上記の第１のトランジスタＱ₁₁の
エミッタに接続される第２のトランジスタである。Ｑ₁₃
はベースが上記の第１のトランジスタＱ₁₁のコレクタに
接続され、コレクタが高電位電源ＶＣＣに接続され、エ
ミッタが出力端子３に接続される第１の出力用トランジ
スタである。Ｑ₁₄はベースが上記の第２のトランジスタ
Ｑ₁₂のコレクタに接続され、コレクタが高電位電源ＶＣ
Ｃに接続され、エミッタが出力端子４に接続される第２
の出力用トランジスタである。ＳＷ₁は第１のスイッチ
ング手段であり、Ｔ₁は第１の定電流源である。第１の
スイッチング手段ＳＷ₁と第１の定電流源Ｔ₁の直列回
路が上記の第２のトランジスタＱ₁₂のベースと高電位電
源ＶＣＣとの間に接続される。ＳＷ₂は第２のスイッチ
ング手段であり、Ｔ₂は第２の定電流源である。第２の
スイッチング手段ＳＷ₂と第２の定電流源Ｔ₂の直列回
路が上記の第２のトランジスタＱ₁₂のベースと低電位電
源ＶＥＥとの間に接続される。Ｒ₁₃は一端が第２のトラ
ンジスタＱ₁₂のベースに接続され、他端は基準電位Ｖ_r
が印加される端子２に接続される抵抗である。Ｉ₁・Ｉ
₂は電流である。

【００２２】つぎに、図１の回路の動作について説明す
る。入力端子１に低（Ｌ）レベル信号が入力されると、
上記の差動増幅回路の第２のトランジスタＱ₁₂側出力が
低レベル電位となり、この出力電位にもとづいて第１の
スイッチング手段ＳＷ₁はオンされ、第２のスイッチン
グ手段ＳＷ₂はオフされる。電流Ｉ₁が流れ、電流Ｉ ₂
は流れず、シュミット回路のしきい値を決定する、第２
のトランジスタＱ₁₂のベース電位Ｖ_THは、基準電位Ｖ_r
に対して抵抗Ｒ₁₃に流れる電流による電圧降下分だけ高
くなるので、次式のとおりである。

【００２３】

【数３】Ｖ_TH＝Ｖ_r＋Ｉ₁・Ｒ₁₃

【００２４】また、入力端子１に高（Ｈ）レベル信号が
入力されると、上記の差動増幅回路の第２のトランジス
タＱ₁₂側出力が高レベル電位となり、この出力電位にも
とづいて第１のスイッチング手段ＳＷ₁はオフされ、第
２のスイッチング手段ＳＷ₂はオンされる。電流Ｉ₂が
流れ、電流Ｉ₁は流れず、第２のトランジスタＱ₁₂のベ
ース電位Ｖ_TLは、次式のとおりである。

【００２５】

【数４】Ｖ_TL＝Ｖ_r−Ｉ₂・Ｒ₁₃

【００２６】上記の電流Ｉ₁とＩ₂を同一値に設定すれ
ば、本発明に係るシュミット回路のしきい値は基準電位
Ｖ_rに対して正負均等で温度変動に対して一定なヒステ
リシス幅を有することが可能であり、また、ヒステリシ
ス特性を持たない通常のＥＣＬ回路のしきい値は基準電
位Ｖ_rであるから、本発明に係るシュミット回路は、通
常のＥＣＬ回路のしきい値Ｖ_rが温度によってどのよう
に変動しても、安定したヒステリシス特性を持つことが
できる。

【００２７】

【実施例】以下、図面を参照して、本発明の３実施例に
係るシュミット回路について説明する。

【００２８】図２は第１実施例（請求項２に対応）に係
るシュミット回路の構成図である。

【００２９】図２参照図において、破線をもって囲む部分は差動増幅回路であ
り、通常、ＥＣＬ回路と呼ばれる回路で、その構成要素
のそれぞれに付された符号の説明は、原理説明図（図
１）における説明と同一なので省略する。Ｑ₂₂は、ベー
スが抵抗Ｒ₂₁及びレベルシフト回路Ｑ₂₁を介して第２の
トランジスタＱ₁₂のコレクタに接続され、コレクタは第
２のトランジスタＱ₁₂のベースに接続され、エミッタは
第３の定電流源Ｔ₃を介して低電位電源ＶＥＥに接続さ
れる第３のトランジスタである。Ｑ ₂₃は、この第３のト
ランジスタＱ₂₂のエミッタにエミッタが接続され、ベー
スは第２の基準電位Ｖ_r2用電源に接続される第４のトラ
ンジスタである。Ｑ₂₅は、この第４のトランジスタＱ₂₃
のコレクタにコレクタとベースとが接続され、エミッタ
は高電位電源ＶＣＣに接続され、上記の第４のトランジ
スタＱ₂₃と逆極性である第５のトランジスタである。Ｑ
₂₄は、この第５のトランジスタＱ₂₅のベースにベースが
接続され、エミッタは高電位電源ＶＣＣに接続され、コ
レクタは上記の第３のトランジスタＱ₂₂のコレクタに接
続され、第５のトランジスタＱ₂₅と同極性である第６の
トランジスタである。一点鎖線をもって囲む部分は第１
の基準電位発生回路であり、Ｖ_r1がその出力である第１
の基準電位である。Ｑ₁₅はベースに基準電位Ｖ_r0が印加
され、コレクタは高電位電源ＶＣＣに接続され、エミッ
タは第４の定電流源Ｔ₄を介して低電位電源ＶＥＥに接
続されるトランジスタである。Ｒ₁₃は一端が第２のトラ
ンジスタＱ₁₂のベースに接続され、他端が上記のトラン
ジスタＱ₁₅のエミッタに接続される抵抗である。Ｉ₁・
Ｉ₂・Ｉ₃は電流である。

【００３０】つぎに、上記の第１実施例に係るシュミッ
ト回路の動作について説明する。入力端子１に低（Ｌ）
レベル信号が入力されると、第１のトランジスタＱ₁₁は
オフし、第２のトランジスタＱ₁₂はオン状態であるか
ら、第２のトランジスタＱ₁₂のコレクタ電位は低レベル
電位であり、出力端子４からの出力は低レベル電位とな
り、出力端子３からの出力は高レベル電位となる。した
がってレベルシフト回路Ｑ₂₁の出力も低レベル電位であ
るから、第３のトランジスタＱ₂₂はオフし、第４のトラ
ンジスタＱ₂₃はオンとなり、第５のトランジスタＱ₂₅が
オンする。第５のトランジスタＱ₂₅と第６のトランジス
タＱ₂₄とはカレントミラー回路であるから、第５のトラ
ンジスタＱ₂₅のコレクタ電流Ｉ₂と同一電流が第６のト
ランジスタＱ₂₄のコレクタに流れる。すなわち電流Ｉ₁
と電流Ｉ₂とは等しい。この電流Ｉ ₂は電流Ｉ₃より小
さく設定される。この場合、シュミット回路の高い方の
しきい値Ｖ_THは次式のとおりである。

【００３１】

【数５】Ｖ_TH＝Ｖ_r1＋Ｉ₁・Ｒ₁₃ ＝Ｖ_r1＋Ｉ₂・Ｒ₁₃

【００３２】すなわち、Ｖ_THは、基準電位Ｖ_r1に対し
て、抵抗Ｒ₁₃における電圧降下分Ｉ₂・Ｒ₁₃だけ高くな
る。

【００３３】つぎに、入力端子１に入力する信号電圧を
上げて、上記のＶ_THを超過すると、第１のトランジスタ
Ｑ₁₁がオンし、第２のトランジスタＱ₁₂がオフするの
で、出力端子３からの出力は低レベル電位となり、出力
端子４からの出力は高レベル電位となる。よって、第３
のトランジスタＱ₂₂のベースは高電位となるので、第３
のトランジスタＱ₂₂はオンし、第４のトランジスタＱ₂₃
はオフとなり、第３のトランジスタＱ₂₂のコレクタに電
流Ｉ₂が流れる。第２の基準電位Ｖ_r2は、第３のトラン
ジスタＱ₂₂のベース電位レベルの高と低の中間のレベル
に設定する。また、第４のトランジスタＱ₂₃がオフであ
るから、第５のトランジスタＱ₂₅はオフとなり、したが
って、第６のトランジスタＱ₂₄もオフとなり、第６のト
ランジスタＱ₂₄のコレクタ電流Ｉ₁は流れなくなる。こ
のときの第２のトランジスタＱ₁₂のベース電位すなわち
シュミット回路の低い方のしきい値Ｖ_TLは次式のとおり
である。

【００３４】

【数６】Ｖ_TL＝Ｖ_r1−Ｉ₂・Ｒ₁₃ つまり、抵抗Ｒ₁₃を流れる電流の向きが逆転するので、
Ｖ_TLは基準電位Ｖ_r1に対してＩ₂・Ｒ₁₃だけ低くなり、
しきい値幅は２・Ｉ₂・Ｒ₁₃となる。

【００３５】同様に、入力端子１に入力する信号電圧を
下げて、上記のＶ_TLより下がると、第１のトランジスタ
Ｑ₁₁がオフし、第２のトランジスタＱ₁₂がオンし、第３
のトランジスタＱ₂₂のベース電位は低下するため、第３
のトランジスタＱ₂₂はオフし、トランジスタＱ₂₃・Ｑ₂₅
・Ｑ₂₄がオンするため電流Ｉ₁が流れる。その結果、し
きい値は上記のＶ_THに戻る。

【００３６】このシュミット回路の入出力特性は図３に
示すとおりである。この場合のヒステリシス幅は２・Ｉ
₂・Ｒ₁₃であり、常に第３の定電流源Ｔ₃によって設定
される電流Ｉ₂によって決定されるため、第１の基準電
位Ｖ_r1の温度等による変動とは無関係に一定となる。ま
た、第１の基準電位Ｖ_r1を基準として正負均等の値をと
るので安定した動作が可能である。また、電流Ｉ₂を変
えることによりヒステリシス幅を任意に変えることがで
きる。

【００３７】図４は本発明の第２実施例（請求項３に対
応）に係るシュミット回路の構成図である。

【００３８】図４参照本実施例においては、第１実施例の第３のトランジスタ
Ｑ₂₂に対応する第８のトランジスタＱ₂₇のベースに第２
の基準電位Ｖ_r2が印加され、第１実施例の第４のトラン
ジスタＱ₂₃に対応する第７のトランジスタＱ₂₆のベース
がレベルシフト回路Ｑ₂₁と抵抗Ｒ₂₁とを介して第１のト
ランジスタＱ₁₁のコレクタに接続され、第１実施例の第
５のトランジスタＱ₂₅には第９のトランジスタＱ₂₈が対
応し、第１実施例の第６のトランジスタＱ₂₄には第１０
のトランジスタＱ₂₉が対応している。その他の符号の説
明は第１実施例と同一である。

【００３９】本実施例は、第１実施例における差動トラ
ンジスタＱ₂₂・Ｑ₂₃の反対側にＥＣＬ回路の逆位相の出
力を印加しているので、シュミット回路全体の動作は第
１実施例の場合と同様になるのは勿論である。

【００４０】図５は本発明の第３実施例（請求項４に対
応）に係るシュミット回路の構成図である。

【００４１】図５参照本実施例においては、第１実施例における第３のトラン
ジスタＱ₂₂に対応する第１１のトランジスタＱ₃₀のベー
スが第１のレベルシフト回路Ｑ₂₁₁と抵抗Ｒ₂₁ ₁を介し
て第２のトランジスタＱ₁₂のコレクタに接続され、第１
実施例における第４のトランジスタＱ₂₃に対応する第１
２のトランジスタＱ₃₁のベースが第２のレベルシフト回
路Ｑ₂₁₂と抵抗Ｒ₂₁₂を介して第１のトランジスタＱ₁₁
のコレクタに接続され、第１実施例における第５のトラ
ンジスタＱ₂₅には第１３のトランジスタＱ₃₂が対応し、
第１実施例における第６のトランジスタＱ₂₄には第１４
のトランジスタＱ₃₃が対応している。その他の符号の説
明は第１実施例と同一である。

【００４２】本実施例においては、第１のトランジスタ
Ｑ₁₁のコレクタ電位を利用して第２の基準電位に相当す
るベース電位を形成するので、第２の基準電位Ｖ_r2用の
電源が不用となると云う利点がある。その他の動作につ
いては、第１実施例の場合と同様である。

【００４３】

【発明の効果】以上説明したように、本発明に係るシュ
ミット回路においては、ベースが入力端子に接続され、
コレクタが抵抗を介して高電位電源に接続される第１の
トランジスタと、コレクタが抵抗を介して高電位電源に
接続され、エミッタが上記の第１のトランジスタのエミ
ッタに接続される第２のトランジスタとを有し、第１の
トランジスタまたは第２のトランジスタのコレクタ電位
を出力する差動増幅回路における上記の第２のトランジ
スタのベースは抵抗を介して基準電位に接続され、この
ベースと高電位電源との間に第１のスイッチング手段と
第１の定電流源との直列回路が接続され、上記の第２の
トランジスタのベースと低電位電源との間には第２のス
イッチング手段と第２の定電流源との直列回路が接続さ
れており、上記の差動増幅回路の第２のトランジスタ側
の出力が低電位レベルのときは第１のスイッチング手段
はオンされ、第２のスイッチング手段はオフされ、上記
の第２のトランジスタ側の出力が高電位レベルのときは
第１のスイッチング手段はオフされ、第２のスイッチン
グ手段はオンされることゝされているので、シュミット
回路のしきい値を決定する第２のトランジスタのベース
電位が、このベースに接続された抵抗における同大の正
または負の電圧降下分を上記の基準電位に加算した値と
なるから、本発明に係るシュミット回路は、ヒステリシ
ス特性を持たない通常の差動増幅回路のしきい値（基準
電位）が温度によって変動しても、その通常のしきい値
を基準として温度変動に対して一定の正負均等のヒステ
リシス幅を持ったしきい値を有し、安定した動作をする
ことができる。

【００４４】したがって、本発明は、温度変動に対して
も安定したヒステリシス特性を容易に確保できるシュミ
ット回路を提供することができる。

【図面の簡単な説明】

【図１】本発明に係るシュミット回路の原理説明図であ
る。

【図２】本発明の第１実施例に係るシュミット回路の構
成図である。

【図３】図２に示すシュミット回路の入出力特性図であ
る。

【図４】本発明の第２実施例に係るシュミット回路の構
成図である。

【図５】本発明の第３実施例に係るシュミット回路の構
成図である。

【図６】従来技術に係るシュミット回路の一例の回路構
成図である。

【符号の説明】

１入力端子２端子３・４出力端子Ｑ₁₁ 第１のトランジスタＱ₁₂ 第２のトランジスタＱ₁₃ 第１の出力用トランジスタＱ₁₄ 第２の出力用トランジスタＱ₁₅ トランジスタＱ₂₁ レベルシフト回路Ｑ₂₂ 第３のトランジスタＱ₂₃ 第４のトランジスタＱ₂₄ 第６のトランジスタＱ₂₅ 第５のトランジスタＱ₂₆ 第７のトランジスタＱ₂₇ 第８のトランジスタＱ₂₈ 第９のトランジスタＱ₂₉ 第１０のトランジスタＱ₃₀ 第１１のトランジスタＱ₃₁ 第１２のトランジスタＱ₃₂ 第１３のトランジスタＱ₃₃ 第１４のトランジスタＱ₂₁₁ 第１のレベルシフト回路Ｑ₂₁₂ 第２のレベルシフト回路ＳＷ₁ 第１のスイッチング手段ＳＷ₂ 第２のスイッチング手段Ｔ₀ 定電流源Ｔ₁ 第１の定電流源Ｔ₂ 第２の定電流源Ｔ₃ 第３の定電流源Ｔ₄ 第４の定電流源Ｖ_r・Ｖ_r0 基準電位Ｖ_r1 第１の基準電位Ｖ_r2 第２の基準電位ＶＣＣ高電位電源ＶＥＥ低電位電源Ｒ_n 抵抗Ｉ₁・Ｉ₂・Ｉ₃ 電流

Claims

【特許請求の範囲】

【請求項１】ベースが入力端子（１）に接続され、コ
レクタが抵抗（Ｒ₁₁）を介して高電位電源（ＶＣＣ）に
接続される第１のトランジスタ（Ｑ₁₁）と、コレクタが
抵抗（Ｒ₁₂）を介して高電位電源（ＶＣＣ）に接続さ
れ、エミッタが前記第１のトランジスタ（Ｑ₁₁）のエミ
ッタに接続される第２のトランジスタ（Ｑ₁₂）とを有
し、前記第１のトランジスタ（Ｑ₁₁）のコレクタ電位ま
たは前記第２のトランジスタ（Ｑ₁₂）のコレクタ電位を
出力する差動増幅回路における前記第２のトランジスタ
（Ｑ₁₂）のベースには抵抗（Ｒ₁₃）を介して基準電位
（Ｖ_r）が印加され、前記第２のトランジスタ（Ｑ₁₂）
のベースと高電位電源（ＶＣＣ）との間には第１のスイ
ッチング手段（ＳＷ₁）と第１の定電流源（Ｔ₁）との
直列回路が接続され、前記第２のトランジスタ（Ｑ₁₂）
のベースと低電位電源（ＶＥＥ）との間には第２のスイ
ッチング手段（ＳＷ₂）と第２の定電流源（Ｔ₂）との
直列回路が接続されてなり、前記差動増幅回路の第２のトランジスタ（Ｑ₁₂）側の出
力が低電位レベルのときは前記第１のスイッチング手段
（ＳＷ₁）はオンされ、前記第２のスイッチング手段（ＳＷ₂）はオフされ、前記差動増幅回路の第２のトランジスタ（Ｑ₁₂）側の出
力が高電位レベルのときは前記第１のスイッチング手段
（ＳＷ₁）はオフされ、前記第２のスイッチング手段（ＳＷ₂）はオンされるこ
とを特徴とするシュミット回路。
【請求項２】前記第１のスイッチング手段（Ｓ
Ｗ₁）、第１の定電流源（Ｔ₁）、第２のスイッチング
手段（ＳＷ₂）及び第２の定電流源（Ｔ₂）は、ベース
がレベルシフト回路（Ｑ₂₁）を介して前記第２のトラン
ジスタ（Ｑ₁₂）のコレクタに接続され、エミッタは第３
の定電流源（Ｔ₃）を介して低電位電源（ＶＥＥ）に接
続される第３のトランジスタ（Ｑ₂₂）と、該第３のトランジスタ（Ｑ₂₂）のエミッタにエミッタが
接続され、ベースには第２の基準電位（Ｖ_r2）が印加さ
れる第４のトランジスタ（Ｑ₂₃）と、該第４のトランジスタ（Ｑ₂₃）のコレクタにコレクタと
ベースが接続され、エミッタは高電位電源（ＶＣＣ）に
接続され、前記第４のトランジスタ（Ｑ₂₃）と逆極性で
ある第５のトランジスタ（Ｑ₂₅）と、該第５のトランジスタ（Ｑ₂₅）のベースにベースが接続
され、コレクタは前記第３のトランジスタ（Ｑ₂₂）のコ
レクタに接続され、エミッタは高電位電源（ＶＣＣ）に
接続され、前記第５のトランジスタ（Ｑ₂₅）と同極性で
ある第６のトランジスタ（Ｑ₂₄）とで構成され、前記第３のトランジスタ（Ｑ₂₂）のコレクタが前記第２
のトランジスタ（Ｑ₁₂）のベースに接続されてなること
を特徴とする請求項１記載のシュミット回路。
【請求項３】前記第１のスイッチング手段（Ｓ
Ｗ₁）、第１の定電流源（Ｔ₁）、第２のスイッチング
手段（ＳＷ₂）及び第２の定電流源（Ｔ₂）は、ベース
がレベルシフト回路（Ｑ₂₁）を介して前記第１のトラン
ジスタ（Ｑ₁₁）のコレクタに接続され、エミッタは第３
の定電流源（Ｔ₃）を介して低電位電源（ＶＥＥ）に接
続される第７のトランジスタ（Ｑ₂₆）と、該第７のトランジスタ（Ｑ₂₆）のエミッタにエミッタが
接続され、ベースには第２の基準電位（Ｖ_r2）が印加さ
れる第８のトランジスタ（Ｑ₂₇）と、前記第７のトランジスタ（Ｑ₂₆）のコレクタにコレクタ
とベースが接続され、エミッタは高電位電源（ＶＣＣ）
に接続され、前記第７のトランジスタ（Ｑ₂₆）と逆極性
である第９のトランジスタ（Ｑ₂₈）と、該第９のトランジスタ（Ｑ₂₈）のベースにベースが接続
され、コレクタは前記第８のトランジスタ（Ｑ₂₇）のコ
レクタに接続され、エミッタは高電位電源（ＶＣＣ）に
接続され、前記第９のトランジスタ（Ｑ₂₈）と同極性で
ある第１０のトランジスタ（Ｑ₂₉）とで構成され、前記第８のトランジスタ（Ｑ₂₇）のコレクタが前記第２
のトランジスタ（Ｑ₁₂）のベースに接続されてなること
を特徴とする請求項１記載のシュミット回路。
【請求項４】前記第１のスイッチング手段（Ｓ
Ｗ₁）、第１の定電流源（Ｔ₁）、第２のスイッチング
手段（ＳＷ₂）及び第２の定電流源（Ｔ₂）は、ベース
が第１のレベルシフト回路（Ｑ₂₁₁）を介して前記第２
のトランジスタ（Ｑ ₁₂）のコレクタに接続され、エミッ
タは第３の定電流源（Ｔ₃）を介して低電位電源（ＶＥ
Ｅ）に接続される第１１のトランジスタ（Ｑ₃₀）と、該第１１のトランジスタ（Ｑ₃₀）のエミッタにエミッタ
が接続され、ベースは第２のレベルシフト回路
（Ｑ₂₁₂）を介して前記第１のトランジスタ（Ｑ₁₁）の
コレクタに接続される第１２のトランジスタ（Ｑ₃₁）
と、該第１２のトランジスタ（Ｑ₃₁）のコレクタにコレクタ
とベースが接続され、エミッタは高電位電源（ＶＣＣ）
に接続され、前記第１２のトランジスタ（Ｑ₃₁）と逆極
性である第１３のトランジスタ（Ｑ₃₂）と、該第１３のトランジスタ（Ｑ₃₂）のベースにベースが接
続され、コレクタは前記第１１のトランジスタ（Ｑ₃₀）
のコレクタに接続され、エミッタは高電位電源（ＶＣ
Ｃ）に接続され、前記第１３のトランジスタ（Ｑ₃₂）と
同極性である第１４のトランジスタ（Ｑ₃₃）とで構成さ
れ、前記第１１のトランジスタ（Ｑ₃₀）のコレクタが前記第
２のトランジスタ（Ｑ ₁₂）のベースに接続されてなるこ
とを特徴とする請求項１記載のシュミット回路。