JPH0799802B2

JPH0799802B2 - レベルシフト回路

Info

Publication number: JPH0799802B2
Application number: JP61061470A
Authority: JP
Inventors: 紀之山下
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-03-19
Filing date: 1986-03-19
Publication date: 1995-10-25
Anticipated expiration: 2010-10-25
Also published as: JPS62219704A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、例えば論理回路の出力レベルをアナログ回
路の入力レベルに変換する場合に用いて好適なレベルシ
フト回路に関する。

〔発明の概要〕

この発明は、電源電圧に依存するレベルの信号を電源電
圧に依存しないレベルに変換するレベルシフト回路にお
いて、信号電源回路の電源電圧と対応する電流を発生さ
せ、カレントミラーによりこの電流に対応する電流を抵
抗に流し、この抵抗及びカレントミラーの出力側回路と
の間から出力を得るようにすることにより、入力信号を
レベルシフトすると共に、信号電源回路の電源電圧に依
存しない出力を得るようにしたものである。

〔従来の技術〕

差動回路を基本構成とするECL回路は、第５図に示すよ
うに構成される。

第５図において151及び152が差動回路を構成するトラン
ジスタである。トランジスタ151及び152の互いのエミッ
タが共通接続され、この接続点がトランジスタ153のコ
レクタに接続される。トランジスタ153のエミッタが抵
抗154を介して接地端子155に接続される。トランジスタ
153のベースがトランジスタ156のベースに接続されると
共に、トランジスタ156のコレクタに接続される。トラ
ンジスタ156のエミッタが抵抗157を介して接地端子155
に接続される。トランジスタ156のベースとトランジス
タ156のコレクタの接続点が抵抗158を介して電源電圧Vc
cの電源端子159に接続される。

トランジスタ151のベースが入力端子160に接続される。
トランジスタ152のベースが入力端子151に接続される。
トランジスタ151のコレクタが抵抗162を介して電源端子
159に接続されると共に、エミッタフォロワトランジス
タ164のベースに接続される。トランジスタ152のコレク
タが抵抗163を介して電源端子159に接続されると共に、
エミッタフォロワトランジスタ165のベースに接続され
る。エミッタフォロワトランジスタ164のコレクタが電
源端子159に接続される。エミッタフォロワトランジス
タ165のコレクタが電源端子159に接続される。エミッタ
フォロワトランジスタ164のエミッタが出力端子166に接
続される。エミッタフォロワトランジスタ165のエミッ
タが出力端子167に接続される。

入力端子160にハイレベルが供給され、入力端子161にロ
ーレベルが供給されると、トランジスタ151がオンし、
トランジスタ152がオフする。このため、トランジスタ1
51のコレクタの出力がローレベルになり、トランジスタ
152のコレクタの出力がハイレベルになる。したがっ
て、出力端子166がらローレベルが出力され、出力端子1
67からハイレベルが出力される。

入力端子161にハイレベルが供給され、入力端子160にロ
ーレベルが供給されると、トランジスタ152がオンし、
トランジスタ151がオフする。このため、トランジスタ1
52のコレクタがローレベルになり、トランジスタ151の
コレクタがハイレベルになる。したがって、出力端子16
6からハイレベルが出力され、出力端子167からローレベ
ルが出力される。

出力端子166及び167からの出力信号のハイレベルV_Hは、
電源端子169に供給される電源電圧Vcc、エミッタフォロ
ワトランジスタ164及び165のベース・エミッタ間電圧を
V_BEとすると、 V_H＝Vcc−V_BE となる。

〔発明が解決しようとする問題点〕

このように、ECL回路の出力レベルは、電源端子109に供
給される電源電圧Vccに依存する。論理回路では、この
電源電圧Vccは例えば5Vに定められていて、この電源電
圧Vccを供給する5V電源は、（5V±0.5V）の電圧変動が
許容されている。このため、この電源電圧Vccは、（5V
±0.5V）の範囲内で変動が生じることが考えられる。

一方、アナログ系の回路では、レギュレータを使用して
電源を供給し、電圧変動が殆ど生じないようになされて
いる。このため、ECL回路の出力信号をアナログ系の回
路に入力させる場合、ECL回路の出力レベルをアナログ
系の回路の所定の入力レベルまでレベルシフトさせると
共に、このように、電源電圧Vccに依存して変動するECL
回路の出力を電源電圧Vccに依存せず一定となるように
する必要がある。

したがって、この発明の目的は、電源電圧Vccに依存す
る出力信号を所定レベルまでレベルシフトさせると共
に、電源電圧Vccに依存しない出力信号を取り出すこと
ができるレベルシフト回路を提供することにある。

〔問題点を解決するための手段〕

この発明は、信号源回路の電源電圧と対応する電流を発
生する抵抗及びトランジスタと基準電位間に接続された
カレントミラーの入力側回路と、入力側回路の出力信号が供給されるエミッタフォロワト
ランジスタとこのトランジスタのエミッタと基準電位点
間に接続された抵抗及びカレントミラーの出力側回路とを備え、抵抗及びカレントミラーの出力側回路との間か
ら出力を得るようにしたレベルシフト回路である。

〔作用〕

信号源回路の電源電圧と対応する電流が形成され、この
電流と等しい電流がカレントミラー回路により抵抗33及
び34に流される。入力端子31及び32には、電源電圧Vcc
の依存を受ける信号源回路の出力が供給される。抵抗33
及び34に流れる電流が信号源回路の電源電圧と対応して
変化し、出力端子37及び38から電源電圧Vccに依存しな
い出力が取り出される。

〔実施例〕

この発明の実施例について以下の順序に従って説明す
る。

a.一実施例 b.他の実施例 c.更に他の実施例 a.一実施例第１図はこの発明の一実施例を示すものである。第１図
において、破線で囲んで示す１がECL回路、２がレベル
シフト回路である。ECL回路１は、差動回路を構成する
トランジスタ11及び12を基本構成としている。

トランジスタ11及び12の互いのエミッタが共通接続さ
れ、この接続点がトランジスタ13のコレクタに接続され
る。トランジスタ13のエミッタが抵抗14を介して接地端
子15に接続される。トランジスタ13のベースがトランジ
スタ16のベースに接続されると共に、トランジスタ16の
コレクタに接続される。トランジスタ16のエミッタが抵
抗17を介して接地端子15に接続される。トランジスタ16
のベースとトランジスタ16のコレクタの接続点が抵抗18
を介して電源電圧Vccの電源端子19に接続される。

トランジスタ11のベースが入力端子20に接続される。ト
ランジスタ12のベースが入力端子21に接続される。トラ
ンジスタ11のコレクタが抵抗22を介して電源端子19に接
続されると共に、エミッタフォロワトランジスタ24のベ
ースに接続される。トランジスタ12のコレクタが抵抗23
を介して電源端子19に接続されると共に、エミッタフォ
ロワトランジスタ25のベースに接続される。エミッタフ
ォロワトランジスタ24のコレクタが電源端子19に接続さ
れる。エミッタフォロワトランジスタ25のコレクタが電
源端子19に接続される。エミッタフォロワトランジスタ
24のエミッタが出力端子26に接続される。エミッタフォ
ロワトランジスタ25のエミッタが出力端子27に接続され
る。

入力端子20にハイレベルが供給され、入力端子21にロー
レベルが供給されると、トランジスタ11がオンし、トラ
ンジスタ12がオフする。このため、トランジスタ11のコ
レクタの出力がローレベルになり、トランジスタ12のコ
レクタの出力がハイレベルになる。したがって、出力端
子26からローレベルが出力され、出力端子27からハイレ
ベルが出力される。

入力端子21にハイレベルが供給され、入力端子20にロー
レベルが供給されると、トランジスタ12がオンし、トラ
ンジスタ11がオフする。このため、トランジスタ12のコ
レクタがローレベルになり、トランジスタ11のコレクタ
がハイレベルになる。したがって、出力端子26からハイ
レベルが出力され、トランジスタ27からローレベルが出
力される。

出力端子26及び27からの出力信号のハイレベルV_Hは、電
源端子19に供給される電源電圧Vcc、エミッタフォロワ
トランジスタ24及び25のベース・エミッタ間電圧をV_BE
とすると、 V_H＝Vcc−V_BE となる。

ECL回路１の出力端子26及び27がレベルシスト回路２の
入力端子31及び32に夫々接続される。入力端子31が抵抗
33を介してトランジスタ35のコレクタに接続され、抵抗
33とトランジスタ35のコレクタとの接続点が出力端子37
に接続される。入力端子32が抵抗34を介してトランジス
タ36のコレクタに接続され、抵抗34とトランジスタ36の
コレクタとの接続点が出力端子38に接続される。

トランジスタ35のエミッタが抵抗39を介して接地端子15
に接続される。トランジスタ36のエミッタが抵抗40を介
して接地端子15に接続される。トランジスタ35及び36の
ベースがトランジスタ41のベースに共通接続される。ト
ランジスタ41のエミッタが抵抗42を介して接地端子15に
接続される。トランジスタ41のベースが抵抗43を介して
接地端子15に接続されると共に、トランジスタ44のエミ
ッタに接続される。トランジスタ41のコレクタがトラン
ジスタ44のベースに接続されると共に、PNP形トランジ
スタ45のコレクタに接続される。

トランジスタ44のコレクタが電源端子19に接続される。
トランジスタ45のエミッタが抵抗46を介して電源端子19
に接続される。トランジスタ45のベースと接地端子15と
の間に基準電圧源47が接続される。

レベルシフト回路２の出力端子37の出力レベルVout
₁は、入力端子31に供給される入力レベルをVin₁、抵抗3
3の抵抗値をR₃₃、トランジスタ35を流れる電流をi₂とす
ると、 Vout₁＝Vin₁−i₂R₃₃ ・・・（１）となる。

また、レベルシフト回路２の出力端子38の出力レベルVo
ut₂は、入力端子32に供給される入力レベルをVin₂、抵
抗34の抵抗値をR₃₄、トランジスタ36を流れる電流をi₃
とすると、 Vout₂＝Vin₂−i₃R₃₄ ・・・（２）となる。

トランジスタ41,44及びトランジスタ35,36は、カレント
ミラー回路を構成している。したがって、トランジスタ
35及び36を流れる電流i₂及びi₃は、トランジスタ45を流
れる電流i₁に等しく、（i₁＝i₂＝i₃）である。

基準電圧源47の基準電圧をV_R、トランジスタ45をベース
・エミッタ間電圧をV_BEとすると、トランジスタ45をエ
ミッタ電圧は、（V_R＋V_BE）である。したがって、抵抗4
6の抵抗値をR₄₆、電源端子19に供給される電源電圧をVc
cとすると、トランジスタ45を流れる電流i₁は、 i₁＝（Vcc−（V_R＋V_BE））/R₄₆ ・・・（３）となる。

（i₁＝i₂＝i₃）であるから、（１）式，（３）式より、
出力端子37の出力レベルVout₁は、 Vout₁＝Vin₁−（Vcc−V_R−V_BE）R₃₃/R₄₆ ・・・（４）として求められる。また、（２）式，（３）式より、出
力端子38の出力レベルVout₂は、 Vout₂＝Vin₂−（Vcc−V_R−V_BE）R₃₄/R₄₆ ・・・（５）として求められる。

ここで、R₄₆＝R₃₃＝R₃₄となるように抵抗46,33,34の抵
抗値を設定すれば、 Vout₁＝Vin₁−（Vcc−V_R−V_BE）・・・（６） Vout₂＝Vin₂−（Vcc−V_R−V_BE）・・・（７）となる。

レベルシフト回路２の入力端子31及び32には、ECL回路
１の出力が供給される。ECL回路１の出力信号のハイレ
ベルV_Hは、前述のように、 V_H＝Vcc−V_BE ・・・（８）である。このECL回路１の出力がレベルシフト回路２の
入力信号Vin₁及びVin₂として入力端子31及び32に供給さ
れる。したがって、ECL回路１の出力端子26の出力又は
出力端子27の出力がハイレベルの時には、（６）式，
（７）式より、レベルシフト回路２の出力端子37の出力
又は出力端子38の出力は、夫々、 Vout₁＝V_R ・・・（９） Vout₂＝V_R ・・・（10）となる。上式からわかるように、出力端子37及び38から
出力される信号レベルは、基準電圧源47の基準電圧V_Rに
より設定される。この出力信号レベルは、電源端子19に
供給される電源電圧Vccに依存していない。したがっ
て、電源電圧Vccに変動が生じても、出力端子37及び38
の出力信号レベルの変動は生じない。

ところで、上述の一実施例におけるPNP形トランジスタ4
5としては、その電流増幅率h_FEが小さいとそのベース電
流が無視できない程大きくなってしまうため、電流増幅
率h_FEの大きいものを用いる必要がある。したがって、
ラテラルトランジスタを使う場合には、第２図に示すよ
うに、PNP形トランジスタ51とNPN形トランジスタ52とを
コンプリメンタリダーリントン接続して、電流増幅率h
_FEを高くするようにする必要がある。

ところが、このように、PNP形トランジスタ45を代わり
にPNP形トランジスタ51とNP形トランジスタ52のダーリ
ントン接続を用いると、NPN形トランジスタ52のベース
・エミッタ間電圧V_BEが付加されるため、その分PNP形ト
ランジスタ51のベースに供給する基準電圧V_Rを低く設定
できなくなり、基準電圧V_Rを3V_BE以下にしなければなら
ない。（９）式，（10）式より、出力電圧Vout₁及びVou
t₂は、基準電圧V_Rと等しい。このため、基準電圧V_Rを低
く設定できないと、出力電圧Vout₁及びVout₂を低く設定
できなくなる。

b.他の実施例第３図は、この発明の他の実施例を示すものである。第
３図において、１はECL回路である。このECL回路１は、
前述の一実施例と同様に構成されている。ECL回路１の
出力端子26及び27がレベルシフト回路３の入力端子61及
び62に夫々接続される。

入力端子61が抵抗63を介してトランジスタ65をコレクタ
に接続され、抵抗63とトランジスタ65のコレクタの接続
点が出力端子67に接続される。入力端子62が抵抗64を介
してトランジスタ66のコレクタに接続され、抵抗64とト
ランジスタ66のコレクタの接続点が出力端子68に接続さ
れる。

トランジスタ56のエミッタが抵抗69を介して接地端子15
に接続される。トランジスタ66のエミッタが抵抗70を介
して接地端子15に接続される。トランジスタ65及びトラ
ンジスタ66のベースがトランジスタ71のベースに接続さ
れる。トランジスタ71のエミッタが抵抗72を介して接地
端子15に接続される。トランジスタ71のベースが抵抗73
を介して接地端子15に接続されると共に、トランジスタ
74のエミッタに接続される。トランジスタ74のコレクタ
が電源端子19に接続される。

トランジスタ74のベースとトランジスタ71のコレクタと
の接続点がトランジスタ75のエミッタに接続される。ト
ランジスタ75のベースがPNP形トランジスタ76のコレク
タに接続され、トランジスタ75のコレクタがトラジスタ
76のエミッタに接続され、トランジスタ75及び76がコン
プリメンタリダーリントン接続とされる。トランジスタ
75のコレクタとトランジスタ76のエミッタとの接続点が
抵抗77を介して電源端子19に接続されると共に、トラン
ジスタ75のコレクタとトランジスタ76のエミッタとの接
続点が抵抗78の一端に接続される。

抵抗78の他端がダイオード79のアノードに接続されると
共に、抵抗78の他端と接地端子15との間に基準電圧源80
が後続される。ダイオード79のカソードが抵抗81を介し
てトランジスタ76のベースに接続されると共に、抵抗82
を介して接地端子15に接続される。

レベルシフト回路３の出力端子67及び68の出力レベルVo
ut₁₁及びVout₁₂は、入力端子61及び62に供給される入力
レベルを夫々Vin₁₁及びVin₁₂とし、抵抗63及び64の抵抗
値を夫々R₆₃及びR₆₄とし、トランジスタ65及び66を流れ
る電流を夫々i₁₂及びi₁₃とすると、 Vout₁₁＝Vin₁₁−i₁₂R₆₃ ・・・（11） Vout₁₂＝Vin₁₂−i₁₃R₆₄ ・・・（12）となる。

トランジスタ71,74及びトランジスタ65,66は、カレント
ミラー回路を構成している。したがって、トランジスタ
65及び66を流れる電流i₁₂及びi₁₃は、ダーリントン接続
のトランジスタ75及び76を流れる電流i₁₁に等しく、（i
₁₁＝i₁₂＝i₁₃）である。

この電流i₁₁は、以下のようにして求められる。基準電
圧源80の電圧をV_F1、抵抗81の抵抗値をR₈₁、抵抗82の抵
抗値をR₈₂とし、ダイオード79の電圧降下をV_BEとする
と、トランジスタ76のベースに供給される電圧V_R1は、 V_R1＝（V_F1−V_BE）R₈₂/（R₈₁＋R₈₂）・・・（13）となる。トランジスタ76のエミッタ電圧V_Eは、この電圧
V_R1より、トランジスタ76のベース・エミッタ間電圧V_BE
だけ高いレベルにあり、 V_E＝V_R1＋V_BE ・・・（14）である。したがって、電源端子19の電源電圧Vccとダー
リントン接続のトランジスタ75のコレクタとトランジス
タ76のエミッタとの接続点の電圧V_Eとの電位差は、 Vcc−V_E＝Vcc−V_R1−V_BE ・・・（15）となり、基準電圧V_F1と、ダーリントン接続のトランジ
スタ75のコレクタとトランジスタ76のエミッタとの接続
点の電圧V_Eの電位差は、 V_F1−V_E＝V_F1−V_R1−V_BE ・・・（16）となる。故に、抵抗77の抵抗値をR₇₇とすると、抵抗77
を流れる電流i₁₄は、 i₁₄＝（Vcc−V_R1−V_BE）/R₇₇ ・・・（17）となり、また、抵抗78の抵抗値をR₇₈とすると、抵抗78
を介して流れる電流i₁₅は、 i₁₅＝（V_F1−V_R1−V_BE）/R₇₈ ・・・（18）となる。

ダーリントン接続のトランジスタ75及び76を流れる電流
i₁₁は、電流i₁₄と電流i₁₅との和になる。したがって、
ダーリントン接続のトランジスタ75及び76を流れる電流
i₁₁は、 i₁₁＝（Vcc−V_R1−V_BE）/R₇₇＋（V_F1−V_R1−V_BE）/R₇₈
・・・（19）となる。

レベルシフト回路３の入力端子61及び62には、ECL回路
１の出力が供給される。ECL回路１の出力信号のハイレ
ベルV_Hは、 V_H＝Vcc−V_BE である。（i₁₁＝i₁₂＝i₁₃）であり、出力端子67及び68
の出力レベルVout₁₁及びVout₁₂は、（11）式及び（12）
式で示すように求められるので、入力端子61又は入力端
子62にECL回路１のハイレベルV_Hが供給された時の出力
端子67の出力レベルVout₁₁又は出力端子68の出力レベル
Vout₁₂は、夫々、 Vout₁₁＝Vcc−V_BE−R₆₃（Vcc−V_R1−V_BE）/R₇₇ −R₆₃（V_F1−V_R1−V_BE）/R₇₈ ・・・（20） Vout₁₂＝Vcc−V_BE−R₆₄（Vcc−V_R1−V_BE）/R₇₇ −R₆₄（V_F1−V_R1−V_BE）/R₇₈ ・・・（21）となる。

（20）式及び（21）式において、 R₆₃＝R₆₄＝R₇₇ ・・・（22）とすれば、Vccの項を消すことができる。電圧V_R1は、
（13）式より、 V_R1＝（V_F1−V_BE）R₈₂/（R₈₁＋R₈₂）として求められる。ここで、 R₈₂/（R₈₁＋R₈₂）＝Ｋとし、 V_R1＝（V_F1−V_BE）Ｋとし、（R₆₃＝R₆₄＝R₇₇）とすると、出力レベルVout₁₁
及びVout₁₂は、 Vout₁₁＝（（R₆₃＋R₇₈）K/R₇₈−R₆₃/R₇₈）（V_F1−V_BE）
・・・（23） Vout₁₂＝（（R₆₄＋R₇₈）K/R₇₈−R₆₄/R₇₈）（V_F1−V_BE）
・・・（24）となる。

（23）式，（24）式より、出力レベルVout₁₁及びVout₁₂
は、電源電圧Vccに依存しない。

（23）式，（24）式より、（V_F1−V_BE）より温度特性が
決まる。基準電圧80の電圧V_F1を例えば0.7Vとすると、 V_F1−V_BE＝3.5V となる。ベース・エミッタ間電圧V_BEが例えば１℃あた
り2mV変化するとすると、（V_F1−V_BE＝3.5V）であるか
ら、ベース・エミッタ間電圧V_BEが１℃変化したときの
変化に対する（V_F1−V_BE）の変化の割合は、（3500/2）×100＝0.057％である。上式より、40℃温度変化が生じたとしても、
（V_F1−V_BE）に対する変化の割合は、 0.057％×40＝2.3％程度である。したがって、第３図に示すレベルシフト回
路は、温度特性が非常に良好であるといえる。

c.更に他の実施例第４図はこの発明の更に他の実施例である。第４図にお
いては、１はECL回路である。このECL回路１は、前述の
一実施例と同様に構成されている。ECL回路１の出力端
子26及び27がレベルシフト回路４の入力端子91及び92に
夫々接続される。

入力端子91が抵抗93を介してトランジスタ95のコレクタ
に接続されると共に、出力端子97に接続される。入力端
子92が抵抗94を介してトランジスタ96のコレクタに接続
されると共に、出力端子98に接続される。

トランジスタ95のエミッタが抵抗99を介して接地端子15
に接続される。トランジスタ96のエミッタが抵抗100を
介して接地端子15に接続される。トランジスタ95及び96
のベースが共通接続され、この接続点がトランジスタ10
1のベースに接続されると共に、トランジスタ102のエミ
ッタに接続される。トランジスタ101のエミッタが抵抗1
03を介して接地端子15に接続される。トランジスタ102
のエミッタが抵抗104を介して接地端子15に接続され
る。トランジスタ102のコレクタが電源端子19に接続さ
れる。トランジスタ102のベースがトランジスタ101のコ
レクタに接続される。

NPN形トランジスタ105のベースがPNP形トランジスタ106
のコレクタに接続され、トランジスタ105をコレクタが
トランジスタ106のエミッタに接続され、トランジスタ1
05及び106がコンプリメンタリダーリントン接続とされ
る。トランジスタ105のエミッタがトランジスタ102のベ
ースとトランジスタ101のコレクタとの接続点に接続さ
れる。トランジスタ105のコレクタとトランジスタ106の
エミッタとの接続点が抵抗107を介して電源端子19に接
続される。

NPN形トランジスタ108のベースがPNP形トランジスタ109
のコレクタに接続され、トランジスタ108のコレクタが
トランジスタ109のエミッタに接続され、トランジスタ1
08及び109がコンプリメンタリダーリントン接続とされ
る。トランジスタ108のエミッタがトランジスタ102のベ
ースとトランジスタ101のコレクタとの接続点に接続さ
れる。トランジスタ108のコレクタとトランジスタ109の
エミッタとの接続点が抵抗110の一端に接続される。

抵抗110の他端と接地端子15との間に基準電圧源111が接
続されると共に、抵抗112,113,114の直列接続が接続さ
れる。抵抗112と抵抗113の接続点がトランジスタ115の
ベースに接続される。トランジスタ115のコレクタが電
源端子19に接続される。トランジスタ115のエミッタが
トランジスタ109のベースに接続されると共に、抵抗116
を介して接地端子15に接続される。抵抗113と抵抗114の
接続点がトランジスタ106のベースに接続される。

レベルシフト回路４の出力端子97及び98の出力レベルVo
ut₂₁及びVout₂₂は、入力端子91及び92に供給される入力
レベルを夫々Vin₂₁及びVin₂₂とし、抵抗93及び94の抵抗
値をR₉₃,R₉₄とし、トランジスタ95及び96を流れる電流
をi₂₂及びi₂₃とすると、 Vout₂₁＝Vin₂₁−i₂₂R₉₃ ・・・（31） Vout₂₂＝Vin₂₂−i₂₃R₉₄ ・・・（32）となる。

トランジスタ101,102及びトランジスタ95,96はカレント
ミラー回路を構成している。したがって、トランジスタ
95及び96を流れる電流i₂₂及びi₂₃は、トランジスタ101
を流れる電流i₂₁に等しい。トランジスタ101を流れる電
流i₂₁は、ダーリントン接続のトランジスタ105及び106
を流れる電流i₂₄とダーリントン接続のトランジスタ108
及び109を流れる電流i₂₅との和になる。

ダーリントン接続のトランジスタ105及び106を流れる電
流i₂₄は、以下のようにして求められる。

基準電圧源111の電圧をV_F10とするとし、抵抗112,113,1
14の抵抗値を夫々R₁₁₂,R₁₁₃,R₁₁₄とすると、抵抗113と
抵抗114の接続点の電圧V₁₂は、 V₁₂＝V_F10R₁₁₄/（R₁₁₂＋R₁₁₃＋R₁₁₄）・・・（33）として求められる。ここで、 K₁₁＝R₁₁₄/（R₁₁₂＋R₁₁₃＋R₁₁₄）とおくとすると、 V₁₂＝V_F10K₁₁ ・・・（34）である。トランジスタ106のベースには、この電圧V
₁₂（＝V_F10K₁₁）が供給される。したがって、トランジ
スタ106のエミッタ電圧V_E11は、ベース・エミッタ間電
圧をV_BEとすると、 V_E11＝V_F10K₁₁＋V_BE ・・・（35）となる。これにより、電源端子19の電源電圧をVcc、抵
抗107の抵抗値をR₁₀₇とすると、ダーリントン接続のト
ランジスタ105及び106を流れる電流i₂₄が i₂₄＝（Vcc−V_F10K₁₁−V_BE）/R₁₀₇ ・・・（36）として求めらる。

一方、ダーリントン接続のトランジスタ108及び109を流
れる電流i₂₅は、以下のようにして求められる。

抵抗112と抵抗113の接続点の電圧V₁₁は、 V₁₁＝V_F10（R₁₁₃＋R₁₁₄）／（R₁₁₂＋R₁₁₃＋R₁₁₄）・・
・（37）として求めらる。ここで、 K₁₂＝（R₁₁₃＋R₁₁₄）／（R₁₁₂＋R₁₁₃＋R₁₁₄）とおくとすると、 V₁₁＝V_F10K₁₂ ・・・（38）である。トランジスタ109のベースには、この電圧V
₁₁（＝V_F10K₁₂）よりトランジスタ115のベース・エミッ
タ間電圧V_BE低い電圧が供給される。したがって、トラ
ンジスタ109のエミッタ電圧V_E12は、 V_E12＝V_F10K₁₂ ・・・（39）となる。これにより、抵抗110の抵抗値をR₁₁₀とする
と、ダーリントン接続のトランジスタ108及び109を流れ
る電流i₂₅が i₂₅＝（V_F10−V_F10K₁₂）/R₁₁₀ ・・・（40）として求められる。

したがって、トランジスタ101を流れる電流i₂₁は、 i₂₁＝（Vcc−V_F10K₁₁−V_BE）/R₁₀₇ ＋（V_F10−V_F10K₁₂）/R₁₁₀ ・・・（41）となる。トランジスタ95及び96に流れる電流i₂₂及びi₂₃
は、この電流i₂₁に等しい。

レベルシフト回路４の入力端子91及び92には、ECL回路
１の出力が供給される。ECL回路１の入力信号のハイレ
ベルV_Hは、 V_H＝Vcc−V_BE である。（i₂₁＝i₂₂＝i₂₃）であり、出力端子97及び98
の出力レベルVout₂₁及びVout₂₂は、（31）式，（32）式
で示すように求められるので、入力端子91又は入力端子
92にECL回路１のハイレベルV_Hが供給された時の出力端
子97の出力レベルVout₂₁又は出力端子98の出力レベルVo
ut₂₂は、夫々、 Vout₂₁＝Vcc−V_BE−（Vcc−V_F10K₁₁−V_BE）R₉₃/R₁₀₇ −（V_F10−V_F10K₁₂）R₉₃/R₁₁₀ ・・・（42） Vout₂₂＝Vcc−V_BE−（Vcc−V_F10K₁₁−V_BE）R₉₄/R₁₀₇ −（V_F10−V_F10K₁₂）R₉₄/R₁₁₀ ・・・（43）となる。

（42）式，（43）式において、 R₉₃＝R₉₄＝R₁₀₇ ・・・（44）とすると、 Vout₂₁＝V_F10（K₁₁−（１−K₁₂）R₉₃/R₁₁₀）・・・（4
5） Vout₂₂＝V_F10（K₁₁−（１−K₁₂）R₉₄/R₁₁₀）・・・（4
6）となる。（45）式，（46）式から明らかなように、出力
レベルVout₂₁及びVout₂₂は、電源電圧Vccの項を含ま
ず、また、温度特性の影響を受けるベース・エミッタ間
電圧V_BEの項が含まれない。したがって、電源電圧Vccに
依存せず、温度特性が極めて良好である。

（45）式，（46）式より、出力レベルは、直流電圧V_F10
の（K₁₁−（１−K₁₂）R₉₃/R₁₁₀）倍の出力となる。ここ
で、抵抗110の抵抗値R₁₁₀を十分大きくすると、 Vout₂₁＝V_F10K₁₁ ・・・（47） Vout₂₂＝V_F10K₁₁ ・・・（48）となる。抵抗110の抵抗値R₁₁₀を有限なある値に下げれ
ば、出力レベルVout₂₁及びVout₂₂は、V_F10K₁₁以下にす
ることができる。

〔発明の効果〕

この発明に依れば、信号源回路の電源電圧と対応する電
流が形成され、この電流と等しい電流が抵抗33及び34に
流される。入力端子31及び32には、電源電圧Vccの依存
を受ける信号源回路の出力が供給される。抵抗33及び34
を流れる電流が信号源回路の電源電圧と対応して変化す
るため、出力端子37及び38からの出力は、電源電圧Vcc
の依存を受けず、殆ど変動しない。

このため、電源電圧Vccに依存するディジタル回路の出
力を反動の殆ど生じない適当なレベルにレベルシフトし
てアナログ系の回路に供給することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はダ
ーリントン回路の説明に用いる接続図、第３図はこの発
明の他の実施例の接続図、第４図はこの発明の更に他の
実施例の接続図、第５図はECL回路の接続図である。図面における主要な符号の説明 1:ECL回路、2,3,4:レベルシフト回路、19:電源端子、3
1,32,61,62,91,92:入力端子、37,38,67,68,97,98:出力
端子。

Claims

【特許請求の範囲】

【請求項１】互いのエミッタが共通接続された第１のト
ランジスタ及び第２のトランジスタと、上記第１のトランジスタのベース及び上記第２のトラン
ジスタのベースから夫々導出された第１の入力端子及び
第２の入力端子と、上記第１及び第２のトランジスタのコレクタと電源端子
との間に接続された負荷回路と、上記第１のトランジスタのコレクタにそのベースが接続
されたエミッタフォロワ型の第３のトランジスタ及び上
記第２のトランジスタのコレクタにそのベースが接続さ
れたエミッタフォロワ型の第４のトランジスタとからな
るECL回路の出力から所望のレベルの出力を取り出すた
めのレベルシフト回路において、上記第３のトランジスタのエミッタと第１の出力端子と
の間に接続された第１の抵抗及び上記第４のトランジス
タのエミッタと第２の出力端子との間に接続された第２
の抵抗と、上記第１の抵抗に流れる電流を設定する第５のトランジ
スタ及び上記第２の抵抗に流れる電流を設定する第６の
トランジスタと、上記電源端子からの電源電圧の変動に応じた電流を発生
する電流発生回路と、上記電流発生回路は、電流を形成
する第７のトランジスタと、上記第７のトランジスタの
エミッタと電源端子との間に接続された第３の抵抗とか
らなり、上記第３の抵抗と上記第１の抵抗及び上記第２
の抵抗との抵抗値とは等しい値に設定され、上記電流発生回路で発生された電流に基づいて上記第５
のトランジスタ及び上記第６のトランジスタに流れる電
流を設定するためのカレントミラー回路とを備えるようにしたレベルシフト回路。