JPH018027Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は２つの入力信号を切り換えて一つの負
荷に出力信号を得るトランジスタスイツチ回路に
関する。

一般に、入力信号の伝達を電子的回路の導通・
遮断により制御する場合には導通・遮断の切換に
よつてスイツチ雑音（切替の際生じる過渡直流変
化による音）が生じ、信号伝送系を通じてスイツ
チ雑音が出力されることがある。この導通・遮断
をトランジスタ・スイツチで制御する場合のスイ
ツチ時の過渡雑音防止のためには、一般に切換に
よつて直流電圧の変化が信号出力系に重畳されな
いよう種々の工夫がされてきた。第１図は従来の
トランジスタスイツチング回路の一例を示した回
路図、第２図は第１図の回路の動作を示す波形図
である。第１図に示すように、トランジスタ７，
８は、いづれもそれぞれベースに入力端子Ａ，Ｂ
を介して第２図に示すように、第１および第２入
力信号を直流バイアス電位V_biasとともに与え、
切換信号端子Ｃ，Ｄの電位を高くしたり低くした
りすることによつて、トランジスタ７，８のコレ
クタ電流をトランジスタ３，４を通して流した
り、トランジスタ１，５を通して流したりして第
１および第２の入力信号が選択的に負荷抵抗２に
流れ、その結果、出力端子Ｅに出力されるように
制御している。従つて、入力端子ＡとＢとの直流
バイアス電位V_biasが等しいと出力端子Ｅの直流
電位は切換信号端子Ｃ，Ｄに加わる切換信号の状
態にかかわらず一定となり、スイツチ雑音が生じ
ない。

抵抗９，１０はそれぞれトランジスタ７，８の
エミツタと基準電位源（アース）に接続され、入
力信号を出力端子Ｅに伝える時にトランジスタ
７，８のエミツタ電流が一定の電流になるように
すると同時にトランジスタ７と３或いは８と５と
で形成するカスコードアンプの利得を負荷抵抗２
との関係で決定している。抵抗９と１０の抵抗値
はトランジスタ７，８のコレクタ電流とカスコー
ドアンプの利得とが所望の値になるように選ばれ
る。通常、これらの利得は一般にそれ程高い値に
選ばず0.5〜３倍位の値が多い。まれにはもつと
大きくとることもある。

トランジスタ１，３と４，５はそれぞれ互いに
一対性をもち、トランジスタ３，４のベースとト
ランジスタ１，５のベースとはそれぞれが共通電
位となるよう接続されている。トランジスタ１，
５の共通ベースを切換信号端子Ｃに接続し、トラ
ンジスタ３，４の共通ベースを切換信号端子Ｄに
接続している。切換信号端子Ｃ，Ｄには例えば第
２図に示すように、互いに相対的な直流電位の切
換信号を与えるか、或いはこれらの一方は定電位
とし、他方のみに切換信号を与えるようにしてい
る。このようにしてトランジスタ７，８のコレク
タ電流の一方のみが負荷抵抗２に流れるように制
御し、もつて実質的にスイツチ機能をもたせてい
る。かかるスイツチ回路によれば、トランジスタ
３，５のコレクタは共通接続され、又、トランジ
スタ１，４のコレクタも共通接続（この場合は一
方の電位源（電源ライン））されているため入力
端子Ａ，Ｂの直流バイアス電位V_biasが一定であ
れば、それに重畳される入力信号のいづれが高く
とも、負荷抵抗２に流れるバイアス電圧は原理的
には不変である。従つて切換による直流変動は原
理的には生じない。

すでにのべたように、切換信号端子Ｃ，Ｄの直
流電圧を切り換えて、負荷抵抗２に加わる信号が
入力信号Ａに加わる入力信号か入力端子Ｂに加わ
る入力信号かを切り換える信号スイツチを行わせ
るものであるが、この切り換えの際、原理的には
直流的な変動はないはずであるが、実際には抵抗
９と１０との抵抗値のバラツキにより、トランジ
スタ７と８の一対性が若干損われて負荷抵抗２に
得られるバイアス電圧の変動を生じ、これにより
スイツチ雑音を生じる。

すなわち、抵抗９と１０との抵抗値R₉，R₁₀が
異なつていると入力端子Ａ，Ｂのバイアス電圧
V_biasが同じでも、出力端子Ｅから得られるバイ
アス電圧V_Dcput1及びV_Dcput2はそれぞれ、 V_Dcput1＝R₂／R₉（V_bias−V_BE） V_Dcput2＝R₂／R₁₀（V_bias−V_BE） となるため、第２図に示すように、V_Dcput1及び
V_Dcput2の値に差が生じてしまう。従つて、切換信
号による切換えの時、バイアス電圧に大きな変動
を生じ、これがスイツチ雑音として出力されてし
まう。

本考案の目的はスイツチ雑音が生じない電子回
路によるスイツチを提供することにある。

本考案によれば、エミツタが共通に接続された
第１および第２のトランジスタと、エミツタが共
通に接続された第３および第４のトランジスタ
と、前記第１および第４のトランジスタのベース
を共通に接続した第１の切換信号入力端と、前記
第２および第３のトランジスタのベースを共通に
接続した第２の切換信号入力端と、前記第１およ
び第３のトランジスタの対および前記第２および
第４のトランジスタの対のうち少くとも一方の対
のトランジスタのコレクタ共通接続点に接続され
た負荷と、前記共通接続点に接続された出力端
と、コレクタが前記第１および第２のトランジス
タのエミツタ共通接続点に接続され、ベースに第
１の入力信号を受け、エミツタに第１の抵抗と第
１の定電圧発生手段との直列回路が接続された第
５のトランジスタと、コレクタが前記第３および
第４のトランジスタのエミツタ共通接続点に接続
され、ベースに第２の入力信号を受け、エミツタ
に第２の抵抗と第２の定電圧発生手段との直列回
路が接続された第６のトランジスタとを含むトラ
ンジスタスイツチ回路を得る。

このように、本考案によれば、第５、第６のト
ランジスタのエミツタには第１および第２の抵抗
に直列に第１および第２の定電圧発生手段が接続
されているので、第１および第２の抵抗の抵抗値
がバラツいてもそのエミツタ電流への影響は入力
信号に与えられるバイアス電圧から第１および第
２の定電圧発生手段の生じる定電圧分だけ小さく
なる。すなわち、抵抗値のバラツキによるバイア
ス電流の変化は少くなるので負荷に生じるバイア
ス電圧の差は従来に比して小さくなり、スイツチ
雑音も小さくすることができる。

次に、図面を参照して本考案をより詳細に説明
する。

第３図は本考案のトランジスタスイツチング回
路の一実施例を示した回路図、第４図は第３図の
回路の動作を示す波形図である。第３図で各素子
の記号は第１図の機能と対応させ同じ機能をもつ
素子は第１図で用いた参照数字に10を加えた番号
で示した。即ち第１図でのトランジスタ１は第３
図でのトランジスタ１１と対応する。アルフアベ
ツト記号にはダツシユ（′）をつけて対応を明確
にしてある。第１図にない素子について簡単に説
明する。ダイオート２１，２２及び２３，２４は
それぞれスイツチトランジスタ１７，１８のエミ
ツタからそれぞれ抵抗１９及び２０を介して直列
に接続され基準電位源である接地電位に接続され
ている。又、抵抗２５及び１６はそれぞれ一方の
電位源（電源ライン）とダイオード２１，２３の
それぞれのアノードとの間に接続され電圧電源が
加えられるとダイオード２１，２２及び２３，２
４には常にそれぞれ抵抗値２５及び１６とダイオ
ード２１，２２及び２３，２４の順電圧降下でそ
れぞれ決まる電流が流れ、一定の定電圧を抵抗１
９とダイオード２１との接続点および抵抗２０と
ダイオード２３との接続点に生じる。

トランジスタ１７，１８のエミツタに接続され
る抵抗１９，２０による電圧降下は次のように設
計される。まず入力信号電圧がトランジスタ１
７，１８のベースに加えられ、ほぼこれと等しい
電圧がエミツタに出てくる時でトランジスタ１
７，１８の導通状態で、エミツタの動作直流電圧
に対して入力信号振巾がどれだけ下がるかを考慮
し、その最大入力信号におけるエミツタ電位の動
作電圧からの下降分（正弦波入力信号ではその半
数の波高値分）の電圧降下をカバーでき、且つ回
路のバラツキによる誤差を加えた電圧降下を支え
るだけの直流電圧降下を生じる値（エミツタ電流
×抵抗値１９又は２０）に設定される。トランジ
スタ１７，１８のエミツタ電位はこの電圧降下に
ダイオード又はトランジスタのベース・エミツタ
接合等のPN接合の順方向バイアス時の電圧降下
分が加えられる。従つて、第４図に示すように入
力端子Ａ又はＢの直流バイアス電圧V_biasを一定
とし、切換信号端子Ｃ，Ｄに加える切換信号によ
りスイツチ回路を動作させてもトランジスタ１
７、又は１８とエミツタ抵抗１９又は２０に加わ
る電圧変化は入力信号の歪等に影響を与えない。

本実施例によれば、抵抗１９と２０と直列にそ
れぞれ順方向バイアスされたダイオード２１，２
２と２３，２４とが接続されている。抵抗１９と
ダイオード２１との接続点の電位および抵抗２０
とダイオード２３との接続点の電位は定電圧で等
しいので、抵抗１９，２０に加わる直流電圧はト
ランジスタ１７，１８のエミツタ電圧からこれら
定電圧を引いたものとなり、出力端子E′から得ら
れるバイアス電圧V_Dcput1′及びV_Dcput2′はそれぞ
れ、 V_Dcput1′ ＝R₁₂／R₁₉（V_bias−V_BE−2V_D） V_Dcput2′ ＝R₁₂／R₂₀（V_bias−V_BE−2V_D） となる。従来の第１図では抵抗９，１０に加わる
電圧はトランジスタ７，８のエミツタ電圧であつ
たので、本願の実施例の方が、順方向バイアスさ
れたダイオード２１，２２，２３，２４の順方向
電圧分2V_Dだけ小さくなつている。このため抵抗
１９，２０の抵抗値R₁₉，R₂₀にバラツキが生じ
ても、第４図に示すように、V_Dcput1′及び
V_Dcput2′の値の差を小さくすることができる。従
つて、スイツチ回路をオン・オフした際に、スイ
ツチングトランジスタ１１，１３，１４，１５の
導通・非導通による切替時に発生する過渡雑音が
出力端子E′に出力される割合を大巾に減らすこと
が可能となつた。

又、負荷抵抗１２とこのエミツタ抵抗１９又は
２０の比で、大略この回路の電圧利得が決まるか
ら入力端子Ａ又はＢの直流バイアス電位（ON
時）が高く且つ、トランジスタ１７，１８に大き
な電流を流したくない時、第１図の従来例の場合
には大きな抵抗値を抵抗９又は１０に選ぶ必要が
あつたが、本考案では、大きな抵抗値を抵抗１
９，２０又は負荷抵抗１２として選ばなくても、
スイツチ回路が十分動作できる。上記電圧利得を
“１”内外におさえることで、スイツチ回路の過
渡音は問題ない程度に軽減される。ダイオード２
１〜２４の順方向電圧降下で得られる定電圧を変
える方法としては、単純に複数のダイオードを順
方向バイアスした状態で直列に接続しないでも、
ダーリントン接続したトランジスタのベース・エ
ミツタ間の順接合電圧を用いても、複数のダイオ
ードを単純に重ねた場合よりも電圧降下がやや少
くなる。たとえば、コレクタに１ｍＡの電流を流
すとき700ｍＶの電圧降下をしめすベース・エミ
ツタ間に生じるトランジスタをダーリントン接続
で２個用い、その電流を１ｍＡにすれば、二つの
トランジスタのベース・エミツタ間順方向バイア
ス時の電圧降下の和は約1200ｍＶとなつて単純に
ダイオード二個を直列につないだとき（１ｍＡで
1400ｍＶ）よりも電圧降下を小さくできる等を利
用すればよい。

本考案では、集積回路に用いてその効果を発揮
し、複雑で多くのトランジスタ切替スイツチ回路
を組合せ、且つ信号伝送系の回路をオン・オフさ
せる場合にきわめて有効で、出力端に出力される
スイツチの過渡雑音をいちじるしく軽減すること
を得る。

【図面の簡単な説明】

第１図は従来のトランジスタスイツチング回路
の一例を示した回路図、第２図は第１図の回路の
動作を示す波形図、第３図は本考案のトランジス
タスイツチング回路の一実施例を示した回路図、
第４図は第３図の回路の動作を示す波形図であ
る。 １，３，４，５……差動対を形成するトランジ
スタ、２……信号をとり出す負荷抵抗、７，８…
…スイツチング回路ON，OFFをさせると同時に
信号増巾を形成するトランジスタ、９，１０……
エミツタ抵抗、１１，１３，１４，１５……差動
対を形成するトランジスタ、１２……信号をとり
出す負荷抵抗、１７，１８……エミツタ抵抗、２
１，２２……ダイオード、２３，２４……ダイオ
ード、２５，２６……バイアス抵抗。

Claims (1)

【実用新案登録請求の範囲】
1. エミツタが共通に接続された第１および第２の
   トランジスタと、エミツタが共通に接続された第
   ３および第４のトランジスタと、前記第１および
   第４のトランジスタのベースを共通に接続した第
   １の切換信号入力端と、前記第２および第３のト
   ランジスタのベースを共通に接続した第２の切換
   信号入力端と、前記第１および第３のトランジス
   タの対および前記第２および第４のトランジスタ
   の対のうち少くとも一方の対のトランジスタのコ
   レクタ共通接続点に接続された負荷と、前記共通
   接続点に接続された出力端と、コレクタが前記第
   １および第２のトランジスタのエミツタ共通接続
   点に接続され、ベースに第１の入力信号を受け、
   エミツタに第１の抵抗と第１の定電圧発生手段と
   の直列回路が接続された第５のトランジスタと、
   コレクタが前記第３および第４のトランジスタの
   エミツタ共通接続点に接続され、ベースに第２の
   入力信号を受け、エミツタに第２の抵抗と第２の
   定電圧発生手段との直列回路が接続された第６の
   トランジスタとを含むことを特徴とするトランジ
   スタスイツチ回路。