JP3273813B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP3273813B2 JP3273813B2 JP29707792A JP29707792A JP3273813B2 JP 3273813 B2 JP3273813 B2 JP 3273813B2 JP 29707792 A JP29707792 A JP 29707792A JP 29707792 A JP29707792 A JP 29707792A JP 3273813 B2 JP3273813 B2 JP 3273813B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- amplifier
- transistor
- terminal
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電流ミラー回路と電流
分割回路とを具える増幅器であって、電流分割回路が増
幅器に供給される入力信号をその極性に応じて分割し、
増幅器から流れ出る負の入力電流が電流ミラー回路に供
給され、この電流ミラー回路の制御された出力電流が増
幅器中に配置された第１電流増幅器段の制御入力端に供
給されるようにした当該増幅器に関するものである。
分割回路とを具える増幅器であって、電流分割回路が増
幅器に供給される入力信号をその極性に応じて分割し、
増幅器から流れ出る負の入力電流が電流ミラー回路に供
給され、この電流ミラー回路の制御された出力電流が増
幅器中に配置された第１電流増幅器段の制御入力端に供
給されるようにした当該増幅器に関するものである。
【０００２】
【従来の技術】上述した種類の増幅器は米国特許第４，
４４６，４４３号明細書に記載されており既知である。
この増幅器では、入力電流がその極性に応じて第１電流
ミラー回路か第２電流ミラー回路に供給される。第１電
流ミラー回路は入力電流の一方の極性でＮＰＮトランジ
スタのベース入力端を制御する。第２電流ミラー回路は
他方の極性でＮＰＮトランジスタ中に電流を発生させ、
このトランジスタはそのコレクタ側で出力負荷に、その
エミッタ側で第２電流ミラー回路に接続されている。こ
のように２つの出力トランジスタが互いに異なる接続を
している為、出力信号の特性が非対称となる、すなわ
ち、入力信号の極性、従って出力信号の極性に応じて回
路が異なるように動作する。
４４６，４４３号明細書に記載されており既知である。
この増幅器では、入力電流がその極性に応じて第１電流
ミラー回路か第２電流ミラー回路に供給される。第１電
流ミラー回路は入力電流の一方の極性でＮＰＮトランジ
スタのベース入力端を制御する。第２電流ミラー回路は
他方の極性でＮＰＮトランジスタ中に電流を発生させ、
このトランジスタはそのコレクタ側で出力負荷に、その
エミッタ側で第２電流ミラー回路に接続されている。こ
のように２つの出力トランジスタが互いに異なる接続を
している為、出力信号の特性が非対称となる、すなわ
ち、入力信号の極性、従って出力信号の極性に応じて回
路が異なるように動作する。
【０００３】
【発明が解決しようとする課題】本発明の目的は、対称
的に動作する前述した種類の増幅器を提供せんとするに
ある。
的に動作する前述した種類の増幅器を提供せんとするに
ある。
【０００４】
【課題を解決するための手段】本発明は、電流ミラー回
路と電流分割回路とを具える増幅器であって、電流分割
回路が増幅器に供給される入力信号をその極性に応じて
分割し、増幅器から流れ出る負の入力電流が電流ミラー
回路に供給され、この電流ミラー回路の制御された出力
電流が増幅器中に配置された第１電流増幅器段の制御入
力端に供給されるようにした当該増幅器において、増幅
器に流れ込む正の入力電流が、増幅器中に配置された第
２電流増幅器段の制御入力端に供給され、第２電流増幅
器段は第１電流増幅器段と同じ構造を有し、第１電流増
幅器段は正電源電圧の端子に接続され、第２電流増幅器
段は負電源電圧の端子に接続され、第１及第２電流増幅
器段がこれらの出力側で共通負荷を動作させるようにな
っていることを特徴とする。
路と電流分割回路とを具える増幅器であって、電流分割
回路が増幅器に供給される入力信号をその極性に応じて
分割し、増幅器から流れ出る負の入力電流が電流ミラー
回路に供給され、この電流ミラー回路の制御された出力
電流が増幅器中に配置された第１電流増幅器段の制御入
力端に供給されるようにした当該増幅器において、増幅
器に流れ込む正の入力電流が、増幅器中に配置された第
２電流増幅器段の制御入力端に供給され、第２電流増幅
器段は第１電流増幅器段と同じ構造を有し、第１電流増
幅器段は正電源電圧の端子に接続され、第２電流増幅器
段は負電源電圧の端子に接続され、第１及第２電流増幅
器段がこれらの出力側で共通負荷を動作させるようにな
っていることを特徴とする。
【０００５】本発明による増幅器は、同じ構造であり、
従って同じ特性を有する２つの電流増幅器段を具えてい
る。これら２つの電流増幅器段を対称的に動作させるた
めには、増幅器に流れ込む正の入力電流を第２電流増幅
器段の制御入力端に直接供給する電流分割回路を設け
る。増幅器から流れ出る反転極性の電流、すなわち負の
電流は第１電流増幅器段の制御入力端を第２電流増幅器
段の制御入力端と同様に制御するのに用いられる。この
目的のために、正の入力電流に対し第２電流増幅器段を
制御するのと同様に、負の入力電流に対し第１電流増幅
器段を制御する電流ミラー回路を追加的に設ける。この
ようにすることにより、完全に対称的な特性の増幅器が
得られる。
従って同じ特性を有する２つの電流増幅器段を具えてい
る。これら２つの電流増幅器段を対称的に動作させるた
めには、増幅器に流れ込む正の入力電流を第２電流増幅
器段の制御入力端に直接供給する電流分割回路を設け
る。増幅器から流れ出る反転極性の電流、すなわち負の
電流は第１電流増幅器段の制御入力端を第２電流増幅器
段の制御入力端と同様に制御するのに用いられる。この
目的のために、正の入力電流に対し第２電流増幅器段を
制御するのと同様に、負の入力電流に対し第１電流増幅
器段を制御する電流ミラー回路を追加的に設ける。この
ようにすることにより、完全に対称的な特性の増幅器が
得られる。
【０００６】２つの電流増幅器段は電流により制御され
る為、制御回路、すなわち電流分割回路及び電流ミラー
回路中の寄生容量に小さな電圧変化が生じ、従ってこの
制御回路中に存在する寄生容量中のわずかの電荷を反転
させる必要がある。本発明では、２方向のうちの一方の
方向の電流によりこの反転を達成する。本発明の増幅器
の構造によれば、出力電圧が負電源電圧よりも低く降下
しないようにする為、この増幅器を集積回路として構成
する（すべての寄生容量を同じにする）ことにより寄生
効果（寄生容量による増幅器への影響）が生じないよう
になる。
る為、制御回路、すなわち電流分割回路及び電流ミラー
回路中の寄生容量に小さな電圧変化が生じ、従ってこの
制御回路中に存在する寄生容量中のわずかの電荷を反転
させる必要がある。本発明では、２方向のうちの一方の
方向の電流によりこの反転を達成する。本発明の増幅器
の構造によれば、出力電圧が負電源電圧よりも低く降下
しないようにする為、この増幅器を集積回路として構成
する（すべての寄生容量を同じにする）ことにより寄生
効果（寄生容量による増幅器への影響）が生じないよう
になる。
【０００７】本発明の増幅器の第１の具体例では、第１
電流増幅器段がＮＰＮトランジスタを有し、そのコレク
タが正電源電圧の端子に接続され、そのエミッタが負荷
に接続され、そのベースが制御入力端を構成し、第２電
流増幅器段がＮＰＮトランジスタを有し、そのコレクタ
が負荷に接続され、そのエミッタが負電源電圧の端子に
接続され、そのベースが制御入力端を構成しているよう
にする。又、本発明の増幅器は電流増幅器段にいかなる
ＮＰＮトランジスタをも有していない。これにより安定
性が比較的大きくなる。これらの利点は比較的少数の回
路素子で達成される。
電流増幅器段がＮＰＮトランジスタを有し、そのコレク
タが正電源電圧の端子に接続され、そのエミッタが負荷
に接続され、そのベースが制御入力端を構成し、第２電
流増幅器段がＮＰＮトランジスタを有し、そのコレクタ
が負荷に接続され、そのエミッタが負電源電圧の端子に
接続され、そのベースが制御入力端を構成しているよう
にする。又、本発明の増幅器は電流増幅器段にいかなる
ＮＰＮトランジスタをも有していない。これにより安定
性が比較的大きくなる。これらの利点は比較的少数の回
路素子で達成される。
【０００８】本例では、２つの電流増幅器段がそれぞれ
１つのＮＰＮトランジスタを以って動作する。本例では
回路構造が簡単であるにもかかわらず、上述した利点が
達成される。特に、ＮＰＮトランジスタはＰＮＰトラン
ジスタを有する出力回路に比べて安定性が大きいという
利点を有する。
１つのＮＰＮトランジスタを以って動作する。本例では
回路構造が簡単であるにもかかわらず、上述した利点が
達成される。特に、ＮＰＮトランジスタはＰＮＰトラン
ジスタを有する出力回路に比べて安定性が大きいという
利点を有する。
【０００９】本発明の第２の具体例では、第１及び第２
電流増幅器段がそれぞれ２つのＮＰＮトランジスタより
成るダーリントン回路を有しており、第１電流増幅器段
の２つのトランジスタのコレクタが正電源電圧の端子に
接続され、第１電流増幅器段のこれらの２つのトランジ
スタのうちの出力トランジスタのエミッタが負荷に接続
され、第２電流増幅器段の２つのトランジスタのコレク
タが負荷に接続され、第２電流増幅器段のこれら２つの
トランジスタのうちの出力トランジスタのエミッタが負
電源電圧の端子に接続されているようにする。
電流増幅器段がそれぞれ２つのＮＰＮトランジスタより
成るダーリントン回路を有しており、第１電流増幅器段
の２つのトランジスタのコレクタが正電源電圧の端子に
接続され、第１電流増幅器段のこれらの２つのトランジ
スタのうちの出力トランジスタのエミッタが負荷に接続
され、第２電流増幅器段の２つのトランジスタのコレク
タが負荷に接続され、第２電流増幅器段のこれら２つの
トランジスタのうちの出力トランジスタのエミッタが負
電源電圧の端子に接続されているようにする。
【００１０】本例では、ダーリントン回路を用いている
ために電流増幅度を高くすることができる。その理由
は、電流増幅度はダーリントン回路の個々のトランジス
タの増幅度の積から得られる為である。米国特許第４，
４４６，４４３号明細書から既知の増幅回路では、この
ような高電流増幅度は、第２電流ミラー回路を対応する
レイアウトにすることによってのみ達成しうるも、この
ようにすると多数の構成素子を必要としてしまう。
ために電流増幅度を高くすることができる。その理由
は、電流増幅度はダーリントン回路の個々のトランジス
タの増幅度の積から得られる為である。米国特許第４，
４４６，４４３号明細書から既知の増幅回路では、この
ような高電流増幅度は、第２電流ミラー回路を対応する
レイアウトにすることによってのみ達成しうるも、この
ようにすると多数の構成素子を必要としてしまう。
【００１１】本発明の第１及び第２の具体例では、更
に、電流分割回路の入力端側に抵抗が設けられており、
この抵抗は、電流分割回路がその入力端側で第１及び第
２電流増幅器段の制御入力端とほぼ同じ入力抵抗を有す
るような値とすることができる。
に、電流分割回路の入力端側に抵抗が設けられており、
この抵抗は、電流分割回路がその入力端側で第１及び第
２電流増幅器段の制御入力端とほぼ同じ入力抵抗を有す
るような値とすることができる。
【００１２】電流分割回路の入力端におけるこの直列抵
抗によれば、入力電流が、その極性にかかわらず等しい
入力抵抗を受ける。入力電流は一方の極性で一方の電流
増幅器段の制御入力端に供給される。他方の極性では、
電流分割回路が入力電流を電流ミラー回路を経て他方の
電流増幅器段の制御入力端に到達せしめるようにする。
この場合、電流分割回路の入力端が、前記の抵抗の抵抗
値により電流増幅器段の入力抵抗にほぼ等しく選択しう
る入力抵抗を構成する。
抗によれば、入力電流が、その極性にかかわらず等しい
入力抵抗を受ける。入力電流は一方の極性で一方の電流
増幅器段の制御入力端に供給される。他方の極性では、
電流分割回路が入力電流を電流ミラー回路を経て他方の
電流増幅器段の制御入力端に到達せしめるようにする。
この場合、電流分割回路の入力端が、前記の抵抗の抵抗
値により電流増幅器段の入力抵抗にほぼ等しく選択しう
る入力抵抗を構成する。
【００１３】本発明の第３の具体例では、第１電流増幅
器段が電界効果トランジスタを有し、そのソースが正電
源電圧の端子に接続され、そのドレインが負荷に接続さ
れ、抵抗を介してドレインに接続されたそのゲートが第
１電流増幅器段の制御入力端を構成しており、第２電流
増幅器段は電界効果トランジスタを有し、そのソースが
負荷に接続され、そのドレインが負電源電圧の端子に接
続され、抵抗を経てドレインに接続されたそのゲートが
第２電流増幅器段の制御入力端を構成しているようにす
る。電流増幅器段に電界効果トランジスタを用いること
により特に、ドレイン−ソース順方向抵抗が小さいため
に、飽和電圧が生ぜず、従ってＮＰＮトランジスタを用
いた解決策よりもエネルギー消費が少なくなるという利
点が得られる。
器段が電界効果トランジスタを有し、そのソースが正電
源電圧の端子に接続され、そのドレインが負荷に接続さ
れ、抵抗を介してドレインに接続されたそのゲートが第
１電流増幅器段の制御入力端を構成しており、第２電流
増幅器段は電界効果トランジスタを有し、そのソースが
負荷に接続され、そのドレインが負電源電圧の端子に接
続され、抵抗を経てドレインに接続されたそのゲートが
第２電流増幅器段の制御入力端を構成しているようにす
る。電流増幅器段に電界効果トランジスタを用いること
により特に、ドレイン−ソース順方向抵抗が小さいため
に、飽和電圧が生ぜず、従ってＮＰＮトランジスタを用
いた解決策よりもエネルギー消費が少なくなるという利
点が得られる。
【００１４】本発明の他の具体例では、電流分割回路を
電流ミラーとして構成する。入力電流が零の場合、負荷
を流れない順方向電流が２つの電流増幅器段のトランジ
スタを流れる。入力電流が小さな負又は小さな正である
場合のこの順方向電流の切換え点は簡単な電流分割回路
では温度に依存する。電流ミラーを用いると、この温度
依存性は可成り低減されうる為、零入力電流はほんのわ
ずかしか変化せず、クロスオーバひずみは小さく保たれ
る。本発明の他の具体例では、電流ミラーとして構成す
る電流分割回路が第１ＮＰＮトランジスタを有し、その
エミッタが電流分割回路の入力端を構成するとともに第
２電流増幅器段の制御入力端に接続されるものであり、
そのコレクタが電流ミラー回路に対する制御電流を生
じ、そのベースが第２ＮＰＮトランジスタのベース及び
コレクタに接続され、第２ＮＰＮトランジスタのコレク
タが基準電流を受け、第２ＮＰＮトランジスタのエミッ
タが負電源電圧の端子に結合されるものとする。増幅器
に流れ込む正の入力電流は殆どすべてが第２電流増幅器
段の制御入力端に到達する。その理由は、電流分割回路
の第１ＮＰＮトランジスタがこの電流分割回路を遮断せ
しめる為である。増幅器から流れ出る負の入力電流の場
合には、この電流は本質的に電流分割回路の第１ＮＰＮ
トランジスタを流れ、電流ミラー回路を経て第１電流増
幅器段の制御入力端に達する。
電流ミラーとして構成する。入力電流が零の場合、負荷
を流れない順方向電流が２つの電流増幅器段のトランジ
スタを流れる。入力電流が小さな負又は小さな正である
場合のこの順方向電流の切換え点は簡単な電流分割回路
では温度に依存する。電流ミラーを用いると、この温度
依存性は可成り低減されうる為、零入力電流はほんのわ
ずかしか変化せず、クロスオーバひずみは小さく保たれ
る。本発明の他の具体例では、電流ミラーとして構成す
る電流分割回路が第１ＮＰＮトランジスタを有し、その
エミッタが電流分割回路の入力端を構成するとともに第
２電流増幅器段の制御入力端に接続されるものであり、
そのコレクタが電流ミラー回路に対する制御電流を生
じ、そのベースが第２ＮＰＮトランジスタのベース及び
コレクタに接続され、第２ＮＰＮトランジスタのコレク
タが基準電流を受け、第２ＮＰＮトランジスタのエミッ
タが負電源電圧の端子に結合されるものとする。増幅器
に流れ込む正の入力電流は殆どすべてが第２電流増幅器
段の制御入力端に到達する。その理由は、電流分割回路
の第１ＮＰＮトランジスタがこの電流分割回路を遮断せ
しめる為である。増幅器から流れ出る負の入力電流の場
合には、この電流は本質的に電流分割回路の第１ＮＰＮ
トランジスタを流れ、電流ミラー回路を経て第１電流増
幅器段の制御入力端に達する。
【００１５】電流分割回路すなわち電流ミラーの第２Ｎ
ＰＮトランジスタのエミッタに印加される基準電圧は第
２電流増幅器段におけるトランジスタのベース−エミッ
タ通路における電圧の減少に応じて選択する必要があ
る。従って、本発明の前述した第１の具体例では、電流
分割回路の第２ＮＰＮトランジスタと負電源電圧の端子
との間にダイオードを配置する。電流増幅器段にダーリ
ントン回路を用いた第２の具体例では、２つのダイオー
ドを直列に配置する。電流増幅器段に電界効果トランジ
スタを用いた第３の具体例では簡単な抵抗で充分であ
る。
ＰＮトランジスタのエミッタに印加される基準電圧は第
２電流増幅器段におけるトランジスタのベース−エミッ
タ通路における電圧の減少に応じて選択する必要があ
る。従って、本発明の前述した第１の具体例では、電流
分割回路の第２ＮＰＮトランジスタと負電源電圧の端子
との間にダイオードを配置する。電流増幅器段にダーリ
ントン回路を用いた第２の具体例では、２つのダイオー
ドを直列に配置する。電流増幅器段に電界効果トランジ
スタを用いた第３の具体例では簡単な抵抗で充分であ
る。
【００１６】
【実施例】図１に示す本発明増幅器の第１実施例は第１
電流増幅器段１と、第２電流増幅器段２と、電流分割回
路３と、電流ミラー回路４とを有する。第１電流増幅器
段１はＮＰＮトランジスタ５を有し、そのコレクタが正
電源電圧＋Ｖs の端子に接続されている。トランジスタ
５のエミッタは第２電流増幅器段２に配置されているＮ
ＰＮトランジスタ６のコレクタに接続されている。トラ
ンジスタ５のエミッタとトランジスタ６のコレクタとの
間のこの接続点は増幅器の出力端を表わし、この出力端
は例えば図１に示すように負荷７に接続しうる。トラン
ジスタ６のエミッタは負電源電圧−Ｖs の端子に接続さ
れている。トランジスタ５及び６の２つのベース端子は
電流増幅器段１及び２の制御入力端をそれぞれ表わす。
電流増幅器段１と、第２電流増幅器段２と、電流分割回
路３と、電流ミラー回路４とを有する。第１電流増幅器
段１はＮＰＮトランジスタ５を有し、そのコレクタが正
電源電圧＋Ｖs の端子に接続されている。トランジスタ
５のエミッタは第２電流増幅器段２に配置されているＮ
ＰＮトランジスタ６のコレクタに接続されている。トラ
ンジスタ５のエミッタとトランジスタ６のコレクタとの
間のこの接続点は増幅器の出力端を表わし、この出力端
は例えば図１に示すように負荷７に接続しうる。トラン
ジスタ６のエミッタは負電源電圧−Ｖs の端子に接続さ
れている。トランジスタ５及び６の２つのベース端子は
電流増幅器段１及び２の制御入力端をそれぞれ表わす。
【００１７】図１に示す増幅器に供給される入力電流Ｉ
e は第２電流増幅器段２の制御入力端及び電流分割回路
３に供給される。
e は第２電流増幅器段２の制御入力端及び電流分割回路
３に供給される。
【００１８】電流分割回路３は、双方共ＮＰＮトランジ
スタの形態とした第１トランジスタ８及び第２トランジ
スタ９を有する電流ミラー回路を具える。
スタの形態とした第１トランジスタ８及び第２トランジ
スタ９を有する電流ミラー回路を具える。
【００１９】入力電流Ｉe は抵抗１０を経て第１トラン
ジスタ８のエミッタに供給され、この第１トランジスタ
のコレクタは電流分割回路の出力電流を電流ミラー回路
４に供給する。
ジスタ８のエミッタに供給され、この第１トランジスタ
のコレクタは電流分割回路の出力電流を電流ミラー回路
４に供給する。
【００２０】電流分割回路３の第１トランジスタ８のベ
ースは、第２トランジスタ９のベース及びコレクタに接
続されている。第２トランジスタ９のコレクタには基準
電流Ｉref が供給される。第２トランジスタ９のエミッ
タはダイオード１１を経て負電源電圧−Ｖs の端子に接
続されている。この場合、ダイオードの陽極側が第２ト
ランジスタ９のエミッタに接続されている。
ースは、第２トランジスタ９のベース及びコレクタに接
続されている。第２トランジスタ９のコレクタには基準
電流Ｉref が供給される。第２トランジスタ９のエミッ
タはダイオード１１を経て負電源電圧−Ｖs の端子に接
続されている。この場合、ダイオードの陽極側が第２ト
ランジスタ９のエミッタに接続されている。
【００２１】電流分割回路３の第１トランジスタ８のコ
レクタから生じる電流は、２つのＰＮＰトランジスタが
既知のように電流ミラー回路として配置されている電流
ミラー回路４に供給される。この電流ミラー回路４は、
コレクタ及びベースが電流分割回路３から到来する電流
を受ける第１トランジスタ１２を有している。電流ミラ
ー回路４のこの第２トランジスタ１２のエミッタと第２
トランジスタ１３のエミッタとが正電源電圧＋Ｖs の端
子に接続されている。これら２つのトランジスタのベー
スは相互接続されている。第２トランジスタ１３のコレ
クタは電流ミラー回路４の出力信号を第１電流増幅器段
１の制御入力端に供給する。
レクタから生じる電流は、２つのＰＮＰトランジスタが
既知のように電流ミラー回路として配置されている電流
ミラー回路４に供給される。この電流ミラー回路４は、
コレクタ及びベースが電流分割回路３から到来する電流
を受ける第１トランジスタ１２を有している。電流ミラ
ー回路４のこの第２トランジスタ１２のエミッタと第２
トランジスタ１３のエミッタとが正電源電圧＋Ｖs の端
子に接続されている。これら２つのトランジスタのベー
スは相互接続されている。第２トランジスタ１３のコレ
クタは電流ミラー回路４の出力信号を第１電流増幅器段
１の制御入力端に供給する。
【００２２】次に、図１に示す増幅器の動作を説明す
る。以下の説明では、正の入力電流Ｉe が増幅器に流れ
込む電流であると仮定し、負の入力電流が増幅器から流
れ出る入力電流であると仮定する。入力電流Ｉe は、電
流分割回路３及び電流ミラー回路４を用いてこの入力電
流の正負符号に応じて２つの電流増幅器段１及び２の制
御入力端に分配される。入力電流が正である場合には、
全電流が第２電流増幅器段２の制御入力端に流れる為、
トランジスタ６の電流利得に応じて対応する大きな電流
が負荷に流れる。第２電流増幅器段のトランジスタ６が
動作せしめられると、この電流は負荷７から引かれ電源
電圧−Ｖs の端子へ流れる。負の入力電流の場合には、
この電流が電流分割回路３及び電流ミラー回路４を経て
第１電流増幅器段１の制御入力端に達し、対応する電流
がトランジスタ５の電流利得に応じて電源電圧＋Ｖs の
端子から負荷７に流れる。第１電流増幅器段１の制御入
力端に流れる電流は入力電流とは逆の極性の、入力電流
の正確な写像である。従って、完全に対称的な回路動作
特性が得られる。
る。以下の説明では、正の入力電流Ｉe が増幅器に流れ
込む電流であると仮定し、負の入力電流が増幅器から流
れ出る入力電流であると仮定する。入力電流Ｉe は、電
流分割回路３及び電流ミラー回路４を用いてこの入力電
流の正負符号に応じて２つの電流増幅器段１及び２の制
御入力端に分配される。入力電流が正である場合には、
全電流が第２電流増幅器段２の制御入力端に流れる為、
トランジスタ６の電流利得に応じて対応する大きな電流
が負荷に流れる。第２電流増幅器段のトランジスタ６が
動作せしめられると、この電流は負荷７から引かれ電源
電圧−Ｖs の端子へ流れる。負の入力電流の場合には、
この電流が電流分割回路３及び電流ミラー回路４を経て
第１電流増幅器段１の制御入力端に達し、対応する電流
がトランジスタ５の電流利得に応じて電源電圧＋Ｖs の
端子から負荷７に流れる。第１電流増幅器段１の制御入
力端に流れる電流は入力電流とは逆の極性の、入力電流
の正確な写像である。従って、完全に対称的な回路動作
特性が得られる。
【００２３】次に電流分割回路の動作を説明する。入力
電流Ｉe が零であると仮定する。電流分割回路の第２ト
ランジスタ９に供給される基準電流Ｉref 及びダイオー
ド１１により発生される基準電圧Ｕberefに応じて電流
分割回路３の第１トランジスタ８にコレクタ電流が流れ
る。トランジスタ８のエミッタからはコレクタ電流にほ
ぼ等しい電流が流出し、この電流が第２電流増幅器段の
制御入力端、すなわちトランジスタ６のベースに供給さ
れる。電流分割回路３のトランジスタ８のコレクタ電流
は電流ミラー回路４に供給されるもので、この電流ミラ
ー回路を経て逆極性で第１電流増幅器段１の制御入力端
子、すなわちそのトランジスタ５のベースに供給され
る。従って、電流増幅器段１及び２の２つの制御入力端
に互いに等しい電流が供給され、従ってトランジスタ５
及び６のベース電流の大きさは互いに等しくなり、これ
らトランジスタ５及び６のコレクタにも等しい電流が流
れる。この場合、負荷７には電流が流れず、増幅器回路
はそのクロスオーバ点にある。
電流Ｉe が零であると仮定する。電流分割回路の第２ト
ランジスタ９に供給される基準電流Ｉref 及びダイオー
ド１１により発生される基準電圧Ｕberefに応じて電流
分割回路３の第１トランジスタ８にコレクタ電流が流れ
る。トランジスタ８のエミッタからはコレクタ電流にほ
ぼ等しい電流が流出し、この電流が第２電流増幅器段の
制御入力端、すなわちトランジスタ６のベースに供給さ
れる。電流分割回路３のトランジスタ８のコレクタ電流
は電流ミラー回路４に供給されるもので、この電流ミラ
ー回路を経て逆極性で第１電流増幅器段１の制御入力端
子、すなわちそのトランジスタ５のベースに供給され
る。従って、電流増幅器段１及び２の２つの制御入力端
に互いに等しい電流が供給され、従ってトランジスタ５
及び６のベース電流の大きさは互いに等しくなり、これ
らトランジスタ５及び６のコレクタにも等しい電流が流
れる。この場合、負荷７には電流が流れず、増幅器回路
はそのクロスオーバ点にある。
【００２４】入力電流Ｉe か正である場合、すなわち入
力電流が増幅器回路中に流れる場合、この入力電流は完
全にトランジスタ６のベースに、すなわち第２電流増幅
器段２の制御入力端に供給される。従って、トランジス
タ６のベース−エミッタ電圧が増大し、電流分割回路３
のトランジスタ８のベース−エミッタ電圧がこれに応じ
て小さくなる。その結果、トランジスタ８が急激にター
ン・オフされ、そのコレクタ電流が零となる。従って、
電流ミラー回路４はいかなる電流も受けず、第１電流増
幅器段１の制御入力端に電流が供給されず、その結果ト
ランジスタ５はターン・オフされる。従って、電流は第
２電流増幅器段２によって制御されて負荷から流出され
る。
力電流が増幅器回路中に流れる場合、この入力電流は完
全にトランジスタ６のベースに、すなわち第２電流増幅
器段２の制御入力端に供給される。従って、トランジス
タ６のベース−エミッタ電圧が増大し、電流分割回路３
のトランジスタ８のベース−エミッタ電圧がこれに応じ
て小さくなる。その結果、トランジスタ８が急激にター
ン・オフされ、そのコレクタ電流が零となる。従って、
電流ミラー回路４はいかなる電流も受けず、第１電流増
幅器段１の制御入力端に電流が供給されず、その結果ト
ランジスタ５はターン・オフされる。従って、電流は第
２電流増幅器段２によって制御されて負荷から流出され
る。
【００２５】しかし、入力電流Ｉe が負となると、この
電流は完全に電流分割回路３のトランジスタ８を流れ、
電流ミラー回路４を経て第１電流増幅器段１の制御入力
端、すなわちそのトランジスタ５のベースに供給され
る。この入力電流Ｉe はトランジスタ８を通って流れる
為、そのベース−エミッタ電圧が増大し、従ってトラン
ジスタ６のベース−エミッタ電圧がこれに応じて小さく
なり、従ってこのトランジスタ６が急激にターン・オフ
される。負の入力電流の場合、負荷７を流れる電流は第
１電流増幅器段１によってのみ決定される。電流は正電
源電圧＋Ｖs の端子から負荷７へ流れる。
電流は完全に電流分割回路３のトランジスタ８を流れ、
電流ミラー回路４を経て第１電流増幅器段１の制御入力
端、すなわちそのトランジスタ５のベースに供給され
る。この入力電流Ｉe はトランジスタ８を通って流れる
為、そのベース−エミッタ電圧が増大し、従ってトラン
ジスタ６のベース−エミッタ電圧がこれに応じて小さく
なり、従ってこのトランジスタ６が急激にターン・オフ
される。負の入力電流の場合、負荷７を流れる電流は第
１電流増幅器段１によってのみ決定される。電流は正電
源電圧＋Ｖs の端子から負荷７へ流れる。
【００２６】２つのトランジスタ８及び９は相俟って電
流分割回路３における電流ミラーを構成する。この電流
ミラーは、Ｉe ＝０の入力電流で２つのトランジスタ５
及び６を流れる零入力電流が温度に依存しなくなるとい
う特別な利点を有する。この場合、ダイオード１１は第
２電流増幅器段のトランジスタ６と同じ温度を有する必
要があるということを満足させる必要がある。この条件
は回路を集積化することにより容易に満足させることが
できる。素子の特性上の広がりによっても零入力電流を
わずかに変化させる。電流分割回路３の入力端に配置し
た抵抗１０は、この抵抗にまたがって追加の電圧降下を
形成し、この電圧降下により、負の入力電流Ｉe が小さ
い場合でもトランジスタ６が早期の瞬時にターン・オフ
する程度にトランジスタ６のベース−エミッタ電圧が小
さくなるようにするという特別な利点を有する。
流分割回路３における電流ミラーを構成する。この電流
ミラーは、Ｉe ＝０の入力電流で２つのトランジスタ５
及び６を流れる零入力電流が温度に依存しなくなるとい
う特別な利点を有する。この場合、ダイオード１１は第
２電流増幅器段のトランジスタ６と同じ温度を有する必
要があるということを満足させる必要がある。この条件
は回路を集積化することにより容易に満足させることが
できる。素子の特性上の広がりによっても零入力電流を
わずかに変化させる。電流分割回路３の入力端に配置し
た抵抗１０は、この抵抗にまたがって追加の電圧降下を
形成し、この電圧降下により、負の入力電流Ｉe が小さ
い場合でもトランジスタ６が早期の瞬時にターン・オフ
する程度にトランジスタ６のベース−エミッタ電圧が小
さくなるようにするという特別な利点を有する。
【００２７】図１の増幅器回路は更に寄生効果が阻止さ
れるという他の利点を有する。この目的のためには、出
力電圧を−Ｖs よりも低く減少しないようにする必要が
ある。例えば負荷７が誘導特性を有する場合には、トラ
ンジスタ６のコレクタ電圧を−Ｖs よりも低く減少せし
める電圧を急激なスイッチング作用で誘起せしめる。ト
ランジスタ６のベースは−Ｖs よりもベース−エミッタ
電圧だけ高い電位にある。トランジスタ６のコレク電圧
が−Ｖs に向けて偏移する場合には、コレクタ−ベース
ダイオードが逆方向に導通し、電流がトランジスタ８の
エミッタからトランジスタ６の導通しているベース−コ
レクタ通路を経て負荷に流れる。この場合トランジスタ
８のコレクタにおける電流が電流ミラー回路４により写
像（ミラー）関係にされて第１電流増幅器段１のトラン
ジスタ５のベースに流れる。その結果、トランジスタ５
がターン・オンし、トランジスタ６のコレクタ電圧が更
に減少するのを相殺し、従ってこのコレクタの電位が−
Ｖs にクランプされ、出力電圧がこの電位よりも低くな
ることがない。
れるという他の利点を有する。この目的のためには、出
力電圧を−Ｖs よりも低く減少しないようにする必要が
ある。例えば負荷７が誘導特性を有する場合には、トラ
ンジスタ６のコレクタ電圧を−Ｖs よりも低く減少せし
める電圧を急激なスイッチング作用で誘起せしめる。ト
ランジスタ６のベースは−Ｖs よりもベース−エミッタ
電圧だけ高い電位にある。トランジスタ６のコレク電圧
が−Ｖs に向けて偏移する場合には、コレクタ−ベース
ダイオードが逆方向に導通し、電流がトランジスタ８の
エミッタからトランジスタ６の導通しているベース−コ
レクタ通路を経て負荷に流れる。この場合トランジスタ
８のコレクタにおける電流が電流ミラー回路４により写
像（ミラー）関係にされて第１電流増幅器段１のトラン
ジスタ５のベースに流れる。その結果、トランジスタ５
がターン・オンし、トランジスタ６のコレクタ電圧が更
に減少するのを相殺し、従ってこのコレクタの電位が−
Ｖs にクランプされ、出力電圧がこの電位よりも低くな
ることがない。
【００２８】図１の回路は入力電流Ｉe に対しては、２
つの出力トランジスタ５及び６の電流増幅器に応じた電
流増幅を行う。多くの場合、大きな電流増幅が望まし
く、このことは図２に示す増幅器の第２実施例の回路に
より簡単に達成しうる。図２に示す増幅器は図１に示す
増幅器とほぼ同じ構造を有する。図２の増幅器では、２
つの電流増幅器段１及び２の構造が図１の場合とわずか
に相違するとともに、これに対応して電流分割回路３の
電流ミラーをわずかに相違させている。
つの出力トランジスタ５及び６の電流増幅器に応じた電
流増幅を行う。多くの場合、大きな電流増幅が望まし
く、このことは図２に示す増幅器の第２実施例の回路に
より簡単に達成しうる。図２に示す増幅器は図１に示す
増幅器とほぼ同じ構造を有する。図２の増幅器では、２
つの電流増幅器段１及び２の構造が図１の場合とわずか
に相違するとともに、これに対応して電流分割回路３の
電流ミラーをわずかに相違させている。
【００２９】図２の回路の第１電流増幅器段１では、ト
ランジスタ５に加えて他のトランジスタ２１が配置さ
れ、これらトランジスタを以ってダーリントン回路を構
成している。トランジスタ２１のコレクタは正電源電圧
＋Ｖs の端子とトランジスタ５のコレクタとに接続され
ている。トランジスタ２１のエミッタはトランジスタ５
のベースに接続されている。トランジスタ２１のベース
は第１電流増幅器段１の制御入力端を構成する。トラン
ジスタ５のエミッタは負荷７に接続されている。
ランジスタ５に加えて他のトランジスタ２１が配置さ
れ、これらトランジスタを以ってダーリントン回路を構
成している。トランジスタ２１のコレクタは正電源電圧
＋Ｖs の端子とトランジスタ５のコレクタとに接続され
ている。トランジスタ２１のエミッタはトランジスタ５
のベースに接続されている。トランジスタ２１のベース
は第１電流増幅器段１の制御入力端を構成する。トラン
ジスタ５のエミッタは負荷７に接続されている。
【００３０】第２電流増幅器段では、トランジスタ６に
加えてトランジスタ２２が配置され、これらトランジス
タを以って第１電流増幅器段と同様にダーリントン回路
を構成している。トランジスタ２２のベースは第２電流
増幅器段２の制御入力端を構成している。
加えてトランジスタ２２が配置され、これらトランジス
タを以って第１電流増幅器段と同様にダーリントン回路
を構成している。トランジスタ２２のベースは第２電流
増幅器段２の制御入力端を構成している。
【００３１】電流分割回路３及びこの電流分割回路に配
置された電流ミラー回路を動作させるためには、２つの
トランジスタ６及び２２が２つのベース−エミッタ通路
を構成している為に電流分割回路３に、ダイオード１１
に加えて他のダイオード２３を配置する必要があるとい
うことに注意すべきである。図２の回路によれば、トラ
ンジスタ２１及び５の電流利得とトランジスタ２２及び
６の電流利得との積より成る電流増幅度を達成しうる。
この場合、極めて簡単な構造で極めて高い電流増幅度を
達成しうる。
置された電流ミラー回路を動作させるためには、２つの
トランジスタ６及び２２が２つのベース−エミッタ通路
を構成している為に電流分割回路３に、ダイオード１１
に加えて他のダイオード２３を配置する必要があるとい
うことに注意すべきである。図２の回路によれば、トラ
ンジスタ２１及び５の電流利得とトランジスタ２２及び
６の電流利得との積より成る電流増幅度を達成しうる。
この場合、極めて簡単な構造で極めて高い電流増幅度を
達成しうる。
【００３２】図３は本発明による増幅器の第３実施例を
示し、本例の構造は、電流増幅器段１及び２に電界効果
トランジスタを配置するということを除いて、図２の第
２実施例及び図１の第１実施例と殆ど同じである。
示し、本例の構造は、電流増幅器段１及び２に電界効果
トランジスタを配置するということを除いて、図２の第
２実施例及び図１の第１実施例と殆ど同じである。
【００３３】第１電流増幅器段１は電界効果トランジス
タ３１を有し、そのソースは正電源電圧＋Ｖs の端子に
接続されている。電界効果トランジスタ３１のゲートは
電流増幅器段１の制御入力端を構成しており、このゲー
トが抵抗３２を経て電界効果トランジスタ３１のドレイ
ンに接続され、このドレインが負荷７に接続されてい
る。
タ３１を有し、そのソースは正電源電圧＋Ｖs の端子に
接続されている。電界効果トランジスタ３１のゲートは
電流増幅器段１の制御入力端を構成しており、このゲー
トが抵抗３２を経て電界効果トランジスタ３１のドレイ
ンに接続され、このドレインが負荷７に接続されてい
る。
【００３４】第２電流増幅器段２は電界効果トランジス
タ３３を有し、そのソースが負荷７に接続されている。
トランジスタ３３のドレインは負電源電圧−Ｖs の端子
に接続され、且つ抵抗３４を経て電界効果トランジスタ
３３のゲートに接続され、このゲートが電流増幅器段２
の制御入力端をも構成している。
タ３３を有し、そのソースが負荷７に接続されている。
トランジスタ３３のドレインは負電源電圧−Ｖs の端子
に接続され、且つ抵抗３４を経て電界効果トランジスタ
３３のゲートに接続され、このゲートが電流増幅器段２
の制御入力端をも構成している。
【００３５】図３による第３実施例に対しても、電流分
割回路３の電流ミラー回路のトランジスタ９の基準電圧
すなわちその負電源電圧−Ｖs に対する結合を、第２電
流増幅器段２の制御入力端と負電源電圧−Ｖs の端子と
の間の電圧降下に応じて適合させる必要がある。従っ
て、第２トランジスタ９のエミッタと負電源電圧−Ｖs
の端子との間に抵抗３５を配置する。
割回路３の電流ミラー回路のトランジスタ９の基準電圧
すなわちその負電源電圧−Ｖs に対する結合を、第２電
流増幅器段２の制御入力端と負電源電圧−Ｖs の端子と
の間の電圧降下に応じて適合させる必要がある。従っ
て、第２トランジスタ９のエミッタと負電源電圧−Ｖs
の端子との間に抵抗３５を配置する。
【００３６】図２による第２実施例の回路の動作及び図
３による第３実施例の回路の動作は前述した相違点をと
もなって図１による第１実施例の回路の動作に対応す
る。
３による第３実施例の回路の動作は前述した相違点をと
もなって図１による第１実施例の回路の動作に対応す
る。
【図面の簡単な説明】
【図１】電流増幅器段にＮＰＮトランジスタを含めた本
発明による増幅器の第１実施例を示す回路図である。
発明による増幅器の第１実施例を示す回路図である。
【図２】電流増幅器段にダーリントン回路を含めた本発
明による増幅器の第２実施例を示す回路図である。
明による増幅器の第２実施例を示す回路図である。
【図３】電流増幅器段に電界効果トランジスタを含めた
本発明による増幅器の第３実施例を示す回路図である。
本発明による増幅器の第３実施例を示す回路図である。
１ 第１電流増幅器段 ２ 第２電流増幅器段 ３ 電流分割回路 ４ 電流ミラー回路 ５，６ ＮＰＮトランジスタ ７ 負荷 ８ 第１トランジスタ（ＮＰＮ） ９ 第２トランジスタ（ＮＰＮ） １０，３２，３４，３５ 抵抗 １１，２３ ダイオード １２ 第１トランジスタ（ＰＮＰ） １３ 第２トランジスタ（ＰＮＰ） ２１，２２ トランジスタ ３１，３３ 電界効果トランジスタ
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 アクセル ネッテ ドイツ連邦共和国 2000 ハンブルク 62 ゾルフェリノシュトラーセ 27 (72)発明者 パウル ゾーネンブルガー ドイツ連邦共和国 2000 ハンブルク 61 ダハスベルク 11エー (56)参考文献 特開 昭49−17949（ＪＰ，Ａ) 特開 昭64−50603（ＪＰ，Ａ) 実開 平２−72017（ＪＰ，Ｕ) 実開 昭60−15081（ＪＰ，Ｕ) 実開 昭61−70415（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/30 H03F 3/343
Claims (10)
- 【請求項１】 電流ミラー回路（４）と電流分割回路
（３）とを具える増幅器であって、電流分割回路が増幅
器に供給される入力信号をその極性に応じて分割し、増
幅器から流れ出る負の入力電流が電流ミラー回路（４）
に供給され、この電流ミラー回路の制御された出力電流
が増幅器中に配置された第１電流増幅器段（１）の制御
入力端に供給されるようにした当該増幅器において、 増幅器に流れ込む正の入力電流が、増幅器中に配置され
た第２電流増幅器段（２）の制御入力端に供給され、第
２電流増幅器段は第１電流増幅器段（１）と同じ構造を
有し、第１電流増幅器段（１）は正電源電圧の端子に接
続され、第２電流増幅器段（２）は負電源電圧の端子に
接続され、第１及第２電流増幅器段（１，２）がこれら
の出力側で共通負荷（７）を動作させるようになってい
ることを特徴とする増幅器。 - 【請求項２】 請求項１に記載の増幅器において、第１
電流増幅器段（１）がＮＰＮトランジスタ（５）を有
し、そのコレクタが正電源電圧の端子に接続され、その
エミッタが負荷に接続され、そのベースが制御入力端を
構成し、 第２電流増幅器段（２）がＮＰＮトランジスタ（６）を
有し、そのコレクタが負荷に接続され、そのエミッタが
負電源電圧の端子に接続され、そのベースが制御入力端
を構成していることを特徴とする増幅器。 - 【請求項３】 請求項１に記載の増幅器において、第１
及び第２電流増幅器段がそれぞれ２つのＮＰＮトランジ
スタより成るダーリントン回路（５，２１；６，２２）
を有しており、第１電流増幅器段（１）の２つのトラン
ジスタ（５，２１）のコレクタが正電源電圧の端子に接
続され、第１電流増幅器段のこれらの２つのトランジス
タのうちの出力トランジスタ（５）のエミッタが負荷に
接続され、第２電流増幅器段（２）の２つのトランジス
タ（６，２２）のコレクタが負荷（７）に接続され、第
２電流増幅器段のこれら２つのトランジスタのうちの出
力トランジスタ（６）のエミッタが負電源電圧の端子に
接続されていることを特徴とする増幅器。 - 【請求項４】 請求項２又は３に記載の増幅器におい
て、電流分割回路（３）の入力端側に抵抗（１０）が設
けられており、この抵抗は、電流分割回路（３）がその
入力端側で第１及び第２電流増幅器段（１，２）の制御
入力端とほぼ同じ入力抵抗を有するような値となってい
ることを特徴とする増幅器。 - 【請求項５】 請求項１に記載の増幅器において、第１
電流増幅器段（１）が電界効果トランジスタ（３１）を
有し、そのソースが正電源電圧の端子に接続され、その
ドレインが負荷に接続され、抵抗（３２）を介してドレ
インに接続されたそのゲートが第１電流増幅器段（１）
の制御入力端を構成しており、 第２電流増幅器段（２）は電界効果トランジスタ（３
３）を有し、そのソースが負荷（７）に接続され、その
ドレインが負電源電圧の端子に接続され、抵抗（３４）
を経てドレインに接続されたそのゲートが第２電流増幅
器段（２）の制御入力端を構成していることを特徴とす
る増幅器。 - 【請求項６】 請求項１〜５のいずれか一項に記載の増
幅器において、電流分割回路（３）が電流ミラーとして
構成されていることを特徴とする増幅器。 - 【請求項７】 請求項６に記載の電流分割回路におい
て、電流分割回路が第１ＮＰＮトランジスタ（８）を有
し、そのエミッタが電流分割回路（３）の入力端を構成
するとともに第２電流増幅器段（２）の制御入力端に接
続されるものであり、そのコレクタが電流ミラー回路
（４）に対する制御電流を生じ、そのベースが第２ＮＰ
Ｎトランジスタ（９）のベース及びコレクタに接続さ
れ、第２ＮＰＮトランジスタのコレクタが基準電流を受
け、第２ＮＰＮトランジスタのエミッタが負電源電圧の
端子に結合されるものであることを特徴とする電流分割
回路。 - 【請求項８】 請求項７に記載の電流分割回路を有する
請求項２に記載の増幅器において、電流分割回路の第２
ＮＰＮトランジスタ（９）のエミッタがダイオード（１
１）を経て負電源電圧の端子に結合され、このダイオー
ドはその陽極側が第２ＮＰＮトランジスタ（９）のエミ
ッタに接続されていることを特徴とする増幅器。 - 【請求項９】 請求項７に記載の電流分割回路を有する
請求項３に記載の増幅器において、電流分割回路の第２
ＮＰＮトランジスタ（９）のエミッタが、同一方向で互
いに直列に配置された２つのダイオード（１１，２３）
を経て負電源電圧の端子に結合され、これらダイオード
のうちの一方のダイオードがその陽極側で第２ＮＰＮト
ランジスタ（９）のエミッタに接続されていることを特
徴とする増幅器。 - 【請求項１０】 請求項７に記載の電流分割回路を有す
る請求項５に記載の増幅器において、電流分割回路の第
２ＮＰＮトランジスタ（９）のエミッタが抵抗（３５）
を経て負電源電圧の端子に結合されていることを特徴と
する増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4136605:0 | 1991-11-07 | ||
| DE4136605A DE4136605A1 (de) | 1991-11-07 | 1991-11-07 | Verstaerker |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05235658A JPH05235658A (ja) | 1993-09-10 |
| JP3273813B2 true JP3273813B2 (ja) | 2002-04-15 |
Family
ID=6444246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29707792A Expired - Fee Related JP3273813B2 (ja) | 1991-11-07 | 1992-11-06 | 増幅器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5343165A (ja) |
| EP (1) | EP0541164B1 (ja) |
| JP (1) | JP3273813B2 (ja) |
| DE (2) | DE4136605A1 (ja) |
| TW (1) | TW218941B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5463067A (en) * | 1993-07-16 | 1995-10-31 | Merck & Co., Inc. | Process for making HIV protease inhibitors |
| JP2639350B2 (ja) * | 1994-08-12 | 1997-08-13 | 日本電気株式会社 | 演算増幅器 |
| JP3567559B2 (ja) * | 1995-11-02 | 2004-09-22 | ミツミ電機株式会社 | 増幅回路 |
| FR2751488B1 (fr) * | 1996-07-16 | 1998-10-16 | Sgs Thomson Microelectronics | Amplificateur de puissance en technologie bicmos a etage de sortie en technologie mos |
| NL1006305C2 (nl) | 1997-06-13 | 1998-12-15 | Dsm Nv | Werkwijze voor de bereiding van (1S,2R)-1-amino-2-indanol-(R,R)-tartraat methanol solvaat. |
| DE602005023502D1 (de) * | 2004-10-08 | 2010-10-21 | Nxp Bv | Doppel-vorspannungs-steuerschaltung |
| US8368379B2 (en) * | 2010-03-04 | 2013-02-05 | Maxim Integrated Products, Inc. | Apparatus and method for monitoring output within a power strip |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3693106A (en) * | 1970-11-02 | 1972-09-19 | Ernest L Long | Stable power amplifier circuit |
| JPS5436287B2 (ja) * | 1972-06-06 | 1979-11-08 | ||
| SU843164A1 (ru) * | 1977-06-28 | 1981-06-30 | Предприятие П/Я А-7501 | Усилитель низкой частоты |
| WO1982002805A1 (en) * | 1981-02-09 | 1982-08-19 | Fred D Johnson | Amplifier having reduced power dissipation and improved slew rate |
| US4446443A (en) * | 1981-02-09 | 1984-05-01 | Zenith Radio Corporation | Amplifier having reduced power dissipation and improved slew rate |
| DE3142607C2 (de) * | 1981-10-28 | 1984-05-24 | Telefunken electronic GmbH, 7100 Heilbronn | Differenzverstärker mit Darlingtonausgang |
| US4553044A (en) * | 1983-05-11 | 1985-11-12 | National Semiconductor Corporation | Integrated circuit output driver stage |
| JPH0799801B2 (ja) * | 1985-04-25 | 1995-10-25 | 松下電器産業株式会社 | 増幅回路 |
| IT1214249B (it) * | 1987-06-10 | 1990-01-10 | Sgs Microelettronica Spa | Amplificatore operazionale di potenza cmos ad alte prestazioni. |
| US4947974A (en) * | 1988-01-15 | 1990-08-14 | Deere & Company | Fast fill hydraulic clutch |
| US4866399A (en) * | 1988-10-24 | 1989-09-12 | Delco Electronics Corporation | Noise immune current mirror |
| US4940949A (en) * | 1989-11-01 | 1990-07-10 | Avantek, Inc. | High efficiency high isolation amplifier |
-
1991
- 1991-11-07 DE DE4136605A patent/DE4136605A1/de not_active Withdrawn
-
1992
- 1992-10-23 TW TW081108475A patent/TW218941B/zh not_active IP Right Cessation
- 1992-10-29 EP EP92203331A patent/EP0541164B1/de not_active Expired - Lifetime
- 1992-10-29 DE DE59208486T patent/DE59208486D1/de not_active Expired - Lifetime
- 1992-10-30 US US07/969,630 patent/US5343165A/en not_active Expired - Lifetime
- 1992-11-06 JP JP29707792A patent/JP3273813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE59208486D1 (de) | 1997-06-19 |
| EP0541164A1 (de) | 1993-05-12 |
| JPH05235658A (ja) | 1993-09-10 |
| US5343165A (en) | 1994-08-30 |
| TW218941B (ja) | 1994-01-11 |
| EP0541164B1 (de) | 1997-05-14 |
| DE4136605A1 (de) | 1993-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5475343A (en) | Class AB complementary output stage | |
| CA1187144A (en) | Differential amplifier with auto bias adjust | |
| US5491437A (en) | Amplifier circuit and method | |
| US4431972A (en) | Push-pull amplifier | |
| JP3273813B2 (ja) | 増幅器 | |
| EP0982853A2 (en) | Amplifier | |
| US5710522A (en) | Amplifier having an active current source | |
| US6480069B2 (en) | Active load circuit, and operational amplifier and comparator having the same | |
| JPH0580163B2 (ja) | ||
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| US4347531A (en) | Circuit converting a pair of differential input signals to single-ended output signals | |
| JPH05206751A (ja) | クラスａ増幅器用動的バイアス | |
| US5124586A (en) | Impedance multiplier | |
| JPH04307804A (ja) | 単位利得最終段 | |
| JPH0369441B2 (ja) | ||
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| JPS5818333Y2 (ja) | ゾウフクカイロ | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| US5122759A (en) | Class-A differential amplifier and method | |
| US6559706B2 (en) | Mixer circuitry | |
| US4764688A (en) | Output current darlington transistor driver circuit | |
| KR100394301B1 (ko) | Btl증폭회로 | |
| JPS631768B2 (ja) | ||
| JPH04229705A (ja) | 電流増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080201 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |