JPH04229705A - 電流増幅装置 - Google Patents

電流増幅装置

Info

Publication number
JPH04229705A
JPH04229705A JP3119101A JP11910191A JPH04229705A JP H04229705 A JPH04229705 A JP H04229705A JP 3119101 A JP3119101 A JP 3119101A JP 11910191 A JP11910191 A JP 11910191A JP H04229705 A JPH04229705 A JP H04229705A
Authority
JP
Japan
Prior art keywords
current
output
input
transistor
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3119101A
Other languages
English (en)
Inventor
Mil Job F P Van
イョブ フランシスカス ペトラス ファン ミル
Martinus P M Bierhoff
ペトラス マリア ビールホフ マルティヌス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of JPH04229705A publication Critical patent/JPH04229705A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3066Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0277Selecting one or more amplifiers from a plurality of amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3217Modifications of amplifiers to reduce non-linear distortion in single ended push-pull amplifiers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/91Indexing scheme relating to amplifiers the amplifier has a current mode topology
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30006Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push and the pull stages of the SEPP amplifier are both current mirrors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30048Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the SEPP amplifier has multiple SEPP outputs from paralleled output stages coupled in one or more outputs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30057Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the SEPP power transistors are realised as paralleled FETs, i.e. the push or the pull transistor

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は電流増幅装置であって、−  電
流増幅装置の入力に接続された入力、出力、および電流
源が接続されている電源入力を有する電流−電流変換器
で、該電流−電流変換器はその主電流路が電流−電流変
換器の入力と出力の間に接続され、そのベースが電源入
力に接続されている出力トランジスタ、および出力トラ
ンジスタのベースと動作中基準電位を伝えるノードとの
間に接続されたダイオード接続駆動トランジスタを具え
るもの、−  電流−電流変換器の出力に接続された入
力と、電流増幅装置の出力に接続された出力とを有する
電流ミラー回路、を具える電流増幅装置に関連する。
【0002】
【背景技術】そのような電流増幅装置はなかんずく米国
特許明細書第4,803,441 号、特に図6から既
知である。 そこに示された増幅器段は事実2つのそのような装置を
具え、1つの装置は正の電源電圧端子に接続され、かつ
出力に1つの極性の電流を供給することを意図し、他の
装置は負の電源電圧端子に接続され、かつ出力に反対の
極性の電流を供給することを意図している。2つの電流
−電流変換器の組合せは、出力における1つの極性の電
流から別の極性の電流へのクロスオーバーが線形特性に
従って実行されるという利点を有している。
【0003】入力電流の極性に依存して、1つの電流−
電流変換器は関連電流ミラー回路に電流を供給し、それ
はこの電流を「再生(reproduce )」かつ出
力する。もし大電流領域で正確な電流ミラー比を達成す
べきなら、これは正確な電流ミラー回路を必要とする。 しかし、そのような正確な電流ミラー回路は複雑であり
かつ/または電源電圧端子と増幅器装置の出力の間に直
列な多数のトランジスタを具え、それらにわたる電圧降
下は利用可能な電源電圧領域に適合しない。そのような
場合、類似のタイプの電流ミラー回路に戻る以外の別の
選択は無く、それは電流ミラー回路にわたる電圧降下を
減少するが、しばしば精度を犠牲にする。
【0004】簡単な電流ミラー回路の不正確さは一般に
トランジスタ特性(利得、最大電流、基板漏洩電流等)
の拡がり(spread)により生じる。電源電圧端子
と増幅装置の出力との間の通路に置かれたトランジスタ
のエミッタに直列に抵抗器を配設することによりそのよ
うな簡単な電流ミラー回路のトランジスタの拡がりの効
果を低減することが知られている。これらの線形化抵抗
器は電流ミラー回路の電流ミラー特性に対するトランジ
スタベース・エミッタ電圧の影響を低減する。エミッタ
抵抗器の値は電流ミラー回路を通る認識された最大電流
レベルに基づいて計算することができる。というのは、
電流ミラー回路にわたる電圧降下がこの最大電流レベル
で最大であるからである。しかし、このことはこのよう
に計算された抵抗値の影響が低電流レベルで殆ど認める
ことができないことを意味している。というらは、抵抗
にわたる電圧降下がベース・エミッタ電圧に対して無視
できるからである。従って、小電流レベルに対して線形
化抵抗器を具えるそのような簡単な電流ミラー回路は劣
った性能しか有しない。
【0005】上述の問題のために、既知の簡単な電流ミ
ラー回路を用いて広い電流領域にわたってかなり正確な
電流ミラー比(1あるいは別の一定比)を達成すること
は困難である。これは特にPNP トランジスタを具え
る電流ミラー回路に適用される。
【0006】
【発明の開示】本発明の目的はこの問題の解決法を与え
ることであり、すなわち大きな電流領域で正確な電流ミ
ラー比を維持する電流ミラー回路を用いていかにして電
流増幅装置が実現できるかを示すことである。
【0007】冒頭の記事で規定されたタイプの電流ミラ
ー回路において、このことは電流−電流変換器が、電流
−電流変換器の入力と出力の間に配設されたその主電流
路と、上記のノードに接続されたそのベースとを有する
第2出力トランジスタを具え、駆動トランジスタは電流
源により供給された電流の一部分が駆動トランジスタを
流れ、それにより第2出力トランジスタをカットオフに
保つ限り導通し、かつ電流源からの全電流が第1出力ト
ランジスタのベースを流れる状態に到達する場合に、第
2出力トランジスタは駆動トランジスタがカットオフで
ありかつ電流−電流変換器の出力に電流を供給できると
いう理由で導通できること、により達成される。
【0008】本発明による電流増幅装置の第1の好まし
い実施例は、第2出力トランジスタの主電流路が電流増
幅装置の電源電圧端子に接続された端部を有することを
特徴としている。
【0009】本発明による電流増幅装置の第2の好まし
い実施例は、第2出力トランジスタの主電流路が、電流
増幅装置の出力に接続された出力を有する第2電流ミラ
ー回路の入力に接続された端部を有することを特徴とし
ている。
【0010】本発明によると、増幅器の出力電流範囲は
複数のサブ領域(sub−range )に分割され、
各サブ領域に対してこのサブ領域に適応された個別の電
流ミラー回路が使用され、種々の電流ミラー回路により
供給された電流は出力で加算される。種々のサブ領域は
電流−電流変換器で指定された値に各電流ミラー回路に
より供給すべき電流を限定することで規定される。従っ
て、個別の電流サブ領域に属す変換器の種々の出力トラ
ンジスタは、第1出力トランジスタの場合のようにダイ
オード接続された駆動トランジスタを介するか、あるい
は第2出力トランジスタの場合のように直接に、1つの
共通ノードに接続される。
【0011】このように、電流源により伝え得る最大電
流に依存して、第1出力トランジスタの利得係数に依存
する特定の電流レベル以下で、電流が第1電流ミラー回
路を介してのみ供給され、そして上記の出力電流レベル
以上で、第1電流ミラー回路を通る電流は一定に留まり
、かつ別の電流が第2出力トランジスタを介して供給さ
れることが達成される。この別の電流は最初に述べられ
た電流ミラー回路よりも簡単な構造であり得る別の電流
ミラー回路により与えられるか、あるいはそれは電源回
路から直接取ることができる。最後に述べられた場合は
極端に簡単化された電流ミラー回路として考慮できる。
【0012】添付図面を参照し、実例により本発明を詳
細に説明する。
【0013】
【実施例】図1は米国特許明細書第4,803,441
 号から知られた装置を示すブロック線図である。この
装置は電流−電流変換器10を具え、それは端子14を
介して正の電源電圧+Vを、そして端子15を介して負
の電源電圧−Vを受信する。入力電流Iinは入力13
を介して印加され、かつこの入力電流の極性に依存して
、出力電流はライン16を介して電流ミラー回路11に
供給されるか、あるいはライン17を介して電流ミラー
回路12に印加される。電流ミラー回路11は端子18
を介して正の電源電圧を受信し、かつ電流ミラー回路1
2は端子21を介して負の電源電圧で付勢される。双方
の電流ミラー回路11と12は入力ライン16から出力
ライン19への1:1電流伝送あるいは入力ライン17
から出力ライン22への1:1電流伝送を行うように構
成されているか、あるいはそれらは1:n伝送が得られ
るようなやり方で構成することもでき、ここでnは関連
電流ミラー回路の形態に依存している。出力ライン19
と22は双方とも回路の出力20に接続され、その出力
で出力電流が利用可能となる。この従前の技術の装置の
動作の詳細について、上記の米国特許明細書第4,80
3,441 号が参照される。
【0014】図2は本発明による装置のブロック線図を
示している。この装置は電流−電流変換器30を具え、
それは端子34を介して正の電源電圧を受信し、また端
子35を介して負の電源電圧を受信する。入力電流は端
子33を介して印加される。入力電流の極性および入力
電流の大きさに依存して、変換器30は4つの出力36
, 37, 38および39の1つ以上に出力電流を供
給する。出力ライン36は端子40を介して正の電源電
圧を受信する電流ミラー回路31の入力に接続されてい
る。出力ライン38は端子41を介して負の電源電圧を
受信する電流ミラー回路32の入力に接続されている。 出力ライン37は出力端子43を介して正の電源電圧を
受信する電流ミラー回路42の入力に接続され、そして
出力ライン39は端子45を介して負の電源電圧を受信
する電流ミラー回路44の入力に接続されている。 参照記号46, 47, 48および49をそれぞれ持
つ電流ミラー回路31, 32, 42および44は電
流増幅装置の出力50に共通にされている。
【0015】もし第1極性の電流が入力33に印加され
、その電流が正の電源電圧に接続された電流ミラー回路
を介して出力50に伝送されるなら、この電流の大きさ
は、図2に示された本発明による装置の電流ミラー回路
31あるいは42のどちらが活性化されるかを規定する
。もし入力電流の大きさが変換器30で検出される所定
のしきい値より小さいなら、出力電流はライン36を介
して電流ミラー回路31にのみ供給されよう。しかし、
もし入力電流の大きさが上記のしきい値より高いなら、
変換器30は電流ミラー回路31へのライン36を介し
て電流を固定値に制限し、また出力37を介して電流ミ
ラー回路42に電流を供給しよう。同様なプロセスは反
対極性の入力電流についても得られる。もし反対極性の
入力電流の大きさが所定のしきい値より小さいなら、変
換器30は出力ライン38を介して電流ミラー回路32
に電流を供給するだけであり、そして反対極性でありか
つ上記のしきい値より高い大きさの入力電流の場合には
、変換器は電流ミラー回路31へのライン38を介して
電流を固定値に制限し、また出力39を介して電流ミラ
ー回路44に電流を供給しよう。
【0016】変換器30が動作し、特に電流分割がこの
変換器で実行される態様を図3と図4を参照して詳細に
説明する。
【0017】図3は変換器30の一例を線図的に示し、
図4は図3に示された装置の動作を例示する電流線図を
示している。図3は図2の電流−電流変換器30を詳細
に示している。変換器30はトランジスタT1 を具え
、その主電流路は示された態様で入力33と出力ライン
36の間に配設されている。T1 のベースはダイオー
ド接続されたトランジスタT2 のベースに接続され、
また電流源51にも接続されている。さらに、ダイオー
ド接続されたトランジスタT2 はノードKに接続され
ている。トランジスタT5 の主電流路は入力33と出
力ライン37の間に配設され、そしてこのトランジスタ
T5 のベースは電流源52とノードKの双方に接続さ
れている。
【0018】電流変換器の負の側において、トランジス
タT3 ,T4 およびT6 はミラー反転形態に配設
されている。T3の主電流路は入力33と出力ライン3
8との間に配設され、T3 のベースはダイオード接続
されたトランジスタT4 と電流源53に接続されてい
る。T4 の別の端子はノードKに接続されている。ト
ランジスタT6 の主電流路は入力33と出力ライン3
9の間に配設され、T6 のベースは電流源54とノー
ドKの双方に接続されている。 電流源51と52は電源端子34に接続され、そこでは
正の電源電圧が動作中使用可能であり、かつ電流源53
と54は電源端子35に接続され、そこでは負の電源電
圧が動作中使用可能である。
【0019】図3に示された回路30の動作の説明につ
いて、図4に示された電流線図が参照される。負の向き
に(回路30から出力33に)比較的小さい入力電流I
inが存在し、この電流は電流源51からベース電流を
受信するトランジスタT1 により供給されよう。電流
源51により供給された電流I1 は部分的にT1 の
ベースに供給され、かつT2 の主電流路を通して部分
的に流れる。T1 のベース・エミッタ電圧とT2 の
ベース・エミッタ電圧の結合は、入力33とノードKの
間の電圧降下(この電圧降下はT5 のベース・エミッ
タ電圧に等しい)がT5 を非導通状態に保つのに十分
小さいことを保証している。
【0020】もし電流Iinが増大するなら、電流源5
1により供給された全電流I1 がT1 のベースを流
れる状態に到達しよう。この時点で、出力ライン36を
流れる出力電流I4 はI1 ×β(T1 )に等しい
。すると電流源51はトランジスタT1 のベースに最
大電流を供給し、そして、事実、このトランジスタの出
力電流I4 はこれ以上増大できない。このことはこの
状態に達した場合に電流I4 が固定値に制限されるこ
とを示す図4から明らかである。電流源51からの全電
流がT1 のベースを流れ、かつT2 がもはやどんな
電流も受信しないから、T2 は導通状態から非導通状
態に移るであろう。その結果、T2 にわたる電圧降下
が増大し、その結果、T5 のベース・エミッタ電圧は
増大でき、T5 をターンオンし、従って電流I4 に
加えて電流I6 が出力ライン37を介して流れること
ができる。それ故、この電流I4 は図4から明らかな
ように、電流I4 が最大値に安定化される時点で流れ
始める。T5 に要求されたベース電流は最大電流I3
 を供給できる電流源52により供給される。
【0021】図2から分かるように、電流I4は出力3
6と電流ミラー回路31を介して出力50に印加され、
電流I6 は出力37と電流ミラー回路42を介して出
力50に印加される。電流ミラー回路31と42の双方
が単位伝送比を有すると仮定される場合、出力電流Io
ut は電流I4 とI6 の和を具え、その和は図4
でIout により表される。
【0022】もし電流Iinが正の方向に(入力33か
ら内向きに)流れるなら、トランジスタT3 ,T4 
およびT6 を具える電流変換器30の下側セクション
は動作となる。もし電流が比較的小さいと、出力電流I
5 はトランジスタT3 を介して出力38に供給され
る。トランジスタT3 は電流源53からベース電流を
受信する。電流源53により供給された電流I2 はT
3 のベースを部分的に流れる。T3 がまだ最大電流
I5 を供給しない限り、I2 の一部分もまたダイオ
ード接続されたトランジスタT4 の主電流路を流れる
【0023】この状態でT3 のベース・エミッタ電圧
とT4 のベース・エミッタ電圧の結合は、入力33と
ノードKの間の電圧降下(この電圧降下はT6 のベー
ス・エミッタ電圧に等しい)がT6 をターンオンする
には小さすぎることを保証しよう。もし全電流I2 が
T3 のベースを流れる点に到達するなら、図4から分
かるようにその点から電流I5 はその最大値に制限さ
れ、T6 のベース・エミッタ電圧は変化し、T4 の
カットオフの結果としてT6 がターンオンできるよう
になる。この状態から、電流I7 は図4に例示された
ような態様で出力ライン39を介して流れることができ
る。T6 のベース電流は電流I8 を供給する電流源
54から導かれる。もし電流を出力38と39にそれぞ
れフィードする電流ミラー回路32と44が単位伝送比
を有するなら、正のIinに対する出力電流Iout 
は正の入力電流に対する図4に例示されたようになろう
【0024】もし図3に例示されたタイプの回路が演算
増幅器の出力段として採用されるなら、少なくとも1つ
の電流源52あるいは54は可変電流源として構成され
なくてはならない。最も簡単な場合には、電流源54は
例えばその主電流路がノードKと電源電圧端子35の間
に配設されているトランジスタを用いて構成でき、その
ベース端子は電流増幅装置の制御端子として役立ち、該
端子は動作中先行の演算増幅器回路から信号を受信でき
る。
【0025】図5は本発明による電流増幅装置の一例を
詳細に示している。図3に詳細に示された電流−電流変
換器30が図5の中央に示されている。図3と同様に、
電流−電流変換器30はトランジスタT1 からT6 
と電流源51から54を具えている。
【0026】電流変換器の出力ライン36はトランジス
タT7 からT10と線形化抵抗器R1 とR2 を具
えている。 この電流ミラー回路は電源端子61から付勢され、そこ
では正の電圧が利用可能であり、かつ出力50に接続さ
れている出力ライン62に入力ライン36の電流を再生
かつフィードする。この電流ミラー回路の動作は当業者
に既知であり、従ってこれ以上詳細に説明しない。
【0027】出力ライン37は抵抗器R3 とR4 お
よびトランジスタT11とT12を具えるもっと簡単な
タイプの別の電流ミラー回路に接続されている。この別
の電流ミラー回路はまた電源電圧端子61を介して付勢
される。この別の電流ミラー回路は回路の出力50に接
続されている出力ライン63に入力ライン37の電流を
再生かつフィードする。
【0028】電流変換器の出力ライン38はトランジス
タT13からT16および抵抗器R5とR6を具える電
流ミラー回路に接続されている。電源電圧端子60を介
して負の電圧により付勢されているこの電流ミラー回路
は、出力50に接続されている出力ライン64にライン
38の電流を再生かつフィードする。
【0029】電流変換器の出力ライン39はトランジス
タT17,T18および抵抗器R7 ,R8 を具える
簡単な電流ミラー回路に接続されている。この電流ミラ
ー回路はまた電源電圧端子60を介して付勢される。こ
の簡単な電流ミラー回路は出力50に接続されているラ
イン65にライン39の電流を再生し、かつそれをフィ
ードする。
【0030】図3を参照した説明の後、図5に示された
装置で比較的さらに正確な電流ミラー回路(トランジス
タT7 ……T10とT13……T16をそれぞれ具え
る)は入力電流が特定のしきい値より比較的低い値を有
する限り出力電流を発生するために使用されることは明
らかであろう。もしこのしきい値が超過されるなら、比
較的簡単かつあまり正確でない電流ミラー回路(トラン
ジスタT11,T12およびT17,T18をそれぞれ
具える)はさらに正確な電流源により供給された一時的
に一定な電流に重畳される電流を供給するよう動作する
【0031】トランジスタT1 とT3 の電流利得係
数βは必ずしも等しい必要のないことに注意すべきであ
る。 さらに、電流源51と53によりそれぞれ供給された電
流I1 とI2 は必ずしも等しい必要はない。このこ
とは電流I4 が電流I5 が制限されている値とは別
の値に制限できることを意味している。しかし、これは
全装置の動作に影響しない。
【0032】さらに、電源電圧端子34と61は結合さ
れて単一の正電源電圧端子を形成し、かつ電源電圧端子
35と60もまた結合されて単一の負電源電圧端子を形
成できることに注意されたい。
【0033】図5に示された装置において、電流源52
あるいは54は(あるいは必要なら双方とも)例えば先
行する演算増幅器の出力から制御信号が印加できる可変
電流源として構成できることに注意すべきである。図3
に示された回路と同様に、これはその主電流路がノード
Kと電源電圧端子35の間に配設されているトランジス
タを用いて例えば電流源54のような関連電流源を構成
することにより簡単に達成でき、このトランジスタのベ
ース端子は全電流増幅器段の制御端子を構成する。
【0034】トランジスタT5 とT6 が電流源を介
してベース電流を受信すると仮定されているから、もし
入力電流がさらに増大するなら、最大電流がトランジス
タT5 とT6 の双方を流れる状態を得ることは可能
である。 図3を参照すると、電流I6 はせいぜいI3 ×β(
T5)に等しくできることは明らかであろう。同様に、
電流I7 は最大I8 ×β(T6 )に等しくなるこ
とができる。もし大きな入力電流が許容されなくてはな
らないなら、図6に例示された形態が使用できる。
【0035】図6はその大部分が図5に示された装置と
同一である装置が示されている。図5と図6に示された
装置の間の第1の差はトランジスタT5 とT6 につ
いて見いだすことができる。抵抗器R9 がトランジス
タT5 の主電流路に配設され、抵抗器R10がT5 
のベースとノードKとの間に配設されている。同様に、
抵抗器R11がT6 の主電流路に配設され、抵抗器R
12がT6 のベースとノードKの間に配設されている
。図6に示された装置はさらにトランジスタT19とT
20を具えている。T19の主電流路は入力33と正の
電源電圧端子70の間に配設されている。T19のベー
スはノードKに接続されている。トランジスタT20の
主電流路は入力33と負の電源電圧端子71との間に配
設され、T20のベースはノードKに接続されている。
【0036】トランジスタT19とT20の追加および
トランジスタT5 とT6 の異なる配列の結果として
、全入力電流路が図5に示された装置にあるように2つ
のサブ通路に分割されないが、しかし3つのサブ通路に
分割される。それに関連して図7が参照され、図7は図
6に示された装置の種々の電流の線図を示している。
【0037】図6に示された装置の動作の詳細な説明に
対して、入力端子33を介す入力電流が小さく、従って
トランジスタT1 のみが導通することが再び仮定され
ている。この入力電流が増大すると、上述の状態が得ら
れ、そこでは電流源51により供給された全入力電流I
1 はT1 のベースを流れ、かつトランジスタT2 
はターンオフされる。この時点で、電流源52はT5 
のベースに電流を供給し、それ故、T5 はターンオン
になる。抵抗器R9 と共に抵抗器R10の存在するこ
とはT19がカットオフのままであることを保証する。 図6に示された装置の動作は図5に示された動作と同一
である。電流I6 はトランジスタT5 を介して流れ
、そしてトランジスタT11,T12と抵抗器R3 ,
R4 を具える電流ミラー回路は、この回路が再生され
かつ出力50にフィードされ、かつトランジスタT7 
,T8 ,T9 ,T10および抵抗器R1 とR2 
を具える電流ミラー回路により供給された電流に付加さ
れることを保証する。
【0038】T5 のベースを介して実質的にその全電
流I3 が流れる点に電流源52が到達する場合、抵抗
器R10にわたる電圧降下はノードKの電位が正になり
、T19をターンオンできるように減少しよう。換言す
れば、トランジスタT5 を通る電流I6 がその最大
値に制限されるや否や、入力33を介す電流の増大はト
ランジスタT19を通る電流となろう。
【0039】図4と同様に図7は種々の電流を線図とし
て示している。図7はまず第1に電流I4 が流れるこ
とを明確に示している。この電流の飽和点が起こるや否
や、電流I6 が流れ始め、特定の時点で電流I6 か
ら電流I10へのゆっくりしたクロスオーバーが起こり
、I6 が最大値に制限され、I10がさらに増大でき
る。I10の増大は端子70と端子71にそれぞれ接続
された電源の電流運搬容量によってのみ制限される。
【0040】図6に示された装置では、もし電流増幅器
が演算増幅器を従える出力段として使用すべきなら、電
流源52あるいは54の少なくとも1つを制御可能な電
流源として構成する必要がある。
【0041】抵抗器R9 とR10を用いたトランジス
タT5 を具える追加の電流スイッチング段を付加した
図6に採用された原理は図8に線図的に例示された複数
の段に拡張できる。図8は全電流増幅器段の一部分だけ
を示している。図6の要素に対応する要素はトランジス
タT1 ,T2 ,T5 およびT19、抵抗器R9 
とR10、電流源51と52、電流入力33、ノードK
および電源電圧端子34と70である。図8に例示され
たように、別の抵抗器R10′の付加により抵抗器R9
 ′を介す別の電流分割トランジスタT5 ′を接続す
ることは可能である。ノード33を通る入力電流がゆっ
くり増大するから、電流I4 はこの電流がその最大値
に達する時点まで前の実施例で既に説明されたように最
初ライン36を介して流れる。ノードKの電圧変動は引
き続いて電流I6 ′がトランジスタT5 ′を介して
流れるようにする。電流I6 ′が増大するにつれて、
R9 ′にわたる電圧降下もまた増大し、I6 ′が制
限され、T5 がゆっくりと導通状態に駆動され、従っ
てI6 が流れるという結果となり、そしてもしこの電
流が連続して増大すると、R9 にわたる増大する電圧
降下は電流I6 を制限し、最後にT19がターンオン
し、電流I10が流れることを可能にする。
【0042】トランジスタT5 ′が図8に示されてい
ない電流ミラー回路に接続されなくてはならないことは
明らかであり、この電流ミラー回路は動作中電流増幅器
の出力50に電流I6 ′を再生かつフィードする。
【0043】この原理は適当な抵抗器R10″,R10
″′,R9 ″およびR9 ″′を介して接続された別
の段T5 ″,T5 ″′等に適用できることは明らか
であろう。たとえ図8が正の電源電圧端子に接続されて
いる装置の部分のみを示しているとはいえ、同様な拡張
は示されておらずかつ負の電源電圧端子に接続されてい
る回路の部分のミラー反転形で実現できることは明らか
であろう。
【0044】ここに示されたバイポーラートランジスタ
の代わりに、ユニポーラーMOSトランジスタを使用す
ることも可能であり、その場合にはバイポーラートラン
ジスタのベース、エミッタおよびコレクタはユニポーラ
ートランジスタのゲート、ソースおよびドレインにより
置換すべきである。
【図面の簡単な説明】
【図1】図1は従前の装置のブロック線図である。
【図2】図2は本発明による装置のブロック線図である
【図3】図3は図2に採用された装置に採用された電流
−電流変換器を詳細に示している。
【図4】図4は図3に示された変換器の同じ電流態様の
線図である。
【図5】図5は図2のブロック線図を詳細に示している
【図6】図6は図5に示された回路の別の拡張を示して
いる。
【図7】図7は図6に示された装置のいくつかの電流態
様のブロック線図である。
【図8】図8はいかに電流分割が一層のステップで実行
できるかを例示する装置の一部分を示している。
【符号の説明】
10  電流−電流変換器 11  電流ミラー回路 12  電流ミラー回路 13  入力 14  端子 15  端子 16  入力ライン 17  入力ライン 18  端子 19  出力ライン 20  出力 21  端子 22  出力ライン 30  電流−電流変換器 31  電流ミラー回路 32  電流ミラー回路 33  入力端子あるいはノードあるいは電流入力34
  電源電圧端子 35  電源電圧端子 36  出力(ライン) 37  出力(ライン) 38  出力(ライン) 39  出力(ライン) 40  端子 41  端子 42  電流ミラー回路 43  出力端子 44  電流ミラー回路 45  端子 46  出力ライン 47  出力ライン 48  出力ライン 49  出力ライン 50  出力 51  電流源 52  電流源 53  電流源 54  電流源 60  電源電圧端子 61  電源電圧端子 62  出力ライン 63  出力ライン 64  出力ライン 65  出力ライン 70  正電源電圧端子 71  負電源電圧端子

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】  電流増幅装置であって、−  電流増
    幅装置の入力に接続された入力、出力、および電流源が
    接続されている電源入力を有する電流−電流変換器で、
    該電流−電流変換器はその主電流路が電流−電流変換器
    の入力と出力の間に接続され、そのベースが電源入力に
    接続されている出力トランジスタ、および出力トランジ
    スタのベースと動作中基準電位を伝えるノードとの間に
    接続されたダイオード接続駆動トランジスタを具えるも
    の、−  電流−電流変換器の出力に接続された入力と
    、電流増幅装置の出力に接続された出力とを有する電流
    ミラー回路、を具える電流増幅装置において、該電流−
    電流変換器は、電流−電流変換器の入力と出力の間に配
    設されたその主電流路と、上記のノードに接続されたそ
    のベースとを有する第2出力トランジスタを具え、駆動
    トランジスタは電流源により供給された電流の一部分が
    駆動トランジスタを流れ、それにより第2出力トランジ
    スタをカットオフに保つ限り導通し、かつ電流源からの
    全電流が第1出力トランジスタのベースを流れる状態に
    到達する場合に、第2出力トランジスタは駆動トランジ
    スタがカットオフであり、かつ電流−電流変換器の出力
    に電流を供給できるという理由で導通できること、を特
    徴とする電流増幅装置。
  2. 【請求項2】  第2出力トランジスタの主電流路が電
    流増幅装置の電源電圧端子に接続された端部を有するこ
    とを特徴とする請求項1に記載の電流増幅装置。
  3. 【請求項3】  第2出力トランジスタの主電流路が、
    電流増幅装置の出力に接続された出力を有する第2電流
    ミラー回路の入力に接続された端部を有することを特徴
    とする請求項1に記載の電流増幅装置。
  4. 【請求項4】  電流−電流変換器は1つ以上の別の出
    力トランジスタを具え、別の各出力トランジスタは第1
    抵抗器を介して電流−電流変換器の入力に接続されたそ
    の主電流路の1端部と、別の電流ミラー回路の入力に接
    続されたその主電流路の他の端部と、第2抵抗器を介し
    て上記のノードおよび別の電流源に接続されたそのベー
    スとを有し、別の各出力トランジスタの関連した第1お
    よび第2抵抗器の抵抗値は、電流増幅装置の入力電流を
    増大する場合に別の出力トランジスタの1つが上記の駆
    動トランジスタのカットオフの後でターンオンできるよ
    うに選択され、かつ上記の出力トランジスタを通って最
    大電流に到達する場合に別の出力トランジスタが導通に
    なり得ることを特徴とする請求項2あるいは3に記載の
    電流増幅装置。
  5. 【請求項5】  請求項1から4のいずれか1つに記載
    の2つの相補電流増幅装置、出力、入力および相互接続
    されたノードを具え、かつ該電流増幅装置が反対極性の
    電源電圧を印加する電源端子を具えている平衡電流増幅
    装置。
  6. 【請求項6】  請求項1から5のいずれか1つに記載
    の電流増幅装置において、ベース、エミッタおよびコレ
    クタを有するバイポーラトランジスタがゲート、ソース
    およびドレインをそれぞれ有するユニポーラトランジス
    タにより置き換えられることを特徴とする電流増幅装置
JP3119101A 1990-04-27 1991-04-24 電流増幅装置 Pending JPH04229705A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9001015 1990-04-27
NL9001015 1990-04-27

Publications (1)

Publication Number Publication Date
JPH04229705A true JPH04229705A (ja) 1992-08-19

Family

ID=19857020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3119101A Pending JPH04229705A (ja) 1990-04-27 1991-04-24 電流増幅装置

Country Status (3)

Country Link
US (1) US5140282A (ja)
EP (1) EP0454253A1 (ja)
JP (1) JPH04229705A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5059923A (en) * 1990-11-01 1991-10-22 Motorola Inc. Fractional load current detector
FR2705511B1 (fr) * 1993-05-21 1995-07-07 Unites Conceptions Integ Micro Procédé de commande d'un circuit électronique par un courant de polarisation et circuit électronique mettant en Óoeuvre le procédé.
JP3340250B2 (ja) * 1994-08-17 2002-11-05 株式会社東芝 バッファ回路
JP3537569B2 (ja) * 1995-02-27 2004-06-14 松下電器産業株式会社 差動増幅装置
WO1997002540A2 (en) * 1995-07-05 1997-01-23 Philips Electronics N.V. Current integrator
GB2512916A (en) * 2013-04-11 2014-10-15 Nujira Ltd Output stage for class AB amplifier

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3852678A (en) * 1973-05-07 1974-12-03 G Frye Push-pull amplifier with current mirrors for determining the quiescent operating point
GB2043337B (en) * 1978-12-06 1983-01-26 Toko Inc Semiconductor integrated circuit devices
US4477780A (en) * 1982-10-27 1984-10-16 At&T Bell Laboratories Operational amplifier with multiple switchable outputs

Also Published As

Publication number Publication date
US5140282A (en) 1992-08-18
EP0454253A1 (en) 1991-10-30

Similar Documents

Publication Publication Date Title
KR100570135B1 (ko) 선형 가변 이득 증폭기{linear variable gain amplifiers}
US5475343A (en) Class AB complementary output stage
US4256980A (en) Electronic switchover circuit
US4945259A (en) Bias voltage generator and method
EP0296762A2 (en) Improved operational transconductance amplifier for use in sample-and-hold circuits and the like
JP3340250B2 (ja) バッファ回路
US4636743A (en) Front end stage of an operational amplifier
JPH0322723B2 (ja)
US3886380A (en) Gain control circuit
US5742204A (en) Digitally programmable differential attenuator with tracking common mode reference
US5162751A (en) Amplifier arrangement
JPH04229705A (ja) 電流増幅装置
US4451800A (en) Input bias adjustment circuit for amplifier
US5157347A (en) Switching bridge amplifier
US5378938A (en) Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction
US4757275A (en) Wideband closed loop amplifier
CA1173119A (en) Bias generator
US5343165A (en) Amplifier having a symmetrical output characteristic
US3936731A (en) Amplifier with fast recovery after input signal overswing
US5057790A (en) High efficiency class A amplifier
US4851759A (en) Unity-gain current-limiting circuit
US4345215A (en) Audio frequency power amplifier circuit
US4075575A (en) Input stage for fast-slewing amplifier
US6008696A (en) Low noise amplifier with actively terminated input
JPS631768B2 (ja)