JPH0680990B2 - 電圧変換回路 - Google Patents
電圧変換回路Info
- Publication number
- JPH0680990B2 JPH0680990B2 JP63064755A JP6475588A JPH0680990B2 JP H0680990 B2 JPH0680990 B2 JP H0680990B2 JP 63064755 A JP63064755 A JP 63064755A JP 6475588 A JP6475588 A JP 6475588A JP H0680990 B2 JPH0680990 B2 JP H0680990B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- input
- output
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017581—Coupling arrangements; Interface arrangements programmable
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 この発明は半導体回路、詳細にいえば電圧をある基準電
圧レベルから他のレベルに変換する回路に関するもので
ある。
圧レベルから他のレベルに変換する回路に関するもので
ある。
B.従来技術 第１の一定の基準電圧を中心とした揺れを有する電気入
力信号を、第２の不変基準またはバイアス電圧を中心と
した、同じ揺れを有する出力電圧に変換しなければなら
ないことがしばしばある。すなわち、信号の揺れの大き
さを変えないか、あるいは入力の揺れと出力の揺れの間
の逓倍率を正確な既知の値にするかのいずれかにして、
入力信号電圧をある直流レベルから他のレベルに変換し
なければならない。多数のこのような変換された信号を
合計し、合成出力信号を形成しなければならないことも
しばしばある。
力信号を、第２の不変基準またはバイアス電圧を中心と
した、同じ揺れを有する出力電圧に変換しなければなら
ないことがしばしばある。すなわち、信号の揺れの大き
さを変えないか、あるいは入力の揺れと出力の揺れの間
の逓倍率を正確な既知の値にするかのいずれかにして、
入力信号電圧をある直流レベルから他のレベルに変換し
なければならない。多数のこのような変換された信号を
合計し、合成出力信号を形成しなければならないことも
しばしばある。
多くの応用技術では、変換その他の操作をきわめて精密
にし、しかもきわめて高速で行なわなければならない。
この分野の最新技術に重点を置いたひとつの技術は大地
を基準としたAGC（自動ゲイン制御）電圧を、６ボルト
電源電圧を基準とした信号にシフトすることを含んでお
り、他の出願は接地電圧以上のものを基準としたDAC
（ディジタル・アナログ変換器）信号を、６ボルトの電
源電圧を中心とした信号に変換するものである。
にし、しかもきわめて高速で行なわなければならない。
この分野の最新技術に重点を置いたひとつの技術は大地
を基準としたAGC（自動ゲイン制御）電圧を、６ボルト
電源電圧を基準とした信号にシフトすることを含んでお
り、他の出願は接地電圧以上のものを基準としたDAC
（ディジタル・アナログ変換器）信号を、６ボルトの電
源電圧を中心とした信号に変換するものである。
典型的な従来の回路は、演算増幅器と受動構成要素とを
組み合わせたものによって、信号を変換するものであ
る。このような回路には帯域幅の減少、オフセット電圧
エラー、構成要素が多いといった難点がある。米国特許
第3778640号明細書には、論理電圧レベル変換用のより
単純な回路を教示しているが、これには依然としてオフ
セット・エラーという難点があり、また入力信号電圧が
制限された範囲内にあることを必要としている。この回
路によるゲインは温度の影響を強く受けるものであり、
また広い許容範囲を有するものである。
組み合わせたものによって、信号を変換するものであ
る。このような回路には帯域幅の減少、オフセット電圧
エラー、構成要素が多いといった難点がある。米国特許
第3778640号明細書には、論理電圧レベル変換用のより
単純な回路を教示しているが、これには依然としてオフ
セット・エラーという難点があり、また入力信号電圧が
制限された範囲内にあることを必要としている。この回
路によるゲインは温度の影響を強く受けるものであり、
また広い許容範囲を有するものである。
C.発明が解決しようとする問題点 この発明の目的は、正確で、高速で、単純で、しかも製
造に費用がかからない電圧レベル変換回路を提供するこ
とである。
造に費用がかからない電圧レベル変換回路を提供するこ
とである。
D.問題点を解決するための手段 この発明は正確で、高速で、単純で、しかも製造に費用
がかからない電圧レベル変換回路を提供するものであ
る。広い温度範囲にわたる高い精度が、パラメータの整
合が容易な小数の構成要素によって達成される。入力基
準電圧および出力基準電圧は、入力信号電圧および出力
信号電圧に関して、またお互に関して任意のレベルおよ
び極性のものでかまわない。この回路は入力信号電圧お
よび出力信号電圧の広範囲の揺れに適合する。
がかからない電圧レベル変換回路を提供するものであ
る。広い温度範囲にわたる高い精度が、パラメータの整
合が容易な小数の構成要素によって達成される。入力基
準電圧および出力基準電圧は、入力信号電圧および出力
信号電圧に関して、またお互に関して任意のレベルおよ
び極性のものでかまわない。この回路は入力信号電圧お
よび出力信号電圧の広範囲の揺れに適合する。
入力信号が入力基準電圧を常に超えているか、あるいは
常に下回っている場合には、回路をさらに単純にするこ
とができる。出力信号の揺れを入力の揺れに関して正確
に逓倍させる（増幅または減衰させる）ことができる。
複雑度を僅かに増加させるだけで、複数の入力信号を変
換し、逓倍させ、かつ合計することができ、入力信号の
各々を異なる基準電圧（異なるレベルまたは極性、ある
いはこれらの両方）と結合し、異なる係数によって逓倍
させることができる。
常に下回っている場合には、回路をさらに単純にするこ
とができる。出力信号の揺れを入力の揺れに関して正確
に逓倍させる（増幅または減衰させる）ことができる。
複雑度を僅かに増加させるだけで、複数の入力信号を変
換し、逓倍させ、かつ合計することができ、入力信号の
各々を異なる基準電圧（異なるレベルまたは極性、ある
いはこれらの両方）と結合し、異なる係数によって逓倍
させることができる。
一般にいって、この発明による基本回路は電流ミラー、
ミラー出力と入力信号に結合されたシフト回路網、およ
び第１の回路網と、電流ミラーの入力と、入力信号電圧
を再生するための抵抗とに接続された第２のシフト回路
網を有している。出力電圧は電流ミラーの他の出力の整
合出力抵抗の両端から取られる。２つの双対回路を結合
することによって、両極性の入力信号を処理することが
できる。複数の回路を共通の出力抵抗につなぎ、複数の
変換入力信号の総和を取ることができる。
ミラー出力と入力信号に結合されたシフト回路網、およ
び第１の回路網と、電流ミラーの入力と、入力信号電圧
を再生するための抵抗とに接続された第２のシフト回路
網を有している。出力電圧は電流ミラーの他の出力の整
合出力抵抗の両端から取られる。２つの双対回路を結合
することによって、両極性の入力信号を処理することが
できる。複数の回路を共通の出力抵抗につなぎ、複数の
変換入力信号の総和を取ることができる。
E.実施例 回路100（第１図）は定入力基準電圧E1によって共通接
地電位からオフセットされた入力信号電圧Einを受け入
れる。Einは単極のものであっても、両極のものであっ
てもかまわない。E1は大地に関し正であっても、負であ
ってもかまわない。回路は出力信号電圧Eoutを発生し、
この電圧は大きさが設計者が選択可能な係数ｋだけEin
に対して逓倍しており、また定出力基準電圧によって共
通大地電位からオフセットされている。E2は大地に対し
正であっても、負であってもかまわず、またE1の大きさ
または極性に対し特別な関係を持っている必要はない。
地電位からオフセットされた入力信号電圧Einを受け入
れる。Einは単極のものであっても、両極のものであっ
てもかまわない。E1は大地に関し正であっても、負であ
ってもかまわない。回路は出力信号電圧Eoutを発生し、
この電圧は大きさが設計者が選択可能な係数ｋだけEin
に対して逓倍しており、また定出力基準電圧によって共
通大地電位からオフセットされている。E2は大地に対し
正であっても、負であってもかまわず、またE1の大きさ
または極性に対し特別な関係を持っている必要はない。
回路100は２つの半部110および120で構成されており、
これらは互いに双対回路として作動する。回路半部110
は第１図の線101の上方の構成要素を含むものであっ
て、基準電圧E1よりも大きなすべての入力信号電圧レベ
ルを、基準電圧E2よりも大きな出力信号電圧Eout＝kEin
に逓倍させ、変換する。EinがE1のレベルよりも低くな
ることがないのであれば、回路半部120を省略してもか
まわない。回路半部120は線101下方の構成要素からなる
ものであって、E1以下のEinのレベルに対して対応した
態様で作動する。Einが常にE1のレベルよりも小さいの
であれば、回路半部110は必要ない。しかしながら、回
路半部の一方が省略された場合でも、構成要素E1、E2、
R3および130は必要である。
これらは互いに双対回路として作動する。回路半部110
は第１図の線101の上方の構成要素を含むものであっ
て、基準電圧E1よりも大きなすべての入力信号電圧レベ
ルを、基準電圧E2よりも大きな出力信号電圧Eout＝kEin
に逓倍させ、変換する。EinがE1のレベルよりも低くな
ることがないのであれば、回路半部120を省略してもか
まわない。回路半部120は線101下方の構成要素からなる
ものであって、E1以下のEinのレベルに対して対応した
態様で作動する。Einが常にE1のレベルよりも小さいの
であれば、回路半部110は必要ない。しかしながら、回
路半部の一方が省略された場合でも、構成要素E1、E2、
R3および130は必要である。
PNPトランジスタQ1およびNPNダイオードD1は、PNPトラ
ンジスタQ1のVbeの電圧降下およびNPNダイオードD1のVb
eの電圧降下だけ、PNPトランジスタQ1ののベースにおい
てEinの電圧を上方へシフトする。このシフトされた電
圧はNPNトランジスタQ3のベースに現われ、次いでNPNト
ランジスタQ3のVbeの電圧降下だけ、NPNトランジスタQ3
のエミッタで下方へシフトされ、またPNPダイオードD3
を介したPNPダイオードD3のVbeの電圧降下だけさらに下
方へシフトされる。Q1およびD3のVbe電圧の順電流ゲイ
ンはD1はおよびQ3のものと同様に、整合させられる。こ
れらの装置を単一の半導体チップ上に同様な形状で、ま
た近接させて構成することによって、誤差が僅かなもの
になる。Q1−D1の電流がQ3−D3の電流と等しい場合に
は、Vbeの電圧降下が打ち消され、抵抗R1の両端の電圧
は正確にEinとなる。
ンジスタQ1のVbeの電圧降下およびNPNダイオードD1のVb
eの電圧降下だけ、PNPトランジスタQ1ののベースにおい
てEinの電圧を上方へシフトする。このシフトされた電
圧はNPNトランジスタQ3のベースに現われ、次いでNPNト
ランジスタQ3のVbeの電圧降下だけ、NPNトランジスタQ3
のエミッタで下方へシフトされ、またPNPダイオードD3
を介したPNPダイオードD3のVbeの電圧降下だけさらに下
方へシフトされる。Q1およびD3のVbe電圧の順電流ゲイ
ンはD1はおよびQ3のものと同様に、整合させられる。こ
れらの装置を単一の半導体チップ上に同様な形状で、ま
た近接させて構成することによって、誤差が僅かなもの
になる。Q1−D1の電流がQ3−D3の電流と等しい場合に
は、Vbeの電圧降下が打ち消され、抵抗R1の両端の電圧
は正確にEinとなる。
この電圧降下を維持するのに必要な電流は、周知の電流
ミラー111の入力端子112に結合される。ミラーは正の電
源電圧Vccから電力を受ける。ミラー回路111は入力端子
112から流出する電流とそれぞれが等しい、出力端子113
および114から流出する電流を生じる。出力端子114から
の電流は抵抗R3を通り、次いでE2を通って接地される。
R3の抵抗値がR1のものときわめて近いものである場合に
は、入力信号EinがR3の両端にも現われる。周知のバッ
ファ増幅器130はR3の両端に低インピーダンスの電圧
を、Eoutとして発生する。バッファ130が１以外のゲイ
ンを有し、Eoutの大きさをEinと逓倍させてもかまわな
い。逓倍をR3/R1の比を１以外にするか（すなわち、R3
＝kR1）、あるいは端子114および112からの電流の比が
１以外になるように電流ミラー111を構成することによ
って達成することもできる。（しかしながら、端子113
と112の間の電流の比が常に１でなければならない。） 補償回路網Q5−Q6−D5−R4−R5はQ5のベース電流損失を
そのコレクタで打ち消し、またQ1−D1シフト回路網によ
るベース電流損失を、ミラー電流で打ち消す。補償回路
網自体が電流ミラーなので、この回路網はQ3を通る電流
を、D1を通る電流と等しくすることによって、これを行
なう。D5からのQ6によってミラーされた電流は、Q5のベ
ース電流と等しくなる。それ故、Q6のコレクタからの電
流は出力端子113からQ3に流れるベース電流を打ち消
す。このベース電流の補償はD1およびQ3を流れる電流の
間の整合をより高いものとし、それ故、これらのVbe電
圧降下の間の整合を高める。
ミラー111の入力端子112に結合される。ミラーは正の電
源電圧Vccから電力を受ける。ミラー回路111は入力端子
112から流出する電流とそれぞれが等しい、出力端子113
および114から流出する電流を生じる。出力端子114から
の電流は抵抗R3を通り、次いでE2を通って接地される。
R3の抵抗値がR1のものときわめて近いものである場合に
は、入力信号EinがR3の両端にも現われる。周知のバッ
ファ増幅器130はR3の両端に低インピーダンスの電圧
を、Eoutとして発生する。バッファ130が１以外のゲイ
ンを有し、Eoutの大きさをEinと逓倍させてもかまわな
い。逓倍をR3/R1の比を１以外にするか（すなわち、R3
＝kR1）、あるいは端子114および112からの電流の比が
１以外になるように電流ミラー111を構成することによ
って達成することもできる。（しかしながら、端子113
と112の間の電流の比が常に１でなければならない。） 補償回路網Q5−Q6−D5−R4−R5はQ5のベース電流損失を
そのコレクタで打ち消し、またQ1−D1シフト回路網によ
るベース電流損失を、ミラー電流で打ち消す。補償回路
網自体が電流ミラーなので、この回路網はQ3を通る電流
を、D1を通る電流と等しくすることによって、これを行
なう。D5からのQ6によってミラーされた電流は、Q5のベ
ース電流と等しくなる。それ故、Q6のコレクタからの電
流は出力端子113からQ3に流れるベース電流を打ち消
す。このベース電流の補償はD1およびQ3を流れる電流の
間の整合をより高いものとし、それ故、これらのVbe電
圧降下の間の整合を高める。
起動回路網D7−D8−D11−R9がVcc電源端子および線101
に接続されている。これは電力を最初に印加したとき
に、シフト回路Q1−D1およびQ3−D3が安定した非導通状
態にラッチしないことを確実とする。電力を最初に印加
したとき、R9を通るVccはD7およびD8をオンにする。こ
のことはD11をオンにし、Q3のベース電圧を引き上げ、
これを確実にオンにする。これは次いで、Q3のベース電
圧をさらに高くし、D11をオフとする。回路100が安定し
たのち、D11は逆バイアスがかかったままとなり、この
回路網はこれ以上影響をおよぼさないものとなる。R9は
回路100の作動中に過剰な電流ドレンを防止するのに十
分な大きさでなければならない。
に接続されている。これは電力を最初に印加したとき
に、シフト回路Q1−D1およびQ3−D3が安定した非導通状
態にラッチしないことを確実とする。電力を最初に印加
したとき、R9を通るVccはD7およびD8をオンにする。こ
のことはD11をオンにし、Q3のベース電圧を引き上げ、
これを確実にオンにする。これは次いで、Q3のベース電
圧をさらに高くし、D11をオフとする。回路100が安定し
たのち、D11は逆バイアスがかかったままとなり、この
回路網はこれ以上影響をおよぼさないものとなる。R9は
回路100の作動中に過剰な電流ドレンを防止するのに十
分な大きさでなければならない。
二重回路半部120は半部110と同じ態様で作動するが、NP
NトランジスタおよびPNPトランジスタならびにダイオー
ドに必要な変更が加えられる。電流ミラーの入力端子12
2ならびに両出力端子123および124には電流が流れる。
それ故、E1の電圧よりも低い入力信号レベルEinの場
合、抵抗R2の両端の電圧はR3の両端のものと等しくなる
ので、これらの抵抗の値を整合させなければならない。
これは３個の抵抗R1、R2およびR3のすべてを同一の半導
体ダイ上で互いに近接させて、類似した形状で製造する
ことによって簡単に行なえる。必要に応じ、R1/R2を１
以外のものとするだけで、正半部および負半部を異なる
Ein/Eoutの比で逓倍することもできる。
NトランジスタおよびPNPトランジスタならびにダイオー
ドに必要な変更が加えられる。電流ミラーの入力端子12
2ならびに両出力端子123および124には電流が流れる。
それ故、E1の電圧よりも低い入力信号レベルEinの場
合、抵抗R2の両端の電圧はR3の両端のものと等しくなる
ので、これらの抵抗の値を整合させなければならない。
これは３個の抵抗R1、R2およびR3のすべてを同一の半導
体ダイ上で互いに近接させて、類似した形状で製造する
ことによって簡単に行なえる。必要に応じ、R1/R2を１
以外のものとするだけで、正半部および負半部を異なる
Ein/Eoutの比で逓倍することもできる。
第２図は複数の入力信号を変換し、総和を取るための回
路200を示すものである。回路100A、100B、...100Xは第
１図の回路100を複製したものである。複製した回路の
それぞれはそれ自体の入力信号電圧EinA、EinB、...Ein
Xを有している。対応する入力基準電圧E1A、EinB、...E
inXは互いに大きさおよび極性が異なっていてもかまわ
ない。
路200を示すものである。回路100A、100B、...100Xは第
１図の回路100を複製したものである。複製した回路の
それぞれはそれ自体の入力信号電圧EinA、EinB、...Ein
Xを有している。対応する入力基準電圧E1A、EinB、...E
inXは互いに大きさおよび極性が異なっていてもかまわ
ない。
電流ミラー出力114A〜114Xは第１図の出力114に対応し
たものであり、出力124A〜124Xは出力124に対応したも
のである。これらの出力電流はすべて、共通バスに接続
され、したがって単一のバッファ増幅器130の入力131に
接続されている。第２図に示した抵抗がすべて等しいも
のである場合には、出力電圧Eoutは単一の出力基準電圧
E2を中心としたすべての入力信号電圧EinA〜EinXの総和
となる。R3＝kA＊R1A＝kB＊R1B＝...kX＊R1X、というよ
り一般的な状況の場合、Eout＝kA＊EinA＋kB＊EinB
＋...＋kX＊EinXとなる。このように、多くの入力信号
を任意の異なる入力基準電圧から、同一の出力基準電圧
に変換することができ、同時に、他の回路を付加するこ
となく総和を取ることができる。
たものであり、出力124A〜124Xは出力124に対応したも
のである。これらの出力電流はすべて、共通バスに接続
され、したがって単一のバッファ増幅器130の入力131に
接続されている。第２図に示した抵抗がすべて等しいも
のである場合には、出力電圧Eoutは単一の出力基準電圧
E2を中心としたすべての入力信号電圧EinA〜EinXの総和
となる。R3＝kA＊R1A＝kB＊R1B＝...kX＊R1X、というよ
り一般的な状況の場合、Eout＝kA＊EinA＋kB＊EinB
＋...＋kX＊EinXとなる。このように、多くの入力信号
を任意の異なる入力基準電圧から、同一の出力基準電圧
に変換することができ、同時に、他の回路を付加するこ
となく総和を取ることができる。
F.発明の効果 上述のように、この発明は正確で、高速で、単純で、し
かも製造に費用のかからない、電圧レベル変換回路を提
供するものである。
かも製造に費用のかからない、電圧レベル変換回路を提
供するものである。
さらに、この発明は容易に整合させることのできる数の
少ない構成要素によって、広い温度範囲にわたって高い
精度を達成するものである。
少ない構成要素によって、広い温度範囲にわたって高い
精度を達成するものである。
第１図は、この発明の回路の略図である。 第２図は、入力信号を総和するために接続された複数個
の回路を示す図面である。 100、100A、100B、...100X、200……回路、110、120…
…回路半部、111……電流ミラー、112、122……入力、1
13、114、123、124、114A〜114X、124A〜124X……出
力、130……バッファ増幅器、D1……NPNダイオード、D3
……PNPダイオード、E1、E1A、E1B、...E1X……定入力
基準電圧、E2……出力基準電圧、Ein、EinA、EinB、...
EinX……入力信号電圧、Eout……出力信号電圧、Q1……
PNPトランジスタ、Q3……NPNトランジスタ、R1、R2、R3
……抵抗。
の回路を示す図面である。 100、100A、100B、...100X、200……回路、110、120…
…回路半部、111……電流ミラー、112、122……入力、1
13、114、123、124、114A〜114X、124A〜124X……出
力、130……バッファ増幅器、D1……NPNダイオード、D3
……PNPダイオード、E1、E1A、E1B、...E1X……定入力
基準電圧、E2……出力基準電圧、Ein、EinA、EinB、...
EinX……入力信号電圧、Eout……出力信号電圧、Q1……
PNPトランジスタ、Q3……NPNトランジスタ、R1、R2、R3
……抵抗。
フロントページの続き (72)発明者 ブライアン・アンドリユー・シユルケ アメリカ合衆国ミネソタ州ロチエスター、 ノース・ウエスト16番アヴエニユー1629番 地 (72)発明者 マニング・オルセン・サツトン アメリカ合衆国カリフオルニア州サンフラ ンシスコ、コール・ストリート１番532番 地 (56)参考文献 特開 昭56−76616（ＪＰ，Ａ)
Claims (1)
- 【請求項１】入力基準電圧に直列の入力信号電圧を出力
基準電圧に直列の出力電圧に変換する電圧変換回路にお
いて、 入力と第１および第２の出力を有する電流ミラー回路
と、 前記電流ミラー回路の前記第１の出力および前記入力信
号電圧に接続され、第１の方向に所定量だけ前記入力信
号電圧をシフトしてシフト信号電圧を生成する第１のシ
フト回路網と、 入力抵抗を含み、前記電流ミラー回路の前記入力および
前記第１のシフト回路網に接続され、前記第１の方向と
反対方向に前記所定量だけ前記シフト信号電圧をシフト
して前記入力抵抗の両端に前記入力信号電圧を生成する
第２のシフト回路網と、 前記電流ミラー回路の前記第２の出力に接続され、かつ
前記出力基準電圧に直列に接続され、その両端に前記出
力電圧を生成するように前記入力抵抗に整合された出力
抵抗とを備え、 前記第１のシフト回路網は、前記入力信号電圧に接続さ
れた第１の導電形のトランジスタと、このトランジスタ
および前記電流ミラー回路に接続された第１のインピー
ダンス素子とからなり、 前記第２のシフト回路網は、前記第１のシフト回路網お
よび前記電流ミラー回路に接続された第２の導電形のト
ランジスタと、このトランジスタおよび前記入力抵抗に
接続された第２のインピーダンス素子とからなることを
特徴とする電圧変換回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US45348 | 1987-05-01 | ||
| US07/045,348 US4792704A (en) | 1987-05-01 | 1987-05-01 | Scaled voltage level translator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63275212A JPS63275212A (ja) | 1988-11-11 |
| JPH0680990B2 true JPH0680990B2 (ja) | 1994-10-12 |
Family
ID=21937370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63064755A Expired - Lifetime JPH0680990B2 (ja) | 1987-05-01 | 1988-03-19 | 電圧変換回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4792704A (ja) |
| EP (1) | EP0288697B1 (ja) |
| JP (1) | JPH0680990B2 (ja) |
| DE (1) | DE3881948T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161916A (ja) * | 1987-12-18 | 1989-06-26 | Toshiba Corp | 半導体集積回路 |
| US4947061A (en) * | 1989-02-13 | 1990-08-07 | At&T Bell Laboratories | CMOS to ECL output buffer circuit |
| US5500615A (en) * | 1991-12-06 | 1996-03-19 | Tektronix, Inc. | Low power CCD driver with symmetrical output drive signal |
| US5565715A (en) * | 1994-03-24 | 1996-10-15 | Maxim Integrated Products | Method and apparatus for logic signal level translation to a semiconductor switch |
| US5502412A (en) * | 1995-05-04 | 1996-03-26 | International Rectifier Corporation | Method and circuit for driving power transistors in a half bridge configuration from control signals referenced to any potential between the line voltage and the line voltage return and integrated circuit incorporating the circuit |
| US5627489A (en) * | 1995-06-22 | 1997-05-06 | Harris Corp. | Level shifter with improved rejection of voltage variations |
| US5841309A (en) * | 1996-12-19 | 1998-11-24 | International Business Machines Corporation | Low voltage input buffer for asymmetrical logic signals |
| US6232831B1 (en) * | 1999-12-02 | 2001-05-15 | National Instruments Corporation | Electrical power supply with floating current source suitable for providing bias voltage and current to an amplified transducer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5676616A (en) * | 1979-11-28 | 1981-06-24 | Yokogawa Hokushin Electric Corp | Current operational amplifier |
| US4456838A (en) * | 1981-02-25 | 1984-06-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Level shifting circuit |
| US4540950A (en) * | 1982-06-07 | 1985-09-10 | At&T Bell Laboratories | Wideband linear amplifier |
| US4578602A (en) * | 1983-07-11 | 1986-03-25 | Signetics Corporation | Voltage signal translator |
| US4647793A (en) * | 1984-08-31 | 1987-03-03 | Motorola, Inc. | Driver circuit for generating output at two different levels |
-
1987
- 1987-05-01 US US07/045,348 patent/US4792704A/en not_active Expired - Fee Related
-
1988
- 1988-03-08 EP EP88103608A patent/EP0288697B1/en not_active Expired - Lifetime
- 1988-03-08 DE DE88103608T patent/DE3881948T2/de not_active Expired - Fee Related
- 1988-03-19 JP JP63064755A patent/JPH0680990B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63275212A (ja) | 1988-11-11 |
| EP0288697A3 (en) | 1990-02-07 |
| EP0288697B1 (en) | 1993-06-23 |
| EP0288697A2 (en) | 1988-11-02 |
| DE3881948T2 (de) | 1994-01-20 |
| US4792704A (en) | 1988-12-20 |
| DE3881948D1 (de) | 1993-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2212633A (en) | Two-terminal temperature-compensated current source circuit | |
| EP0219682B1 (en) | A current to voltage converter circuit | |
| US4634897A (en) | Comparator having a hysteresis characteristic | |
| US4647841A (en) | Low voltage, high precision current source | |
| GB2236444A (en) | Current mirror | |
| EP0472128B1 (en) | Constant-voltage generation circuit | |
| JPH0656394B2 (ja) | 信号選択回路 | |
| JPH0322723B2 (ja) | ||
| JPH0680990B2 (ja) | 電圧変換回路 | |
| US4381497A (en) | Digital-to-analog converter having open-loop voltage reference for regulating bit switch currents | |
| US4468652A (en) | Digital-to-analog converter having ladder network and improved interconnection therefor | |
| US5132559A (en) | Circuit for trimming input offset voltage utilizing variable resistors | |
| JPH0697726B2 (ja) | トランジスタ又はダイオードの模擬回路 | |
| US5729231A (en) | Digital-to-analog converter having improved resistance to variations in DC current gain | |
| US5583425A (en) | Voltage comparator with controlled output current proportional to difference voltage | |
| JPS6340900Y2 (ja) | ||
| JPH0340539B2 (ja) | ||
| JP3178716B2 (ja) | 最大値出力回路及び最小値出力回路並びに最大値最小値出力回路 | |
| JPH0760352B2 (ja) | 温度補償された電流源およびこれを用いた電圧調整器 | |
| US5534813A (en) | Anti-logarithmic converter with temperature compensation | |
| JPS6154286B2 (ja) | ||
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JPH0257372B2 (ja) | ||
| JP2779388B2 (ja) | 定電圧発生回路 | |
| US5945842A (en) | Output circuit for conversion from CMOS circuit level to ECL circuit level |