JPH1197774A - 出力回路装置 - Google Patents
出力回路装置Info
- Publication number
- JPH1197774A JPH1197774A JP9255732A JP25573297A JPH1197774A JP H1197774 A JPH1197774 A JP H1197774A JP 9255732 A JP9255732 A JP 9255732A JP 25573297 A JP25573297 A JP 25573297A JP H1197774 A JPH1197774 A JP H1197774A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- transistors
- output stage
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
- H03F3/085—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light using opto-couplers between stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/04—Modifications for accelerating switching
- H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
- H03K17/04113—Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Semiconductor Lasers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】高速性を損なわず、また消費電力を増大させず
にレーザダイオードのような低インピーダンス負荷を安
定に電流駆動できる出力回路装置を提供する。 【解決手段】コレクタが出力端子ＯＵＴ１，ＯＵＴ２に
接続された差動トランジスタ対を構成する出力段トラン
ジスタＱ１，Ｑ２と定電流源Ｉ１で構成される出力段差
動回路を備えた出力回路装置において、出力段トランジ
スタＱ１，Ｑ２のベースおよびコレクタに、バイパス用
トランジスタＱ３，Ｑ４のコレクタおよびエミッタをそ
れぞれ接続し、Ｑ１がオン状態のときＱ３がオン状態と
なり、Ｑ２がオン状態のときＱ４がオン状態となるよう
に、バイパス用トランジスタＱ３，Ｑ４のベースバイア
スを可変電圧源Ｖ５によって設定する。
にレーザダイオードのような低インピーダンス負荷を安
定に電流駆動できる出力回路装置を提供する。 【解決手段】コレクタが出力端子ＯＵＴ１，ＯＵＴ２に
接続された差動トランジスタ対を構成する出力段トラン
ジスタＱ１，Ｑ２と定電流源Ｉ１で構成される出力段差
動回路を備えた出力回路装置において、出力段トランジ
スタＱ１，Ｑ２のベースおよびコレクタに、バイパス用
トランジスタＱ３，Ｑ４のコレクタおよびエミッタをそ
れぞれ接続し、Ｑ１がオン状態のときＱ３がオン状態と
なり、Ｑ２がオン状態のときＱ４がオン状態となるよう
に、バイパス用トランジスタＱ３，Ｑ４のベースバイア
スを可変電圧源Ｖ５によって設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、レーザダイオード
のような低インピーダンス負荷を高速で電流駆動するの
に適した出力回路装置に関する。
のような低インピーダンス負荷を高速で電流駆動するの
に適した出力回路装置に関する。
【０００２】
【従来の技術】１０Ｇｂｐｓクラスの高速光通信用のレ
ーザダイオードを駆動する回路は、立ち上がり、立ち下
がり時間の短い高速信号を大きな電流出力に変換してレ
ーザダイオードに供給するために、出力段のトランジス
タサイズが大きいことが要求される。高速化のため通
常、出力段は一対のトランジスタで差動回路を構成し、
トランジスタのコレクタ側を負荷であるレーザダイオー
ドに接続する、いわゆるオープンコレクタ形式となって
いる。出力段の差動回路は、さらに前段の差動回路から
の信号がバッファ回路を介して与えられることによって
駆動される。
ーザダイオードを駆動する回路は、立ち上がり、立ち下
がり時間の短い高速信号を大きな電流出力に変換してレ
ーザダイオードに供給するために、出力段のトランジス
タサイズが大きいことが要求される。高速化のため通
常、出力段は一対のトランジスタで差動回路を構成し、
トランジスタのコレクタ側を負荷であるレーザダイオー
ドに接続する、いわゆるオープンコレクタ形式となって
いる。出力段の差動回路は、さらに前段の差動回路から
の信号がバッファ回路を介して与えられることによって
駆動される。
【０００３】出力段差動回路を構成する差動トランジス
タ対は、入力信号に応じて数十ｍＶのベース電位の変動
によってスイッチングが行われる。一方、ノイズマージ
ンを確保するために、回路は内部の信号振幅が数百ｍＶ
となるように設計される。従って、高速スイッチング時
にはベース電位の変動が出力段差動回路における差動ト
ランジスタ対の共通エミッタに数百ｍＶの電位変動を与
える。この電位変動は、サイズの大きい出力段差動回路
のトランジスタの寄生容量に作用して過渡電流を発生さ
せ、動作の不安定化を招く。
タ対は、入力信号に応じて数十ｍＶのベース電位の変動
によってスイッチングが行われる。一方、ノイズマージ
ンを確保するために、回路は内部の信号振幅が数百ｍＶ
となるように設計される。従って、高速スイッチング時
にはベース電位の変動が出力段差動回路における差動ト
ランジスタ対の共通エミッタに数百ｍＶの電位変動を与
える。この電位変動は、サイズの大きい出力段差動回路
のトランジスタの寄生容量に作用して過渡電流を発生さ
せ、動作の不安定化を招く。
【０００４】また、差動トランジスタ対の共通エミッタ
の電位変動は、ベースに帰還されるが、ベースから前段
の回路を見た出力インピーダンスが有限値であるため、
ベースに帰還された電位変動は再び差動トランジスタ対
で増幅される。この現象が差動回路に生じる発振現象、
すなわちリンギング現象であり、これは出力電流波形を
劣化させる。
の電位変動は、ベースに帰還されるが、ベースから前段
の回路を見た出力インピーダンスが有限値であるため、
ベースに帰還された電位変動は再び差動トランジスタ対
で増幅される。この現象が差動回路に生じる発振現象、
すなわちリンギング現象であり、これは出力電流波形を
劣化させる。
【０００５】このリンギング現象に対処するために、従
来では出力段差動回路の差動トランジスタ対のベースに
入力される信号の波形を積分回路等で鈍らせ、立ち上が
りおよび立ち下がり時間を長くすることで発振が生じな
いようにするか、あるいは出力段差動回路の前段の回路
の出力インピーダンスをできる限り下げて、リンギング
現象を少なくする方法をとっていた。
来では出力段差動回路の差動トランジスタ対のベースに
入力される信号の波形を積分回路等で鈍らせ、立ち上が
りおよび立ち下がり時間を長くすることで発振が生じな
いようにするか、あるいは出力段差動回路の前段の回路
の出力インピーダンスをできる限り下げて、リンギング
現象を少なくする方法をとっていた。
【０００６】しかし、前者の方法は必然的に高速性を損
なうことになり、高速信号の入力に対応して電流出力を
発生するという出力回路装置本来の機能を損なう。後者
の方法は、回路の消費電流を上げることになり、消費電
力の増大、発熱の増大といった問題を引き起こす。
なうことになり、高速信号の入力に対応して電流出力を
発生するという出力回路装置本来の機能を損なう。後者
の方法は、回路の消費電流を上げることになり、消費電
力の増大、発熱の増大といった問題を引き起こす。
【０００７】
【発明が解決しようとする課題】上述のように、レーザ
ダイオードのような負荷を高速で電流駆動する出力回路
装置においては、出力段のトランジスタがトランジスタ
の本質的な特性から過渡電流の発生、リンギング現象の
発生などの不安定状態に陥るという問題がある。これを
回避するために、積分回路等を用いて出力段のトランジ
スタのベースに入力される信号の波形を鈍らせる方法
は、高速性を損なうという問題があり、また出力段の前
段回路の出力インピーダンスを下げる方法は、消費電力
が増大して発熱が大きくなるという問題があった。
ダイオードのような負荷を高速で電流駆動する出力回路
装置においては、出力段のトランジスタがトランジスタ
の本質的な特性から過渡電流の発生、リンギング現象の
発生などの不安定状態に陥るという問題がある。これを
回避するために、積分回路等を用いて出力段のトランジ
スタのベースに入力される信号の波形を鈍らせる方法
は、高速性を損なうという問題があり、また出力段の前
段回路の出力インピーダンスを下げる方法は、消費電力
が増大して発熱が大きくなるという問題があった。
【０００８】本発明は、高速性を損なうことなく、また
消費電力の増大を伴うことなくレーザダイオードのよう
な低インピーダンス負荷を安定に駆動できる出力回路装
置を提供することを目的とする。
消費電力の増大を伴うことなくレーザダイオードのよう
な低インピーダンス負荷を安定に駆動できる出力回路装
置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め、本発明は制御電極を入力端子とし、第１主電極を出
力端子とする第１のトランジスタ（出力段トランジス
タ）を出力段に用いた出力回路装置において、出力段ト
ランジスタの制御電極および第１主電極に、第２のトラ
ンジスタ（パイパス用トランジスタ）の第１主電極およ
び第２主電極をそれぞれ接続し、出力段トランジスタが
オン状態のときバイパス用トランジスタがオン状態とな
るようにバイパス用トランジスタのベースバイアスを設
定したことを特徴とする。
め、本発明は制御電極を入力端子とし、第１主電極を出
力端子とする第１のトランジスタ（出力段トランジス
タ）を出力段に用いた出力回路装置において、出力段ト
ランジスタの制御電極および第１主電極に、第２のトラ
ンジスタ（パイパス用トランジスタ）の第１主電極およ
び第２主電極をそれぞれ接続し、出力段トランジスタが
オン状態のときバイパス用トランジスタがオン状態とな
るようにバイパス用トランジスタのベースバイアスを設
定したことを特徴とする。
【００１０】また、本発明は第２主電極を共通接続した
二つの出力段トランジスタにより差動トランジスタ対を
構成し、この差動トランジスタ対の二つの出力段トラン
ジスタの共通の第２主電極に接続された電流源を有する
出力段差動回路を備えた出力回路装置において、出力段
トランジスタの制御電極および第１主電極に、バイパス
用トランジスタの第１主電極および第２主電極をそれぞ
れ接続し、二つのパイパス用トランジスタのうち、二つ
の出力段トランジスタのうちのオン状態にある方の制御
電極および第１主電極に第１主電極および第２主電極が
接続されている方のトランジスタがオン状態となるよう
にバイパス用トランジスタのベースバイアスを設定した
ことを特徴とする。
二つの出力段トランジスタにより差動トランジスタ対を
構成し、この差動トランジスタ対の二つの出力段トラン
ジスタの共通の第２主電極に接続された電流源を有する
出力段差動回路を備えた出力回路装置において、出力段
トランジスタの制御電極および第１主電極に、バイパス
用トランジスタの第１主電極および第２主電極をそれぞ
れ接続し、二つのパイパス用トランジスタのうち、二つ
の出力段トランジスタのうちのオン状態にある方の制御
電極および第１主電極に第１主電極および第２主電極が
接続されている方のトランジスタがオン状態となるよう
にバイパス用トランジスタのベースバイアスを設定した
ことを特徴とする。
【００１１】ここで、第１のトランジスタがオン状態に
あるときは、この第１のトランジスタの制御電極と第１
主電極間の電圧と制御電極と第２の主電極間の電圧が同
一極性となるように構成される。
あるときは、この第１のトランジスタの制御電極と第１
主電極間の電圧と制御電極と第２の主電極間の電圧が同
一極性となるように構成される。
【００１２】また、本発明はこのような出力回路装置に
おいて、パイパス用トランジスタの制御電極を電位調整
可能な定電位点に接続したことを特徴とする。さらに、
本発明はこのような出力回路装置において、出力段トラ
ンジスタの制御電極および第１主電極の少なくとも一方
の電位を調整するための電位調整手段を有することを特
徴とする。
おいて、パイパス用トランジスタの制御電極を電位調整
可能な定電位点に接続したことを特徴とする。さらに、
本発明はこのような出力回路装置において、出力段トラ
ンジスタの制御電極および第１主電極の少なくとも一方
の電位を調整するための電位調整手段を有することを特
徴とする。
【００１３】この出力回路装置で使用するトランジスタ
は、バイポーラトランジスタおよび電界効果トランジス
タ（ＦＥＴ）のいずれであってもよく、バイポーラトラ
ンジスタの場合はベースが制御電極、コレクタが第１主
電極、エミッタが第２主電極にそれぞれ相当し、ＦＥＴ
の場合はゲートが制御電極、ドレインが第１主電極、ソ
ースが第２主電極にそれぞれ相当する。
は、バイポーラトランジスタおよび電界効果トランジス
タ（ＦＥＴ）のいずれであってもよく、バイポーラトラ
ンジスタの場合はベースが制御電極、コレクタが第１主
電極、エミッタが第２主電極にそれぞれ相当し、ＦＥＴ
の場合はゲートが制御電極、ドレインが第１主電極、ソ
ースが第２主電極にそれぞれ相当する。
【００１４】本発明による出力回路装置によると、出力
段トランジスタのスイッチング時にエミッタからベース
に帰還されるノイズによってコレクタに流れる過渡電流
は、バイパス用トランジスタを経由して流れ、出力端子
に接続される負荷側へは流れ込まないため、リンギング
現象が回避される。
段トランジスタのスイッチング時にエミッタからベース
に帰還されるノイズによってコレクタに流れる過渡電流
は、バイパス用トランジスタを経由して流れ、出力端子
に接続される負荷側へは流れ込まないため、リンギング
現象が回避される。
【００１５】この作用を出力段トランジスタにバイポー
ラトランジスタを用いた場合を例にとって説明すると、
出力段トランジスタのベース、コレクタにバイパス用ト
ランジスタのコレクタ、エミッタをそれぞれ接続したこ
とにより、出力段トランジスタはオン時にはベース・エ
ミッタ間電圧Ｖｂｅおよびベース・コレクタ電圧Ｖｂｃ
が同一極性となるように駆動される。例えば、出力段の
トランジスタがＮＰＮトランジスタの場合、このトラン
ジスタは従来の出力回路装置ではＶｂｅが正極性、Ｖｂ
ｃが負極性の条件で駆動されるのに対して、本発明では
ＶｂｅおよびＶｂｃが共に正極性の電圧となるように駆
動される。
ラトランジスタを用いた場合を例にとって説明すると、
出力段トランジスタのベース、コレクタにバイパス用ト
ランジスタのコレクタ、エミッタをそれぞれ接続したこ
とにより、出力段トランジスタはオン時にはベース・エ
ミッタ間電圧Ｖｂｅおよびベース・コレクタ電圧Ｖｂｃ
が同一極性となるように駆動される。例えば、出力段の
トランジスタがＮＰＮトランジスタの場合、このトラン
ジスタは従来の出力回路装置ではＶｂｅが正極性、Ｖｂ
ｃが負極性の条件で駆動されるのに対して、本発明では
ＶｂｅおよびＶｂｃが共に正極性の電圧となるように駆
動される。
【００１６】このとき、オン状態となっている出力段ト
ランジスタに接続されているバイパス用トランジスタも
同時にオン状態となるようにそのベースバイアスを設定
すると、出力段トランジスタのスイッチング時に出力段
トランジスタのエミッタからベースに帰還されるノイズ
による過渡電流の一部がバイパス用トランジスタのコレ
クタ・エミッタ間を通して出力段トランジスタのコレク
タに流入する。
ランジスタに接続されているバイパス用トランジスタも
同時にオン状態となるようにそのベースバイアスを設定
すると、出力段トランジスタのスイッチング時に出力段
トランジスタのエミッタからベースに帰還されるノイズ
による過渡電流の一部がバイパス用トランジスタのコレ
クタ・エミッタ間を通して出力段トランジスタのコレク
タに流入する。
【００１７】出力段トランジスタのベースに帰還される
ノイズ電圧をＶｂｅｎとすると、出力段トランジスタの
コレクタノイズ電流Ｉｃｎは、次式で表される。 Ｉｃ＋Ｉｃｎ＝Ｉｓ exp（（Ｖｂｅ＋Ｖｂｅｎ）／Ｖ
ｔ） ここで、Ｖｂｅは出力段トランジスタのベース・コレク
タ間バイアス電圧、Ｉｃはコレクタバイアス電流、Ｉｓ
は接合飽和電流、Ｖｔは温度電圧であり、Ｖｔ＝ｋＴ／
ｑ（ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：素電荷）
である。
ノイズ電圧をＶｂｅｎとすると、出力段トランジスタの
コレクタノイズ電流Ｉｃｎは、次式で表される。 Ｉｃ＋Ｉｃｎ＝Ｉｓ exp（（Ｖｂｅ＋Ｖｂｅｎ）／Ｖ
ｔ） ここで、Ｖｂｅは出力段トランジスタのベース・コレク
タ間バイアス電圧、Ｉｃはコレクタバイアス電流、Ｉｓ
は接合飽和電流、Ｖｔは温度電圧であり、Ｖｔ＝ｋＴ／
ｑ（ｋ：ボルツマン定数、Ｔ：絶対温度、ｑ：素電荷）
である。
【００１８】この出力段トランジスタのコレクタノイズ
電流Ｉｃｎに対して、バイパス用トランジスタのコレク
タ・エミッタ間を経由して出力段トランジスタのベース
からコレクタへ流れ込む電流が等しければ、後者の電流
によって前者のコレクタノイズ電流Ｉｃｎが相殺され、
出力段トランジスタのコレクタから出力端子に流れる出
力電流はノイズ分を含まない信号電流のみとなる。
電流Ｉｃｎに対して、バイパス用トランジスタのコレク
タ・エミッタ間を経由して出力段トランジスタのベース
からコレクタへ流れ込む電流が等しければ、後者の電流
によって前者のコレクタノイズ電流Ｉｃｎが相殺され、
出力段トランジスタのコレクタから出力端子に流れる出
力電流はノイズ分を含まない信号電流のみとなる。
【００１９】言い換えれば、出力段トランジスタのコレ
クタノイズ電流Ｉｃｎは出力端子に接続される負荷側と
の間でなく、パイパス用トランジスタを経由して流れ
る。これによって、出力段トランジスタのスイッチング
に伴うエミッタ電位の変動がベースに帰還されることに
よるリンギングが回避され、これに起因する出力電流波
形の変動が軽減もしくは防止される。
クタノイズ電流Ｉｃｎは出力端子に接続される負荷側と
の間でなく、パイパス用トランジスタを経由して流れ
る。これによって、出力段トランジスタのスイッチング
に伴うエミッタ電位の変動がベースに帰還されることに
よるリンギングが回避され、これに起因する出力電流波
形の変動が軽減もしくは防止される。
【００２０】このように本発明の出力回路装置では、高
速動作時の安定性を増すことができるため、リンギング
等の発振現象を抑制して、立ち上がりおよび立ち下がり
時間の短い高速の出力電流波形を出力することが可能と
なる。
速動作時の安定性を増すことができるため、リンギング
等の発振現象を抑制して、立ち上がりおよび立ち下がり
時間の短い高速の出力電流波形を出力することが可能と
なる。
【００２１】
【発明の実施の形態】以下、本発明の実施形態を図面に
従って説明する。以下の実施形態では、トランジスタに
ＮＰＮ型バイポーラトランジスタを用いた場合について
説明するが、ＰＮＰ型バイポーラトランジスタを用いて
もよく、またＮチャネル型あるいはＰチャネル型のＦＥ
Ｔを用いてもよい。
従って説明する。以下の実施形態では、トランジスタに
ＮＰＮ型バイポーラトランジスタを用いた場合について
説明するが、ＰＮＰ型バイポーラトランジスタを用いて
もよく、またＮチャネル型あるいはＰチャネル型のＦＥ
Ｔを用いてもよい。
【００２２】（第１の実施形態）図１は、本発明の第１
の実施形態に係る出力回路装置の回路図であり、出力段
回路のみを示している。この出力段回路は、エミッタが
共通接続された出力段トランジスタＱ１，Ｑ２からなる
差動トランジスタ対と、出力段トランジスタＱ１，Ｑ２
の共通エミッタと回路電源Ｖ４の低電位側（この例では
マイナス側）との間に接続された定電流源Ｉ１により構
成され、一対の入力端子ＩＮ１，ＩＮ２に入力される差
動入力信号を増幅して一対の出力端子ＯＵＴ１，ＯＵＴ
２から出力する。差動入力信号は、例えば数Ｇｂｐｓ〜
１０Ｇｂｐｓオーダの高速パルス列からなる。定電流源
Ｉ１に並列に入っているＣ１は、定電流源Ｉ１をトラン
ジスタで構成したとき寄生容量を表す。
の実施形態に係る出力回路装置の回路図であり、出力段
回路のみを示している。この出力段回路は、エミッタが
共通接続された出力段トランジスタＱ１，Ｑ２からなる
差動トランジスタ対と、出力段トランジスタＱ１，Ｑ２
の共通エミッタと回路電源Ｖ４の低電位側（この例では
マイナス側）との間に接続された定電流源Ｉ１により構
成され、一対の入力端子ＩＮ１，ＩＮ２に入力される差
動入力信号を増幅して一対の出力端子ＯＵＴ１，ＯＵＴ
２から出力する。差動入力信号は、例えば数Ｇｂｐｓ〜
１０Ｇｂｐｓオーダの高速パルス列からなる。定電流源
Ｉ１に並列に入っているＣ１は、定電流源Ｉ１をトラン
ジスタで構成したとき寄生容量を表す。
【００２３】出力段トランジスタＱ１，Ｑ２のベース
は、入力端子ＩＮ１，ＩＮ２にそれぞれ接続される。抵
抗Ｒ１，Ｒ２は、出力段トランジスタＱ１，Ｑ２のベー
スから入力端子ＩＮ１，ＩＮ２側をそれぞれ見た入力イ
ンピーダンスを表す。出力段トランジスタＱ１，Ｑ２の
コレクタは出力端子ＯＵＴ１，ＯＵＴ２にそれぞれ接続
されており、出力端子ＯＵＴ１は終端負荷抵抗Ｒ３を介
して回路電源Ｖ４の高電位側（この例では接地側）に直
接接続され、出力端子ＯＵＴ２は終端負荷抵抗Ｒ４およ
び負荷であるレーザダイオードＬＤを介して回路電源Ｖ
４の高電位側に接続されている。
は、入力端子ＩＮ１，ＩＮ２にそれぞれ接続される。抵
抗Ｒ１，Ｒ２は、出力段トランジスタＱ１，Ｑ２のベー
スから入力端子ＩＮ１，ＩＮ２側をそれぞれ見た入力イ
ンピーダンスを表す。出力段トランジスタＱ１，Ｑ２の
コレクタは出力端子ＯＵＴ１，ＯＵＴ２にそれぞれ接続
されており、出力端子ＯＵＴ１は終端負荷抵抗Ｒ３を介
して回路電源Ｖ４の高電位側（この例では接地側）に直
接接続され、出力端子ＯＵＴ２は終端負荷抵抗Ｒ４およ
び負荷であるレーザダイオードＬＤを介して回路電源Ｖ
４の高電位側に接続されている。
【００２４】出力段トランジスタＱ１，Ｑ２のベース・
コレクタ間に、本発明に従ってバイパス用トランジスタ
Ｑ３，Ｑ４が接続されている。すなわち、バイパス用ト
ランジスタＱ３のコレクタおよびエミッタは出力段トラ
ンジスタＱ１のベースおよびコレクタにそれぞれ接続さ
れ、バイパス用トランジスタＱ４のコレクタおよびエミ
ッタは出力段トランジスタＱ２のベースおよびコレクタ
にそれぞれ接続されている。また、バイパス用トランジ
スタＱ３，Ｑ４のベースは、可変電圧源Ｖ５に接続され
ている。
コレクタ間に、本発明に従ってバイパス用トランジスタ
Ｑ３，Ｑ４が接続されている。すなわち、バイパス用ト
ランジスタＱ３のコレクタおよびエミッタは出力段トラ
ンジスタＱ１のベースおよびコレクタにそれぞれ接続さ
れ、バイパス用トランジスタＱ４のコレクタおよびエミ
ッタは出力段トランジスタＱ２のベースおよびコレクタ
にそれぞれ接続されている。また、バイパス用トランジ
スタＱ３，Ｑ４のベースは、可変電圧源Ｖ５に接続され
ている。
【００２５】次に、本実施形態の出力回路装置の動作を
説明する。入力端子ＩＮ１，ＩＮ２に入力される差動入
力信号の高レベル側、低レベル側のレベルをそれぞれＶ
ｈ，Ｖｌとする。出力段トランジスタＱ１，Ｑ２のベー
ス間に印加される信号振幅Ｖｈ−Ｖｌは、回路動作マー
ジンを考えて通常５００ｍＶ前後である。出力段トラン
ジスタＱ１，Ｑ２のスイッチングに要する電圧（以下、
スイッチングしきい値電圧という）はＶｔ・ｌｎ２であ
り、この値は室温では１８ｍＶとなる。
説明する。入力端子ＩＮ１，ＩＮ２に入力される差動入
力信号の高レベル側、低レベル側のレベルをそれぞれＶ
ｈ，Ｖｌとする。出力段トランジスタＱ１，Ｑ２のベー
ス間に印加される信号振幅Ｖｈ−Ｖｌは、回路動作マー
ジンを考えて通常５００ｍＶ前後である。出力段トラン
ジスタＱ１，Ｑ２のスイッチングに要する電圧（以下、
スイッチングしきい値電圧という）はＶｔ・ｌｎ２であ
り、この値は室温では１８ｍＶとなる。
【００２６】このとき、入力信号振幅Ｖｈ−Ｖｌ＝５０
０ｍＶの半分（２５０ｍＶ）からスイッチングしきい値
電圧１８ｍＶを差し引いた残りの電圧２３２ｍＶは、出
力段トランジスタＱ１，Ｑ２のエミッタ電位の変動によ
り吸収される。従って、出力段トランジスタＱ１，Ｑ２
はスイッチングする度に、このエミッタ電位変動を生じ
る。このエミッタ電位の過渡的変動は、入力信号が高速
になるほど、つまりスイッチング時の立上がり時間が短
くなるほど大きくなる。さらに、このエミッタ電位の過
渡的変動は、定電流源Ｉ１の寄生容量Ｃ１にも作用し、
過渡電流が発生する。このスイッチ時の過渡電流の値
は、Ｃ１の値や入力信号の立上がり時間にもよるが、１
０ｍＡp-p 前後になる。
０ｍＶの半分（２５０ｍＶ）からスイッチングしきい値
電圧１８ｍＶを差し引いた残りの電圧２３２ｍＶは、出
力段トランジスタＱ１，Ｑ２のエミッタ電位の変動によ
り吸収される。従って、出力段トランジスタＱ１，Ｑ２
はスイッチングする度に、このエミッタ電位変動を生じ
る。このエミッタ電位の過渡的変動は、入力信号が高速
になるほど、つまりスイッチング時の立上がり時間が短
くなるほど大きくなる。さらに、このエミッタ電位の過
渡的変動は、定電流源Ｉ１の寄生容量Ｃ１にも作用し、
過渡電流が発生する。このスイッチ時の過渡電流の値
は、Ｃ１の値や入力信号の立上がり時間にもよるが、１
０ｍＡp-p 前後になる。
【００２７】この出力段トランジスタＱ１，Ｑ２のエミ
ッタ電位の変動は、Ｑ１，Ｑ２のベースに帰還される。
このトランジスタＱ１，Ｑ２のベースに帰還された電位
変動は、Ｑ１，Ｑ２のベースから入力端子ＩＮ１，ＩＮ
２側を見たとき有限のインピーダンス（抵抗Ｒ１，Ｒ
２）が存在するため、入力端子ＩＮ１，ＩＮ２側に吸収
されることなく、再びトランジスタＱ１，Ｑ２のベース
・エミッタ間電圧に作用する。このような繰り返しが、
出力端子ＯＵＴ１，ＯＵＴ２に生じる出力波形にリンギ
ング状のノイズとして現れることになり、これが従来の
出力回路装置の問題点となっていた。
ッタ電位の変動は、Ｑ１，Ｑ２のベースに帰還される。
このトランジスタＱ１，Ｑ２のベースに帰還された電位
変動は、Ｑ１，Ｑ２のベースから入力端子ＩＮ１，ＩＮ
２側を見たとき有限のインピーダンス（抵抗Ｒ１，Ｒ
２）が存在するため、入力端子ＩＮ１，ＩＮ２側に吸収
されることなく、再びトランジスタＱ１，Ｑ２のベース
・エミッタ間電圧に作用する。このような繰り返しが、
出力端子ＯＵＴ１，ＯＵＴ２に生じる出力波形にリンギ
ング状のノイズとして現れることになり、これが従来の
出力回路装置の問題点となっていた。
【００２８】このようなリンギング現象を抑制するた
め、例えばＨＢＴ（ヘテロバイポーラトランジスタ）の
ような素子は、ベース・コレクタ接合電位差とベース・
エミッタ接合電位差が異なることを利用し、ベース・コ
レクタ間電圧とベース・エミッタ間電圧が共にオン状態
の飽和領域で動作させて、ベースに発生する過渡電流を
コレクタ側へ流し込むことにより、ベース・エミッタ間
電圧の変動によって生じるコレクタノイズ電流Ｉｃｎを
補償することが可能である。しかし、シリコンバイポー
ラトランジスタのようなホモトランジスタの場合は、ベ
ース・コレクタ接合電位差とベース・エミッタ接合電位
差が等しいため、このような回路方式でリンギング現象
を抑制することはできない。
め、例えばＨＢＴ（ヘテロバイポーラトランジスタ）の
ような素子は、ベース・コレクタ接合電位差とベース・
エミッタ接合電位差が異なることを利用し、ベース・コ
レクタ間電圧とベース・エミッタ間電圧が共にオン状態
の飽和領域で動作させて、ベースに発生する過渡電流を
コレクタ側へ流し込むことにより、ベース・エミッタ間
電圧の変動によって生じるコレクタノイズ電流Ｉｃｎを
補償することが可能である。しかし、シリコンバイポー
ラトランジスタのようなホモトランジスタの場合は、ベ
ース・コレクタ接合電位差とベース・エミッタ接合電位
差が等しいため、このような回路方式でリンギング現象
を抑制することはできない。
【００２９】本発明によれば、出力段トランジスタＱ
１，Ｑ２に対してバイパス用トランジスタＱ３，Ｑ４を
付加することにより、通常のホモトランジスタを用い
て、このようなリンギング現象を抑制することができ
る。この原理を以下に説明する。
１，Ｑ２に対してバイパス用トランジスタＱ３，Ｑ４を
付加することにより、通常のホモトランジスタを用い
て、このようなリンギング現象を抑制することができ
る。この原理を以下に説明する。
【００３０】今、入力端子ＩＮ１，Ｉｎ２間に与えられ
る差動入力信号の中心レベルＶｏをバイアスレベルとす
ると、Ｖｏ＝（Ｖｈ＋Ｖｌ）／２と表される。出力段ト
ランジスタＱ，Ｑ２の一方、例えばＱ１がオン状態であ
るとすると、Ｑ１のベース電位Ｖｂ１はＶｈ、エミッタ
電位Ｖｅ１はＶｈ−０．９Ｖとなる。トランジスタＱ１
のコレクタ電位Ｖｃ１はバイアスレベルＶｏにより調整
することが可能であり、ここではベース電位Ｖｂ１より
０．２Ｖ低い電位とする。このとき、トランジスタＱ１
のコレクタ・エミッタ間電圧Ｖｃｅ１は０．７Ｖ程度で
ある。一方、トランジスタＱ１に接続されているバイパ
ス用トランジスタＱ３のコレクタ・エミッタ間電圧Ｖｃ
ｅ２は０．２Ｖである。
る差動入力信号の中心レベルＶｏをバイアスレベルとす
ると、Ｖｏ＝（Ｖｈ＋Ｖｌ）／２と表される。出力段ト
ランジスタＱ，Ｑ２の一方、例えばＱ１がオン状態であ
るとすると、Ｑ１のベース電位Ｖｂ１はＶｈ、エミッタ
電位Ｖｅ１はＶｈ−０．９Ｖとなる。トランジスタＱ１
のコレクタ電位Ｖｃ１はバイアスレベルＶｏにより調整
することが可能であり、ここではベース電位Ｖｂ１より
０．２Ｖ低い電位とする。このとき、トランジスタＱ１
のコレクタ・エミッタ間電圧Ｖｃｅ１は０．７Ｖ程度で
ある。一方、トランジスタＱ１に接続されているバイパ
ス用トランジスタＱ３のコレクタ・エミッタ間電圧Ｖｃ
ｅ２は０．２Ｖである。
【００３１】バイパス用トランジスタＱ３のベース電位
Ｖｂ３は、可変電圧源Ｖ５により調整が可能となってい
る。今、出力段トランジスタＱ１がオン状態のとき、こ
れに接続されているバイパス用トランジスタＱ３をオン
状態とするために、可変電圧源Ｖ５を調整して、Ｑ３の
ベース電位Ｖｂ３を出力段トランジスタＱ１のコレクタ
電位Ｖｃ１に＋０．９Ｖを加えた値とすると、Ｖｂ３＝
Ｖｃ１＋０．９＝（Ｖｂ１−０．２）＋０．９＝Ｖｈ
（＝Ｖｂ１）＋０．７Ｖとなる。もう一つの出力段トラ
ンジスタＱ２と、これに接続されているバイパス用トラ
ンジスタＱ４についても同様とする。
Ｖｂ３は、可変電圧源Ｖ５により調整が可能となってい
る。今、出力段トランジスタＱ１がオン状態のとき、こ
れに接続されているバイパス用トランジスタＱ３をオン
状態とするために、可変電圧源Ｖ５を調整して、Ｑ３の
ベース電位Ｖｂ３を出力段トランジスタＱ１のコレクタ
電位Ｖｃ１に＋０．９Ｖを加えた値とすると、Ｖｂ３＝
Ｖｃ１＋０．９＝（Ｖｂ１−０．２）＋０．９＝Ｖｈ
（＝Ｖｂ１）＋０．７Ｖとなる。もう一つの出力段トラ
ンジスタＱ２と、これに接続されているバイパス用トラ
ンジスタＱ４についても同様とする。
【００３２】このようなバイアスレベルに設定すること
で、出力段トランジスタＱ１，Ｑ２は活性領域で動作
し、そのスイッチング時にエミッタ電位の変動がベース
に帰還されることによってコレクタに生じるノイズ電流
は、スイッチング時にベースに生じる過渡電流がバイパ
ス用トランジスタＱ３，Ｑ４をそれぞれ経由して、出力
段トランジスタＱ１，Ｑ２のコレクタにノイズ電流とし
て流れ込むことによって相殺され、負荷側には流れ込ま
ない。すなわち、従来の出力回路装置で問題となってい
たリンギング現象が回避され、出力端子ＯＵＴ，ＯＵＴ
２から見た出力段トランジスタＱ１，Ｑ２のコレクタ電
流の変動がなくなるので、負荷であるレーザダイオード
ＬＤに入力端子ＩＮ１，ＩＮ２への差動入力信号の波形
に忠実な波形の電流を供給することが可能となる。
で、出力段トランジスタＱ１，Ｑ２は活性領域で動作
し、そのスイッチング時にエミッタ電位の変動がベース
に帰還されることによってコレクタに生じるノイズ電流
は、スイッチング時にベースに生じる過渡電流がバイパ
ス用トランジスタＱ３，Ｑ４をそれぞれ経由して、出力
段トランジスタＱ１，Ｑ２のコレクタにノイズ電流とし
て流れ込むことによって相殺され、負荷側には流れ込ま
ない。すなわち、従来の出力回路装置で問題となってい
たリンギング現象が回避され、出力端子ＯＵＴ，ＯＵＴ
２から見た出力段トランジスタＱ１，Ｑ２のコレクタ電
流の変動がなくなるので、負荷であるレーザダイオード
ＬＤに入力端子ＩＮ１，ＩＮ２への差動入力信号の波形
に忠実な波形の電流を供給することが可能となる。
【００３３】以下に、具体的な実験結果により本実施形
態の効果を示す。図２は、出力段トランジスタにＱ１，
Ｑ２の動作バイアス状態を説明するための図であり、コ
レクタ・エミッタ間電圧とコレクタ電流の関係を示して
いる。本実施形態ではコレクタ・エミッタ間電圧が０．
７Ｖ前後であり、通常使用される斜線で示す領域の１〜
２Ｖよりも低い値であるが、図に示されるように０．７
Ｖであっても活性領域となっており、飽和状態で使用し
ていないことが分かる。
態の効果を示す。図２は、出力段トランジスタにＱ１，
Ｑ２の動作バイアス状態を説明するための図であり、コ
レクタ・エミッタ間電圧とコレクタ電流の関係を示して
いる。本実施形態ではコレクタ・エミッタ間電圧が０．
７Ｖ前後であり、通常使用される斜線で示す領域の１〜
２Ｖよりも低い値であるが、図に示されるように０．７
Ｖであっても活性領域となっており、飽和状態で使用し
ていないことが分かる。
【００３４】図３は、本実施形態による出力回路装置の
信号出力電流の時間変動を示す。図３から明らかなよう
に、信号出力電流波形はリンキング等による振動を生じ
ておらず、良好な矩形波が得られている。
信号出力電流の時間変動を示す。図３から明らかなよう
に、信号出力電流波形はリンキング等による振動を生じ
ておらず、良好な矩形波が得られている。
【００３５】また、図４にこのときの出力段トランジス
タＱ１，Ｑ２のコレクタ電位Ｖｃ、ベース電位Ｖｂおよ
びエミッタ電位Ｖｅの時間変動の測定結果を示す。図４
から明らかなように、出力段トランジスタＱ１，Ｑ２の
ベース電位Ｖｂのオン時のコレクタ電位Ｖｃはベース電
位Ｖｂより０．２Ｖ前後低くなっているが、コレクタ・
エミッタ間電圧Ｖｃｅは０．７Ｖ程度確保されており、
活性領域にあることが分かる。
タＱ１，Ｑ２のコレクタ電位Ｖｃ、ベース電位Ｖｂおよ
びエミッタ電位Ｖｅの時間変動の測定結果を示す。図４
から明らかなように、出力段トランジスタＱ１，Ｑ２の
ベース電位Ｖｂのオン時のコレクタ電位Ｖｃはベース電
位Ｖｂより０．２Ｖ前後低くなっているが、コレクタ・
エミッタ間電圧Ｖｃｅは０．７Ｖ程度確保されており、
活性領域にあることが分かる。
【００３６】一方、比較例として図５に示すように図１
のバイパス用トランジスタＱ３，Ｑ４がなく、出力段が
トランジスタＱ１，Ｑ２と定電流源Ｉ１のみで構成され
る従来の出力回路装置について、本実施形態と同様のバ
イアス条件で動作させたときの信号出力電流の時間変動
を図６に示し、このときの出力段トランジスタＱ１，Ｑ
２のコレクタ電位Ｖｃ、ベース電位Ｖｂおよびエミッタ
電位Ｖｅの時間変動の測定結果を図７に示す。
のバイパス用トランジスタＱ３，Ｑ４がなく、出力段が
トランジスタＱ１，Ｑ２と定電流源Ｉ１のみで構成され
る従来の出力回路装置について、本実施形態と同様のバ
イアス条件で動作させたときの信号出力電流の時間変動
を図６に示し、このときの出力段トランジスタＱ１，Ｑ
２のコレクタ電位Ｖｃ、ベース電位Ｖｂおよびエミッタ
電位Ｖｅの時間変動の測定結果を図７に示す。
【００３７】図６に示されるように、信号出力電流波形
には本来の矩形波に重畳して大振幅の持続的な振動波
形、すなわちリンギングが発生している。また、図７に
示されるように、このときのコレクタ電位Ｖｃはベース
電位Ｖｂよりも低くなっているが、バイパス用トランジ
スタがなく、トランジスタＱ１，Ｑ２のベース側からコ
レクタ側へ電流がバイパス用トランジスタを通じて電流
が流れ込まないため、ベース電位が変動している。
には本来の矩形波に重畳して大振幅の持続的な振動波
形、すなわちリンギングが発生している。また、図７に
示されるように、このときのコレクタ電位Ｖｃはベース
電位Ｖｂよりも低くなっているが、バイパス用トランジ
スタがなく、トランジスタＱ１，Ｑ２のベース側からコ
レクタ側へ電流がバイパス用トランジスタを通じて電流
が流れ込まないため、ベース電位が変動している。
【００３８】言い換えれば、図５の出力回路装置では出
力段トランジスタＱ１，Ｑ２のうちオン状態になってい
る方のトランジスタのベース・エミッタ間電圧Ｖｂｅは
シリコンバイポーラトランジスタの場合で０．９Ｖとな
る。一方、このトランジスタのベース・コレクタ間電圧
Ｖｂｃは出力端子ＯＵＴ１，ＯＵＴ２に接続される負荷
（終端負荷抵抗Ｒ３，Ｒ４、レーザダイオードＬＤ）に
よって若干変わるが、通常、コレクタ電位Ｖｃがベース
電位Ｖｂより高い電位の状態、つまりＶｂｃ＜０の状態
で使用される。これはトランジスタが活性バイアス領域
にあることを意味し、定電流源動作となる。従って、こ
の状態では安定した電流出力が得られるが、リンギング
によるノイズがトランジスタの利得倍されてコレクタ電
流に発生するため、高速動作には適さないことになる。
力段トランジスタＱ１，Ｑ２のうちオン状態になってい
る方のトランジスタのベース・エミッタ間電圧Ｖｂｅは
シリコンバイポーラトランジスタの場合で０．９Ｖとな
る。一方、このトランジスタのベース・コレクタ間電圧
Ｖｂｃは出力端子ＯＵＴ１，ＯＵＴ２に接続される負荷
（終端負荷抵抗Ｒ３，Ｒ４、レーザダイオードＬＤ）に
よって若干変わるが、通常、コレクタ電位Ｖｃがベース
電位Ｖｂより高い電位の状態、つまりＶｂｃ＜０の状態
で使用される。これはトランジスタが活性バイアス領域
にあることを意味し、定電流源動作となる。従って、こ
の状態では安定した電流出力が得られるが、リンギング
によるノイズがトランジスタの利得倍されてコレクタ電
流に発生するため、高速動作には適さないことになる。
【００３９】これに対し、本実施形態の出力回路装置で
は、出力段トランジスタＱ１，Ｑ２のベース、コレクタ
にバイパス用トランジスタＱ３，Ｑ４のコレクタ、エミ
ッタをそれぞれ接続したことにより、出力段トランジス
タＱ１，Ｑ２はオン時にはベース・エミッタ間電圧Ｖｂ
ｅおよびベース・コレクタ電圧Ｖｂｃが共に正極性とな
るように駆動される。
は、出力段トランジスタＱ１，Ｑ２のベース、コレクタ
にバイパス用トランジスタＱ３，Ｑ４のコレクタ、エミ
ッタをそれぞれ接続したことにより、出力段トランジス
タＱ１，Ｑ２はオン時にはベース・エミッタ間電圧Ｖｂ
ｅおよびベース・コレクタ電圧Ｖｂｃが共に正極性とな
るように駆動される。
【００４０】このとき、出力段トランジスタＱ１がオン
状態であればバイパス用トランジスタＱ３がオン状態と
なり、出力段トランジスタＱ２がオン状態であればバイ
パス用トランジスタＱ４がオン状態となるため、出力段
トランジスタＱ１，Ｑ２のスイッチング時にＱ１，Ｑ２
のエミッタからベースに帰還されるノイズによる過渡電
流の一部がバイパス用トランジスタＱ３，Ｑ４のコレク
タ・エミッタ間を通してＱ１，Ｑ２のコレクタに流入す
る。
状態であればバイパス用トランジスタＱ３がオン状態と
なり、出力段トランジスタＱ２がオン状態であればバイ
パス用トランジスタＱ４がオン状態となるため、出力段
トランジスタＱ１，Ｑ２のスイッチング時にＱ１，Ｑ２
のエミッタからベースに帰還されるノイズによる過渡電
流の一部がバイパス用トランジスタＱ３，Ｑ４のコレク
タ・エミッタ間を通してＱ１，Ｑ２のコレクタに流入す
る。
【００４１】従って、出力段トランジスタＱ１，Ｑ２の
スイッチングに伴うエミッタ電位の変動がベースに帰還
されることによりＱ１，Ｑ２のコレクタに発生するノイ
ズ電流に対して、バイパス用トランジスタＱ３，Ｑ４の
コレクタ・エミッタ間をそれぞれ経由してＱ１，Ｑ２の
ベースからコレクタへ流れる電流が等しければ、後者の
電流によって前者のノイズ電流が相殺される形となり、
出力段トランジスタＱ１，Ｑ２のコレクタから出力端子
ＯＵＴ１，ＯＵＴ２に流れる出力電流はノイズ分を含ま
ない信号電流のみとなる。すなわち、出力段トランジス
タＱ１，Ｑ２のスイッチングに伴うエミッタ電位の変動
がベースに帰還されることによるリンギングがバイパス
用トランジスタＱ３，Ｑ４を設けることにより回避さ
れ、これに起因する出力電流波形の変動が軽減もしくは
防止される。
スイッチングに伴うエミッタ電位の変動がベースに帰還
されることによりＱ１，Ｑ２のコレクタに発生するノイ
ズ電流に対して、バイパス用トランジスタＱ３，Ｑ４の
コレクタ・エミッタ間をそれぞれ経由してＱ１，Ｑ２の
ベースからコレクタへ流れる電流が等しければ、後者の
電流によって前者のノイズ電流が相殺される形となり、
出力段トランジスタＱ１，Ｑ２のコレクタから出力端子
ＯＵＴ１，ＯＵＴ２に流れる出力電流はノイズ分を含ま
ない信号電流のみとなる。すなわち、出力段トランジス
タＱ１，Ｑ２のスイッチングに伴うエミッタ電位の変動
がベースに帰還されることによるリンギングがバイパス
用トランジスタＱ３，Ｑ４を設けることにより回避さ
れ、これに起因する出力電流波形の変動が軽減もしくは
防止される。
【００４２】このように本実施形態の出力回路装置によ
ると、レーザダイオードのような負荷を高速で電流駆動
する場合においても、リンギングのような不安定現象を
回避することが可能であり、負荷に良好な矩形波の信号
出力電流を供給することができる。
ると、レーザダイオードのような負荷を高速で電流駆動
する場合においても、リンギングのような不安定現象を
回避することが可能であり、負荷に良好な矩形波の信号
出力電流を供給することができる。
【００４３】また、リンギングの発生を避けるために従
来のように積分回路などでトランジスタに入力する信号
波形を鈍らせる必要がないので、高速性が損なわれるこ
ともない。
来のように積分回路などでトランジスタに入力する信号
波形を鈍らせる必要がないので、高速性が損なわれるこ
ともない。
【００４４】（第２の実施形態）図８は、本発明の第２
の実施形態に係る出力回路装置の回路図である。本実施
形態は、出力段トランジスタＱ１，Ｑ２のコレクタに出
力端子ＯＵＴ１，ＯＵＴ２を介して接続された負荷であ
る、終端負荷抵抗Ｒ３，Ｒ４およびレーザダイオードＬ
Ｄの接地側に、可変電圧源Ｖ６を挿入した点が第１の実
施形態と異なっている。
の実施形態に係る出力回路装置の回路図である。本実施
形態は、出力段トランジスタＱ１，Ｑ２のコレクタに出
力端子ＯＵＴ１，ＯＵＴ２を介して接続された負荷であ
る、終端負荷抵抗Ｒ３，Ｒ４およびレーザダイオードＬ
Ｄの接地側に、可変電圧源Ｖ６を挿入した点が第１の実
施形態と異なっている。
【００４５】本実施形態によると、可変電圧源Ｖ６の電
圧を調整することにより、終端負荷抵抗Ｒ３，Ｒ４およ
びレーザダイオードＬＤの接地側、すなわちトランジス
タＱ１，Ｑ２のコレクタ側の電位を変化させ、結果的に
出力段トランジスタＱ１，Ｑ２のコレクタ電位を任意に
調整することができるため、出力回路装置の負荷変動が
生じてもトランジスタＱ１，Ｑ２のバイアスを最適に設
定できるという効果が得られる。
圧を調整することにより、終端負荷抵抗Ｒ３，Ｒ４およ
びレーザダイオードＬＤの接地側、すなわちトランジス
タＱ１，Ｑ２のコレクタ側の電位を変化させ、結果的に
出力段トランジスタＱ１，Ｑ２のコレクタ電位を任意に
調整することができるため、出力回路装置の負荷変動が
生じてもトランジスタＱ１，Ｑ２のバイアスを最適に設
定できるという効果が得られる。
【００４６】（第３の実施形態）図９に、本発明の第３
の実施形態に係る出力回路装置を示す。本実施形態は２
段構成の差動増幅回路を用いた例であり、出力段差動増
幅回路の前段に設けられた差動増幅回路において、出力
段トランジスタＱ１，Ｑ２のベースバイアスレベルを調
整可能としたものである。
の実施形態に係る出力回路装置を示す。本実施形態は２
段構成の差動増幅回路を用いた例であり、出力段差動増
幅回路の前段に設けられた差動増幅回路において、出力
段トランジスタＱ１，Ｑ２のベースバイアスレベルを調
整可能としたものである。
【００４７】具体的に説明すると、一対の入力端子ＩＮ
１，ＩＮ２に入力される差動入力信号は、まずトランジ
スタＱ９，Ｑ１０と、ダイオード接続されたレベルシフ
ト用のトランジスタＱ１１，Ｑ１２と、トランジスタＱ
１０１，Ｑ１０２および抵抗Ｒ１０１，Ｒ１０１からな
る定電流源とで構成されるエミッタフォロワ構成の入力
バッファ回路を介して１段目の差動増幅回路（前段差動
増幅回路）１０２に入力される。
１，ＩＮ２に入力される差動入力信号は、まずトランジ
スタＱ９，Ｑ１０と、ダイオード接続されたレベルシフ
ト用のトランジスタＱ１１，Ｑ１２と、トランジスタＱ
１０１，Ｑ１０２および抵抗Ｒ１０１，Ｒ１０１からな
る定電流源とで構成されるエミッタフォロワ構成の入力
バッファ回路を介して１段目の差動増幅回路（前段差動
増幅回路）１０２に入力される。
【００４８】前段差動増幅回路１０２は、エミッタが共
通接続されたトランジスタＱ７，Ｑ８からなる差動トラ
ンジスタ対と、トランジスタＱ７，Ｑ８の共通エミッタ
と回路電源Ｖ５の低電位側（この例ではマイナス側）に
接続されたトランジスタＱ１０３と抵抗Ｒ１０３で構成
される定電流源と、トランジスタＱ７，Ｑ８のコレクタ
に一端が接続された負荷抵抗Ｒ５，Ｒ６と、負荷抵抗Ｒ
５，Ｒ６の他端と回路電源Ｖ５の高電位側（接地側）と
の間に接続されたレベルシフト抵抗Ｒ７とからなる。そ
して、負荷抵抗Ｒ５，Ｒ６とレベルシフト抵抗Ｒ７の接
続点に可変電圧源Ｖ７が接続されている。
通接続されたトランジスタＱ７，Ｑ８からなる差動トラ
ンジスタ対と、トランジスタＱ７，Ｑ８の共通エミッタ
と回路電源Ｖ５の低電位側（この例ではマイナス側）に
接続されたトランジスタＱ１０３と抵抗Ｒ１０３で構成
される定電流源と、トランジスタＱ７，Ｑ８のコレクタ
に一端が接続された負荷抵抗Ｒ５，Ｒ６と、負荷抵抗Ｒ
５，Ｒ６の他端と回路電源Ｖ５の高電位側（接地側）と
の間に接続されたレベルシフト抵抗Ｒ７とからなる。そ
して、負荷抵抗Ｒ５，Ｒ６とレベルシフト抵抗Ｒ７の接
続点に可変電圧源Ｖ７が接続されている。
【００４９】前段差動増幅回路１０２の出力端であるト
ランジスタＱ７，Ｑ８のコレクタには、段間バッファ回
路１０３が接続されている。段間バッファ回路１０３
は、前段差動増幅回路１０２の出力信号を信号レベルと
出力インピーダンスを所定量だけ下げて出力段差動回路
１０４に供給する回路であり、トランジスタとそのエミ
ッタ負荷としての定電流源からなるエミッタフォロワに
より構成される。
ランジスタＱ７，Ｑ８のコレクタには、段間バッファ回
路１０３が接続されている。段間バッファ回路１０３
は、前段差動増幅回路１０２の出力信号を信号レベルと
出力インピーダンスを所定量だけ下げて出力段差動回路
１０４に供給する回路であり、トランジスタとそのエミ
ッタ負荷としての定電流源からなるエミッタフォロワに
より構成される。
【００５０】すなわち、前段差動回路１０２のトランジ
スタＱ７のコレクタ出力は、トランジスタＱ５と、トラ
ンジスタＱ５のエミッタと回路電源Ｖ５の低電位側（マ
イナス側）に接続されたトランジスタＱ１０４と抵抗Ｒ
１０４で構成される定電流源からなるエミッタフォロワ
を介して出力段差動回路１０４のトランジスタＱ１のベ
ースに供給される。
スタＱ７のコレクタ出力は、トランジスタＱ５と、トラ
ンジスタＱ５のエミッタと回路電源Ｖ５の低電位側（マ
イナス側）に接続されたトランジスタＱ１０４と抵抗Ｒ
１０４で構成される定電流源からなるエミッタフォロワ
を介して出力段差動回路１０４のトランジスタＱ１のベ
ースに供給される。
【００５１】また、前段差動回路１０２のトランジスタ
Ｑ８のコレクタ出力も同様に、トランジスタＱ６と、ト
ランジスタＱ６のエミッタと回路電源Ｖ５の低電位側に
接続されたトランジスタＱ１０５と抵抗Ｒ１０５で構成
される定電流源からなるエミッタフォロワを介して出力
段差動回路１０４のトランジスタＱ２のベースに供給さ
れる。
Ｑ８のコレクタ出力も同様に、トランジスタＱ６と、ト
ランジスタＱ６のエミッタと回路電源Ｖ５の低電位側に
接続されたトランジスタＱ１０５と抵抗Ｒ１０５で構成
される定電流源からなるエミッタフォロワを介して出力
段差動回路１０４のトランジスタＱ２のベースに供給さ
れる。
【００５２】ここで、前段差動増幅回路１０２に設けら
れたレベルシフト抵抗Ｒ７は、負荷抵抗Ｒ５，Ｒ６の回
路電源Ｖ１側（この例では接地側）の電位を負方向にシ
フトすることにより、段間バッファ回路１０３を介して
出力段差動回路１０４の出力段トランジスタＱ１，Ｑ２
のベース電位を負方向にシフトする働きを持つ。この可
変電圧源Ｖ７の電圧を調整すれば、レベルシフト抵抗Ｒ
７によるレベルシフト量を変えて出力段トランジスタＱ
１，Ｑ２のベースバイアスレベルを調整することが可能
となる。従って、出力回路装置の出力条件の変動によっ
て出力段トランジスタＱ１，Ｑ２のコレクタ電位が変化
した場合も、可変電圧源Ｖ７の調整によってトランジス
タＱ１，Ｑ２の最適なバイアス状態を保つことができ
る。
れたレベルシフト抵抗Ｒ７は、負荷抵抗Ｒ５，Ｒ６の回
路電源Ｖ１側（この例では接地側）の電位を負方向にシ
フトすることにより、段間バッファ回路１０３を介して
出力段差動回路１０４の出力段トランジスタＱ１，Ｑ２
のベース電位を負方向にシフトする働きを持つ。この可
変電圧源Ｖ７の電圧を調整すれば、レベルシフト抵抗Ｒ
７によるレベルシフト量を変えて出力段トランジスタＱ
１，Ｑ２のベースバイアスレベルを調整することが可能
となる。従って、出力回路装置の出力条件の変動によっ
て出力段トランジスタＱ１，Ｑ２のコレクタ電位が変化
した場合も、可変電圧源Ｖ７の調整によってトランジス
タＱ１，Ｑ２の最適なバイアス状態を保つことができ
る。
【００５３】本発明は、上記実施形態に限られるもので
なく、種々変形して実施することが可能であり、例えば
第２の実施形態で説明した可変電圧源Ｖ６と第３の実施
形態で説明した可変電圧源Ｖ７を組み合わせて用い、出
力段差動回路１０１のトランジスタＱ１，Ｑ２のコレク
タ電位およびベース電位の両方を調整できるように構成
してもよい。また、トランジスタＱ１，Ｑ２のコレクタ
電位、ベース電位の調整手段は図８、図９に示した可変
電圧源Ｖ６，Ｖ７に限られるものではない。
なく、種々変形して実施することが可能であり、例えば
第２の実施形態で説明した可変電圧源Ｖ６と第３の実施
形態で説明した可変電圧源Ｖ７を組み合わせて用い、出
力段差動回路１０１のトランジスタＱ１，Ｑ２のコレク
タ電位およびベース電位の両方を調整できるように構成
してもよい。また、トランジスタＱ１，Ｑ２のコレクタ
電位、ベース電位の調整手段は図８、図９に示した可変
電圧源Ｖ６，Ｖ７に限られるものではない。
【００５４】さらに、上記実施形態では出力段およびそ
の前段の回路が全て差動回路で構成されている場合につ
いて説明したが、本発明は出力段が単一のトランジスタ
で構成された出力回路装置にも適用することが可能であ
る。出力段のトランジスタとしては、ＰＮＰトランジス
タを用いてもよく、またＦＥＴを用いてもよい。
の前段の回路が全て差動回路で構成されている場合につ
いて説明したが、本発明は出力段が単一のトランジスタ
で構成された出力回路装置にも適用することが可能であ
る。出力段のトランジスタとしては、ＰＮＰトランジス
タを用いてもよく、またＦＥＴを用いてもよい。
【００５５】
【発明の効果】以上説明したように、本発明によれば出
力段トランジスタに対してパイパス用トランジスタを付
加し、出力段トランジスタがオン状態となるときにその
出力段トランジスタに接続されているバイパス用トラン
ジスタがオン状態となるようにすることより、出力段ト
ランジスタの高速性を損なわず、しかも消費電力を増大
させることなく、出力電流波形をリンギング等によって
劣化させない出力回路装置を提供することができる。従
って、本発明の出力回路装置は高速光通信用のレーザダ
イオードのような、高速動作が要求される低インピーダ
ンス負荷のドライバ回路として好適である。
力段トランジスタに対してパイパス用トランジスタを付
加し、出力段トランジスタがオン状態となるときにその
出力段トランジスタに接続されているバイパス用トラン
ジスタがオン状態となるようにすることより、出力段ト
ランジスタの高速性を損なわず、しかも消費電力を増大
させることなく、出力電流波形をリンギング等によって
劣化させない出力回路装置を提供することができる。従
って、本発明の出力回路装置は高速光通信用のレーザダ
イオードのような、高速動作が要求される低インピーダ
ンス負荷のドライバ回路として好適である。
【図１】本発明の第１の実施形態に係る出力回路装置の
回路図
回路図
【図２】本発明の出力回路装置と従来の出力回路装置に
おける出力段差動回路のトランジスタの動作領域を比較
して示す図
おける出力段差動回路のトランジスタの動作領域を比較
して示す図
【図３】同実施形態に係る出力回路装置の出力電流波形
を示す図
を示す図
【図４】同実施形態に係る出力回路装置における出力段
トランジスタのコレクタ、ベースおよびエミッタ電位の
時間変動を示す図
トランジスタのコレクタ、ベースおよびエミッタ電位の
時間変動を示す図
【図５】比較例の出力回路装置の回路図
【図６】比較例の出力回路装置の出力電流波形を示す図
【図７】比較例の出力回路装置における出力段トランジ
スタのコレクタ、ベースおよびエミッタ電位の時間変動
を示す図
スタのコレクタ、ベースおよびエミッタ電位の時間変動
を示す図
【図８】本発明の第２の実施形態に係る出力回路装置の
回路図
回路図
【図９】本発明の第３の実施形態に係る出力回路装置の
回路図
回路図
１０１…入力バッファ回路 １０２…前段差動回路 １０３…段間バッファ回路 １０４…出力段差動回路 ＩＮ１，ＩＮ２…差動入力端子 ＯＵＴ１，ＯＵＴ２…差動出力端子 Ｑ１，Ｑ２…出力段トランジスタ Ｑ３，Ｑ４…バイパス用トランジスタ Ｑ５，Ｑ６…エミッタフォロワのトランジスタ Ｑ７，Ｑ８…前段差動回路の差動トランジスタ対 Ｑ１０１〜Ｑ１０６…定電流源のトランジスタ Ｒ１，Ｒ２…入力抵抗 Ｒ３，Ｒ４…終端負荷抵抗 Ｒ５，Ｒ６…前段差動回路の負荷抵抗 Ｒ７…レベルシフト抵抗 Ｒ８…バイアス印加用抵抗 Ｒ１４，Ｒ１５…抵抗 ＬＤ…レーザダイオード（負荷） Ｉ１…定電流源 Ｃ１…寄生容量 Ｖ４…回路電源 Ｖ５…可変電圧源 Ｖ６…コレクタ電位調整用可変電圧源 Ｖ７…ベース電位調整用可変電圧源
Claims (5)
- 【請求項１】制御電極を入力端子とし、第１主電極を出
力端子とする第１のトランジスタを出力段に用いた出力
回路装置において、 前記第１のトランジスタの制御電極および第１主電極
に、第２のトランジスタの第１主電極および第２主電極
をそれぞれ接続し、前記第１のトランジスタがオン状態
のとき前記第２のトランジスタがオン状態となるように
前記第２のトランジスタのベースバイアスを設定したこ
とを特徴とする出力回路装置。 - 【請求項２】第２主電極を共通接続した二つの第１のト
ランジスタにより差動トランジスタ対を構成し、この差
動トランジスタ対の二つの第１のトランジスタの共通の
第２主電極に接続された電流源を有する出力段差動回路
を備えた出力回路装置において、 前記第１のトランジスタの制御電極および第１主電極
に、第２のトランジスタの第１主電極および第２主電極
をそれぞれ接続し、二つの前記第２のトランジスタのう
ち、二つの前記第１のトランジスタのうちのオン状態に
ある方の制御電極および第１主電極に第１主電極および
第２主電極が接続されている方のトランジスタがオン状
態となるように前記第２のトランジスタのベースバイア
スを設定したことを特徴とする出力回路装置。 - 【請求項３】前記第１のトランジスタがオン状態にある
とき該第１のトランジスタの制御電極と第１主電極間の
電圧と制御電極と第２の主電極間の電圧が同一極性とな
るようにしたことを特徴とする請求項１または２記載の
出力回路装置。 - 【請求項４】前記第２のトランジスタの制御電極を電位
調整可能な定電位点に接続したことを特徴とする請求項
１または２記載の出力回路装置。 - 【請求項５】前記第１のトランジスタの制御電極および
第１主電極の少なくとも一方の電位を調整するための電
位調整手段を有することを特徴とする請求項１または２
記載の出力回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25573297A JP3492891B2 (ja) | 1997-09-19 | 1997-09-19 | 出力回路装置 |
| US09/154,779 US6249178B1 (en) | 1997-09-19 | 1998-09-17 | High-speed output circuit device with a switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25573297A JP3492891B2 (ja) | 1997-09-19 | 1997-09-19 | 出力回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1197774A true JPH1197774A (ja) | 1999-04-09 |
| JP3492891B2 JP3492891B2 (ja) | 2004-02-03 |
Family
ID=17282869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25573297A Expired - Fee Related JP3492891B2 (ja) | 1997-09-19 | 1997-09-19 | 出力回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6249178B1 (ja) |
| JP (1) | JP3492891B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095719A (ja) * | 2005-09-27 | 2007-04-12 | Nichia Chem Ind Ltd | レーザダイオード制御回路、信号処理回路、光ディスク装置、レーザダイオード光源 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3507738B2 (ja) * | 1999-11-30 | 2004-03-15 | 松下電器産業株式会社 | レーザ駆動装置 |
| JP2001251011A (ja) * | 2000-03-06 | 2001-09-14 | Oki Electric Ind Co Ltd | レーザダイオード駆動回路 |
| US6738401B2 (en) * | 2001-10-11 | 2004-05-18 | Quantum Bridge Communications, Inc. | High speed switching driver |
| US20030174747A1 (en) * | 2002-03-18 | 2003-09-18 | Wyman Theodore J. | Low voltage laser driver |
| JP3485559B1 (ja) * | 2002-06-24 | 2004-01-13 | 沖電気工業株式会社 | 入力回路 |
| US6760353B2 (en) * | 2002-07-30 | 2004-07-06 | Broadcom Corporation | Jitter suppression techniques for laser driver circuits |
| DE50305106D1 (de) * | 2003-02-05 | 2006-11-02 | Cit Alcatel | Ansteuerschaltung und Verfahren zum Betreiben eines Halbleiterlasers |
| JP2009088285A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 発光素子駆動回路およびそれを用いた情報記録再生装置 |
| US8278959B2 (en) * | 2008-12-18 | 2012-10-02 | Semicaps Pte Ltd | Method and system for measuring laser induced phenomena changes in a semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039180B2 (ja) * | 1978-11-28 | 1985-09-04 | 日本電気株式会社 | センスアンプ |
| US5221909A (en) * | 1992-04-30 | 1993-06-22 | Raytheon Company | Active load biasing circuit |
| JP3402839B2 (ja) | 1994-04-22 | 2003-05-06 | キヤノン株式会社 | 半導体発光素子駆動回路 |
| JP3517048B2 (ja) | 1996-02-02 | 2004-04-05 | 株式会社東芝 | 出力回路装置 |
| JP3200021B2 (ja) | 1996-11-14 | 2001-08-20 | 株式会社東芝 | 出力回路装置 |
-
1997
- 1997-09-19 JP JP25573297A patent/JP3492891B2/ja not_active Expired - Fee Related
-
1998
- 1998-09-17 US US09/154,779 patent/US6249178B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095719A (ja) * | 2005-09-27 | 2007-04-12 | Nichia Chem Ind Ltd | レーザダイオード制御回路、信号処理回路、光ディスク装置、レーザダイオード光源 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6249178B1 (en) | 2001-06-19 |
| JP3492891B2 (ja) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2713167B2 (ja) | 比較器 | |
| JPH0773205B2 (ja) | レベル変換回路 | |
| JP3088262B2 (ja) | 低歪差動増幅回路 | |
| JPS648923B2 (ja) | ||
| JP3492891B2 (ja) | 出力回路装置 | |
| US4254379A (en) | Push-pull amplifier circuit | |
| JPS63240109A (ja) | 差動増幅器 | |
| JP3200021B2 (ja) | 出力回路装置 | |
| US4757275A (en) | Wideband closed loop amplifier | |
| US5343165A (en) | Amplifier having a symmetrical output characteristic | |
| JPH1070421A (ja) | 増幅回路 | |
| US4500849A (en) | Low noise power amplifier circuit | |
| JPS60254905A (ja) | バイポーラ増幅器回路 | |
| US5063310A (en) | Transistor write current switching circuit for magnetic recording | |
| JPH0226815B2 (ja) | ||
| US4426626A (en) | Signal switching circuit | |
| JP2790095B2 (ja) | サンプルホールド回路 | |
| KR100394301B1 (ko) | Btl증폭회로 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JP3380927B2 (ja) | オペアンプ | |
| JP3172310B2 (ja) | バッファ回路 | |
| JP3030887B2 (ja) | トラック・ホ―ルド回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPH1084260A (ja) | 比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |