KR19990037538A

KR19990037538A - Btl 증폭 회로

Info

Publication number: KR19990037538A
Application number: KR1019980046348A
Authority: KR
Inventors: 게니찌 고꾸보; 고지 다따니; 다까유끼 다이라
Original assignee: 다카노 야스아키; 산요 덴키 가부시키가이샤
Priority date: 1997-10-31
Filing date: 1998-10-30
Publication date: 1999-05-25
Also published as: JPH11136048A; JP3253573B2; DE69820836D1; DE69820836T2; EP0913930A2; EP0913930B1; KR100394301B1; EP0913930A3; US6037839A

Abstract

BTL 증폭 회로의 고출력화를 꾀한다.

제1 및 제4 출력 트랜지스터(15 및 18)가 온되는 경우, 제1 및 제2 구동 트랜지스터(19 및 20)의 접속점의 전압이 저하하고, 제2 및 제3 출력 트랜지스터(16 및 17)가 온되는 경우, 제3 및 제4 구동 트랜지스터(21 및 22)의 접속점의 전압이 저하한다. 그 때문에, 제1 및 제2 입력 트랜지스터(2 및 3)와, 제1 및 제2 전류원 트랜지스터(13 및 14)의 콜렉터와 에미터 사이의 전압차가 확대되고, 제1 및 제2 전류원 트랜지스터(13 및 14)가 포화하는 것을 방지할 수 있다. 상하의 출력 트랜지스터의 접속점과, 이와 역상 관계에 있는 상하의 구동 트랜지스터의 접속점 사이에 저항을 접속함으로써, 전류가 제한되어, 발진을 방지할 수 있다.

Description

ＢＴＬ 증폭 회로

본 발명은 트랜지스터의 포화를 방지하여 고출력화를 꾀하는 BTL 증폭 회로에 관한 것이다.

종래부터, 전력 증폭 회로로서, 입력 오디오 신호로부터 상호 역상의 신호를 생성하여, 각각의 신호에 의해 부하를 BTL 구동하는 BTL 증폭 회로가 알려져 있다. 이러한 BTL 증폭 회로는 도 3과 같이 구성된다.

도 3에서, 우선 구동 트랜지스터(4 및 5)의 접속점 a와 출력 트랜지스터(6 및 7)의 접속점 b가 공통 접속되고, 구동 트랜지스터(8 및 9)의 접속점 c와 출력 트랜지스터(10 및 11)의 접속점 d가 공통 접속된다.

이러한 구성의 도 3에서는, 입력단 증폭기(1)에 마이너스의 입력 신호가 인가되면, 제1 입력 트랜지스터(2)에 마이너스의 신호가 인가되고, 제2 입력 트랜지스터(3)에 플러스의 신호가 인가된다. 제1 입력 트랜지스터(2)가 마이너스의 신호에 따라 오프되면, 구동 트랜지스터(4)는 온되고, 구동 트랜지스터(5)는 오프된다. 그로 인해, 출력 트랜지스터(6)가 온되고, 출력 트랜지스터(7)가 오프된다. 또한, 제2 입력 트랜지스터(3)가 온되면, 구동 트랜지스터(8)는 오프되고, 구동 트랜지스터(9)는 온된다. 그 때문에, 출력 트랜지스터(10)는 오프되고, 출력 트랜지스터(11)는 온된다. 따라서, 출력 전류가 출력 트랜지스터(6), 부하(12) 및 출력 트랜지스터(11)의 순으로 흐른다.

또한, 입력단 증폭기(1)에 플러스의 입력 신호가 인가되면, 제1 입력 트랜지스터(2)에 플러스의 신호가 인가되고, 제2 입력 트랜지스터(3)에 마이너스의 신호가 인가된다. 제1 입력 트랜지스터(2)가 플러스의 신호에 따라 온되면, 구동 트랜지스터(4 및 5)가 각각 오프, 온된다. 그 때문에, 출력 트랜지스터(6 및 7)가 각각 오프, 온된다. 또한, 제2 입력 트랜지스터(3)가 마이너스의 신호에 따라 오프되면, 구동 트랜지스터(8 및 9)가 각각 온, 오프된다. 그 때문에, 출력 트랜지스터(10 및 11)는 각각 온, 오프된다. 따라서, 출력 전류가 출력 트랜지스터(10), 부하(12) 및 출력 트랜지스터(7)의 순으로 흐른다.

이와 같이, 출력 전류가 출력 트랜지스터(6), 부하(12) 및 출력 트랜지스터(11)의 순서로, 또는 출력 트랜지스터(10), 부하(12) 및 출력 트랜지스터(7)의 순서로 흐르게함으로써, 부하(12)를 BTL 구동하고 있다.

그런데, 도 3의 BTL 증폭 회로의 전원 전압측의 포화 전압은, Vce6(sat), Vce4(sat)+Vbe6, 또는 Vbe4+Vce13(sat)의 어느 하나 최대의 것으로 결정된다. 단, Vce6(sat), Vce4(sat) 및 Vce13(sat)은 출력 트랜지스터(6), 구동 트랜지스터(4) 및 전류원 트랜지스터(13)의 콜렉터 에미터간 포화 전압이고, Vbe6 및 Vbe4는 출력 트랜지스터(6) 및 구동 트랜지스터(4)의 베이스 에미터간 전압이다. 여기서, 출력 트랜지스터(6)는 부하를 구동하기 때문에, 전류 공급 능력을 크게 설정하고, 출력 트랜지스터(6) 사이즈는 커지고 있다. 트랜지스터의 사이즈가 커지면 콜렉터 에미터간 포화 전압 Vce(sat)는 작아지므로, 출력 트랜지스터(6)의 Vce6(sat) 및 Vbe6은 작아지고, 그 결과 Vbe4+Vce13(sat)이 가장 커진다. 따라서, BTL 증폭 회로의 전원 전압측의 포화 전압은, Vbe4+Vce13(sat)으로 결정된다. 또한, 동일한 방식으로, 제3 및 제4 출력 트랜지스터(10 및 11)의 전원 전압측의 포화 전압은, 구동 트랜지스터(8)의 베이스 에미터간 전압 Vbe8과 전류원 트랜지스터(14)의 콜렉터 에미터간 포화 전압 Vce14(sat)에 의해 결정된다.

BTL 증폭 회로의 포화 전압이 상기된 바와 같이 결정되면, 출력 신호의 스윙의 상한이 전원 전압 Vcc로부터 Vbe4+Vce13(sat)만큼 하강한 값에, 하한이 접지 레벨로부터 Vbe8+Vce14(sat)만큼 상승한 값이 된다. Vbe+Vce(sat)는 전원 전압 Vcc에 비교하여 무시할 수 없으므로, BTL 증폭 회로의 출력 신호의 풀스윙 레벨이 크게 제한되고, BTL 증폭 회로의 고출력화가 이루어지지 않는다고 하는 문제가 있었다.

본 발명은, 상호 역상의 입력 신호가 인가되는 제1 및 제2 입력 트랜지스터와, 상기 제1 입력 트랜지스터의 출력 신호에 따라 구동되는 제1 및 제2 구동 트랜지스터와, 상기 제1 및 제2 구동 트랜지스터에 바이어스 전류를 공급하는 제1 전류원 트랜지스터와, SEPP 접속됨과 동시에 상기 제1 및 제2 구동 트랜지스터의 출력 신호에 따라 구동되는 제1 및 제2 출력 트랜지스터와, 상기 제2 입력 트랜지스터의 출력 신호에 따라 구동하는 제3 및 제4 구동 트랜지스터와, 상기 제3 및 제4 구동 트랜지스터에 바이어스 전류를 공급하는 제2 전류원 트랜지스터와, SEPP 접속됨과 동시에, 제3 및 제4 구동 트랜지스터의 출력 신호에 따라 구동하는 제3 및 제4 출력 트랜지스터를 구비하고, 상기 제1 및 제2 출력 트랜지스터의 출력 신호와 상기 제3 및 제4 출력 트랜지스터의 출력 신호에 의해 부하를 BTL 구동하는 BTL 증폭 회로에서, 상기 제1 및 제2 출력 트랜지스터의 접속점과, 상기 제3 및 제4 구동 트랜지스터의 접속점이 제1 저항을 통해 접속됨과 동시에, 상기 제3 및 제4 출력 트랜지스터의 접속점과, 상기 제1 및 제2 구동 트랜지스터의 접속점이 제2 저항을 통해 접속되는 것을 특징으로 한다.

또한, 상기 제1 및 제2 구동 트랜지스터 사이에 접속되고, 접속점이 상기 제3 및 제4 출력 트랜지스터의 접속점에 접속되는 제3 및 제4 저항과, 상기 제3 및 제4 구동 트랜지스터 사이에 접속되고, 상기 제1 및 제2 출력 트랜지스터의 접속점에 접속되는 제5 및 제6 저항을 구비하는 것을 특징으로 한다.

본 발명에 따르면, 제1 및 제4 출력 트랜지스터가 온되는 경우, 제1 및 제2 구동 트랜지스터의 접속점의 전압이 저하하고, 제2 및 제3 출력 트랜지스터가 온되는 경우, 제3 및 제4 구동 트랜지스터의 접속점의 전압이 저하한다. 그 때문에, 제1 전류원 트랜지스터의 콜렉터와 에미터사이의 전압차, 및 제2 전류원 트랜지스터의 콜렉터와 에미터사이의 전압차를 넓힐 수 있다. 또한, 제1 및 제2 저항을 접속했으므로, 제1 및 제2 출력 트랜지스터의 접속점과 제3 및 제4 구동 트랜지스터의 접속점 사이를 흐르는 전류, 및 제3 및 제4 출력 트랜지스터와 제1 및 제2 구동 트랜지스터사이를 흐르는 전류의 크기가 제한된다.

도 1은 본 발명의 실시예를 나타내는 회로도.

도 2는 본 발명의 다른 실시예를 나타내는 회로도.

도 3은 종래 예를 나타내는 회로도.

<도면의 주요 부분에 대한 부호의 설명>

2 : 제1 입력 트랜지스터

3 : 제2 입력 트랜지스터

13 : 제1 전류원 트랜지스터

14 : 제2 전류원 트랜지스터

15 : 제1 출력 트랜지스터

16 : 제2 출력 트랜지스터

17 : 제3 출력 트랜지스터

18 : 제4 출력 트랜지스터

19 : 제1 구동 트랜지스터

20 : 제2 구동 트랜지스터

21 : 제3 구동 트랜지스터

22 : 제4 구동 트랜지스터

23 ∼ 28 : 저항

도 1은, 본 발명의 실시예를 도시하는 도면이고, 여기서 15 및 16은 SEPP(싱글·엔디드·푸시풀) 접속되는 제1 및 제2 출력 트랜지스터, 17 및 18은 SEPP 접속된 제3 및 제4 출력 트랜지스터, 19 및 20은 제1 및 제2 출력 트랜지스터를 각각 구동함과 동시에, 그 접속점 a가 제3 및 제4 출력 트랜지스터(17 및 18)의 접속점 d에 접속된 제1 및 제2 구동 트랜지스터, 21 및 22는 제3 및 제4 출력 트랜지스터를 구동함과 동시에, 그 접속점 c가 제1 및 제2 출력 트랜지스터(15 및 16)의 접속점 b에 접속된 제3 및 제4 구동 트랜지스터, 23은 접속점 a 및 d 사이에 흐르는 전류를 제한하는 저항, 24는 접속점 b 및 c 사이에 흐르는 전류를 제한하는 저항이다. 또한, 도 1에서, 도 3과 동일한 소자에 대해서는 동일한 부호를 붙인다.

도 1에서, 마이너스의 입력 신호가 입력단 증폭기(1)에 인가되면, 입력단 증폭기(1)의 출력 신호에 의해 제1 입력 트랜지스터(2)가 오프되고, 제2 입력 트랜지스터(3)는 온된다. 그리고, 도 3에서 설명한 동작과 마찬가지로 함으로써, 제1 및 제4출력 트랜지스터(15 및 18)가 온된다.

도 1의 경우에는, 제1 및 제2 구동 트랜지스터(19 및 20)의 접속점 a와, 제3 및 제4 출력 트랜지스터(17 및 18)의 접속점 d가 접속되어 있다. 제4 출력 트랜지스터(18)가 온됨으로써, 그 콜렉터 전압은 접지 레벨에 가까운 값이 된다. 그 때문에, 제1 구동 트랜지스터(19)의 에미터 전압도 접지 레벨에 가까운 값이 된다. 제1 구동 트랜지스터(19)의 에미터 전압이 접지 레벨에 가까운 값이 됨에 따라, 그 베이스 전압은 접지에 가까운 값으로부터 Vbe19만큼 높은 값이 된다. 단, Vbe19는 제1 구동 트랜지스터(19)의 베이스 에미터간 전압이다. 따라서, 제1 전류원 트랜지스터(13)의 콜렉터와 에미터사이의 전압차가 확대되고, 제1 전류원 트랜지스터(13)는 포화되기 어려워진다.

또한, 제3 및 제4 구동 트랜지스터(21 및 22)의 접속점 c와, 제1 및 제2 출력 트랜지스터(15 및 16)의 접속점 b가 접속되어 있으므로, 제1 출력 트랜지스터(15)가 온됨으로써, 제4 구동 트랜지스터(22)의 에미터, 전압이 전원 전압 Vcc에 가까운 값이 된다. 그 때문에, 제4 구동 트랜지스터(22)의 베이스 에미터간 전압을 Vbe22로 하면, 제2 입력 트랜지스터(3)의 콜렉터 전압은 전원 전압 Vcc에 가까운 전압으로부터 Vbe22만큼 낮은 전압이 된다. 따라서, 제2 입력 트랜지스터(3)의 콜렉터와 에미터간의 전압차가 확대되고, 제2 입력 트랜지스터(3)도 포화되기 어려워진다.

그리고, 마이너스의 입력 신호가 대입력이 될수록, 제4 출력 트랜지스터(18)의 콜렉터 전압은 더욱 접지 레벨에 근접하고, 또한 제1 출력 트랜지스터(15)의 콜렉터 전압은 더욱 전원 전압 Vcc에 근접하고, 제1 전류원 트랜지스터(13) 및 제2 입력 트랜지스터(3)의 콜렉터와 에미터간의 전압차가 넓어진다. 그 때문에, 제1 전류원 트랜지스터(13) 및 제2 입력 트랜지스터(3)는 보다 포화되기 어려워진다.

또한, 대입력에 따라 부하(12)에 대출력 전류가 흐르므로, 부하(12)의 전압 강하에 따라 제1 출력 트랜지스터(15)의 콜렉터 전압은 상승하고, 제4 출력 트랜지스터(18)의 콜렉터 전압은 저하하고, 제1 및 제4 출력 트랜지스터(15 및 18)의 콜렉터와 에미터와의 전압차가 작아진다. 이 전압차가, 각각 제1 및 제4 출력 트랜지스터(15 및 18)의 콜렉터 에미터간 포화 전압보다 작아지면, 제1 및 제4 출력 트랜지스터(15 및 18)가 포화한다. 따라서, 마이너스의 입력 신호인 경우, 도 1의 BTL 증폭 회로의 포화 전압은 제1 및 제4 출력 트랜지스터(15 및 18)의 콜렉터 에미터간 포화 전압에서 결정된다.

반대로, 플러스의 입력 신호가 입력단 증폭기(1)에 인가되면, 입력단 증폭기(1)의 출력 신호에 따라 제1 입력 트랜지스터(2)가 온되고, 제2 입력 트랜지스터(3)는 오프된다. 그 때문에, 제2 및 제3 출력 트랜지스터(16 및 17)가 온된다.

여기서, 제3 및 제4 구동 트랜지스터(21 및 22)의 접속점 c와, 제1 및 제2 출력 트랜지스터(15 및 16)의 접속점 d가 접속되어 있다. 제2 출력 트랜지스터(16)가 온됨으로써, 그 콜렉터 전압은 접지 레벨에 가까운 값이 된다. 그 때문에, 제3 구동 트랜지스터(21)의 에미터 전압도 접지 레벨에 가까운 값이 된다. 제3 구동 트랜지스터(21)의 에미터 전압이 접지 레벨에 가까운 값이 됨에 따라, 그 베이스 전압은 접지에 가까운 값으로부터 Vbe21만큼 높은 값이 된다. 단, Vbe21은 제3 구동 트랜지스터(21)의 베이스 에미터간 전압이다. 따라서, 제2 전류원 트랜지스터(14)의 콜렉터와 에미터사이의 전압차가 넓어진다.

또한, 제1 및 제2 구동 트랜지스터(19 및 20)의 접속점 a와, 제3 및 제4 출력 트랜지스터(17 및 18)의 접속점 d가 접속되어 있으므로, 제3 출력 트랜지스터(17)가 온됨으로써, 제2 구동 트랜지스터(20)의 에미터 전압이 전원 전압 Vcc에 가까운 값이 된다. 그 때문에, 제2 구동 트랜지스터(20)의 베이스 에미터간 전압을 Vbe22로 하면, 제1 입력 트랜지스터(2)의 콜렉터 전압은 전원 전압 Vcc에 가까운 전압으로부터 Vbe20만큼 낮은 전압이 된다. 따라서, 제1 입력 트랜지스터(2)의 콜렉터와 에미터사이의 전압차가 넓어지고, 제1 입력 트랜지스터(2)도 포화되기 어려워 진다.

그리고, 플러스의 입력 신호가 대입력이 될수록, 제2 출력 트랜지스터(16)의 콜렉터 전압은 더욱 접지 레벨에 근접하고, 제3 출력 트랜지스터(17)의 콜렉터 전압은 전원 전압 Vcc에 근접한다. 이에 따라, 제2 전류원 트랜지스터(14) 및 제1 입력 트랜지스터(2)의 콜렉터와 에미터사이의 전압차가 더욱 넓어지므로, 제2 구동 트랜지스터(14) 및 제1 입력 트랜지스터(2)는 포화하지 않은 방향이 된다.

또한, 대입력에 따라 부하(12)에 대출력 전류가 흐르므로, 부하(12)의 전압 강하에 따라, 제3 출력 트랜지스터(17)의 콜렉터 전압은 상승하고, 제2 출력 트랜지스터(16)의 콜렉터 전압이 저하하고, 제2 및 제3 출력 트랜지스터(16 및 17)의 콜렉터와 에미터와의 전압차가 작아진다. 이 전압차가, 각각 제2 및 제3 출력 트랜지스터(16 및 17)의 콜렉터 에미터간 포화 전압보다 작아지면, 제2 및 제3 출력 트랜지스터(16 및 17)가 포화한다. 따라서, 플러스의 입력 신호의 경우, 도 1의 BTL 증폭 회로의 포화 전압은 제2 및 제3 출력 트랜지스터(16 및 17)의 콜렉터 에미터간 포화 전압만으로 결정된다.

그런데, 도 1에서는 전류 제한용의 저항(23 및 24)이 접속된다. 마이너스의 입력 신호가 인가되는 경우, 저항(23 및 24)에 의해 접속점 b로부터 접속점 c로 흐르는 전류가 제한되고, 접속점 a로부터 접속점 d에 흐르는 전류가 제한된다. 또한, 플러스의 입력 신호가 인가되는 경우, 저항(23 및 24)에 의해 접속점 c로부터 접속점 b로 흐르는 전류가 제한되고, 접속점 d로부터 접속점a로 흐르는 전류가 제한된다.

여기서, 플러스 또는 마이너스의 입력 신호가 인가되면, 접속점간 a-d에 흐르는 전류 및 접속점간 b-c에 흐르는 전류가 동상으로 변화한다. 저항(23 및 24)을 접속하지 않고, 상기된 접속점 사이를 단락시키면, 각각의 접속점 사이에 흐르는 전류가 동상으로 크게 변화하기 때문에, 출력 트랜지스터에 공급되는 베이스 전류가 증대하고, 출력 트랜지스터에 흐르는 전류가 증대한다. 그 결과, 도 1의 증폭 회로에 발진이 발생한다.

그래서, 저항(23 및 24)에 의해, 각 접속점 사이의 전류를 제한함으로써, 출력 트랜지스터에 흐르는 전류를 정상시의 크기로 할 수 있으므로, 발진의 발생을 방지할 수 있다.

또한, 저항(23 및 24)의 값이 지나치게 작으면 발진을 방지할 수 없고, 지나치게 크면 전압 강하에 의해 BTL 증폭 회로의 포화 전압을 넓힐 수 없게 된다. 그 때문에, 저항(23 및 24)의 값을 적어도 발진을 방지할 수 있는 값으로 설정하는 것이 바람직하다.

도 2는 본 발명의 다른 실시예를 도시하는 도면이고, 여기서 25 및 26은 제1 및 제2 구동 트랜지스터(19 및 20)의 에미터간에 접속되고, 아이들링 전류(idlling current)를 조정하기 위한 저항, 27 및 28은 제3 및 제4 구동 트랜지스터(21 및 22)의 에미터간에 접속되고, 아이들링 전류를 조정하기 위한 저항이다. 그리고, 저항(23 및 24)의 접속점 a′는 저항(23)을 통해 접속점 d와 접속되고, 저항(27 및 28)의 접속점 c′는 저항 24를 통해 접속점 b와 접속된다.

도 2에서, 제1 및 제4 출력 트랜지스터(15 및 18)가 온되고 있는 경우, 제1 구동 트랜지스터(19)의 에미터 전류가 저항(25)을 통해 제4 출력 트랜지스터(18)로 흐른다. 제1 구동 트랜지스터(19)의 베이스 전압이 상승하고, 제1 및 제4 출력 트랜지스터(15 및 18)에 흐르는 전류가 증대함에 따라, 제1 구동 트랜지스터(19)의 에미터 전류가 증대하려고 한다. 이 에미터 전류가 증대하려고 하면, 제1 구동 트랜지스터(19)의 베이스 에미터간 전압이 넓어지려고 한다. 그러나, 제1 구동 트랜지스터(19)의 에미터 전류가 증대하면, 저항(25)의 전압 강하에 따라 제1 구동 트랜지스터(19)의 에미터 전압이 상승한다. 제1 구동 트랜지스터(19)의 에미터 전압의 상승하는 비율은, 그 베이스 전압의 상승하는 비율과 대략 동일하다. 그 때문에, 제1 구동 트랜지스터(19)의 베이스와 에미터사이의 전압차는 변하지 않고, 제1 구동 트랜지스터(19)의 에미터 전류는 증대하지 않는다.

한편, 제1 출력 트랜지스터(15)의 콜렉터 전류의 일부가 저항(28)을 통해 제4구동 트랜지스터(22)에 흐른다. 제4 구동 트랜지스터(22)의 베이스 전압이 저하하고, 또한 그 에미터 전류가 증대하려고 한다. 저항(28)에 흐르는 전류가 증대하려고 하면, 저항(28)의 전압 강하에 따라 제4 구동 트랜지스터(22)의 에미터 전압이 저하한다. 따라서, 제4 구동 트랜지스터(22)의 에미터와 베이스사이의 전압차가 변하지 않고, 제4 구동 트랜지스터(22)의 에미터 전류는 증대하지 않는다.

또한, 제2 및 제3 출력 트랜지스터(16 및 17)가 온되는 경우, 제3 구동 트랜지스터(21)의 베이스 전압이 상승하고, 또한 그 에미터 전류가 증대하려고 한다. 저항(27)에 흐르는 전류가 증대하려고 하면, 저항(27)의 전압 강하에 따라 제3 구동 트랜지스터(21)의 에미터 전압도 상승하고, 제3 구동 트랜지스터(21)의 베이스와 에미터사이의 전압차는 변하지 않는다. 따라서, 제3 구동 트랜지스터(21)의 에미터 전류는 증대하지 않는다.

또한, 제2 구동 트랜지스터(20)의 베이스 전압이 저하하면, 그 에미터 전류가 증대하려고 한다. 저항(26)에 흐르는 전류가 증대하려고 하면, 저항(26)의 전압 강하에 따라 제2 구동 트랜지스터(20)의 에미터 전압은 저하하고, 제2 구동 트랜지스터(20)의 베이스와 에미터사이의 전압차는 변하지 않는다. 그 때문에 제2 구동 트랜지스터(20)의 에미터 전류는 증대하지 않는다.

상기된 바와 같이, 저항(25 내지 28)을 삽입함으로써, 각각의 구동 트랜지스터의 에미터 전류의 변동을 방지할 수 있다. 따라서, 아이들링 전류의 변동을 방지할 수 있고, BTL 증폭 회로의 출력 신호의 왜곡율의 악화를 방지할 수 있다고 하는 다른 효과도 발휘한다.

본 발명에 따르면, BTL 증폭 회로의 포화 전압을 출력 트랜지스터의 콜렉터 에미터간 포화 전압으로 결정할 수 있으므로, BTL 증폭 회로의 출력 신호의 풀스윙 레벨을 크게 할 수 있고, 고출력화를 꾀할 수 있다. 또한, 특히 집적화하면, 출력 트랜지스터의 사이즈는 커지므로, 콜렉터 에미터간 전압을 작게 하고, 더욱 고출력화를 꾀할 수 있다. 또한, 출력 트랜지스터의 접속점과 구동 트랜지스터의 접속점을 저항을 통해 접속했으므로, 발진을 방지할 수 있다.

또한, 구동 트랜지스터끼리의 접속 부분에 저항을 삽입했으므로, 구동 트랜지스터에 흐르는 아이들링 전류의 변동을 억제할 수 있고, BTL 증폭 회로의 출력 신호의 왜곡율 악화를 방지할 수 있다고 하는 다른 효과도 발휘한다.

Claims

상호 역상의 입력 신호가 인가되는 제1 및 제2 입력 트랜지스터와, 상기 제1 입력 트랜지스터의 출력 신호에 따라 구동되는 제1 및 제2 구동 트랜지스터와, 상기 제1 및 제2 구동 트랜지스터에 바이어스 전류를 공급하는 제1 전류원 트랜지스터와, SEPP 접속됨과 동시에 상기 제1 및 제2 구동 트랜지스터의 출력 신호에 따라 구동되는 제1 및 제2 출력 트랜지스터와, 상기 제2 입력 트랜지스터의 출력 신호에 따라 구동되는 제3 및 제4 구동 트랜지스터와, 상기 제3 및 제4 구동 트랜지스터에 바이어스 전류를 공급하는 제2 전류원 트랜지스터와, SEPP 접속됨과 동시에, 제3 및 제4 구동 트랜지스터의 출력 신호에 따라 구동되는 제3 및 제4 출력 트랜지스터를 구비하고, 상기 제1 및 제2 출력 트랜지스터의 출력 신호와 상기 제3 및 제4 출력 트랜지스터의 출력 신호에 의해 부하를 BTL 구동하는 BTL 증폭 회로에 있어서,

상기 제1 및 제2 출력 트랜지스터의 접속점과, 상기 제3 및 제4 구동 트랜지스터의 접속점이 제1 저항을 통해 접속됨과 동시에,

상기 제3 및 제4 출력 트랜지스터의 접속점과, 상기 제1 및 제2 구동 트랜지스터의 접속점이 제2 저항을 통해 접속되는 것을 특징으로 하는 BTL 증폭 회로.
제1항에 있어서,

상기 제1 및 제2 구동 트랜지스터 사이에 접속되고, 접속점이 상기 제3 및 제4 출력 트랜지스터의 접속점에 접속되는 제3 및 제4 저항과, 상기 제3 및 제4 구동 트랜지스터 사이에 접속되고, 상기 제1 및 제2 출력 트랜지스터의 접속점에 접속되는 제5 및 제6 저항을 구비하는 것을 특징으로 하는 BTL 증폭 회로.