JPH0216810A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPH0216810A JPH0216810A JP1104774A JP10477489A JPH0216810A JP H0216810 A JPH0216810 A JP H0216810A JP 1104774 A JP1104774 A JP 1104774A JP 10477489 A JP10477489 A JP 10477489A JP H0216810 A JPH0216810 A JP H0216810A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- output
- collector
- currents
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920006395 saturated elastomer Polymers 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000017525 heat dissipation Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Electronic Switches (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、エミッタ、ベース及びコレクタを有する出力
トランジスタと、エミッタ、ベース及びコレクタを有し
、そのエミッタを前記の出力トランジスタのベースに結
合した駆動トランジスタと、エミッタ、ベース及びコレ
クタを有し、そのエミッタ及びコレクタを前記の出力ト
ランジスタのコレクタ及び前記の駆動トランジスタのベ
ースにそれぞれ結合し、前記の駆動トランジスタのベー
スに供給される駆動電流を制限する制限トランジスタと
を具えるトランジスタ回路に関するものである。
トランジスタと、エミッタ、ベース及びコレクタを有し
、そのエミッタを前記の出力トランジスタのベースに結
合した駆動トランジスタと、エミッタ、ベース及びコレ
クタを有し、そのエミッタ及びコレクタを前記の出力ト
ランジスタのコレクタ及び前記の駆動トランジスタのベ
ースにそれぞれ結合し、前記の駆動トランジスタのベー
スに供給される駆動電流を制限する制限トランジスタと
を具えるトランジスタ回路に関するものである。
（従来の技術）
このようなトランジスタ回路は米国特許第４５８３０５
１号明細書の第４図に開示されており既知であり、特に
電動機駆動回路の出力段に用いるのに適している。
１号明細書の第４図に開示されており既知であり、特に
電動機駆動回路の出力段に用いるのに適している。
電動機を駆動する出力段では出力トランジスタが飽和状
態に駆動される為、電源電圧のほぼずべてが電動機の両
端に加えられる。電動機に供給すべき電流は電動機の機
械的負荷に依存して可成り変化しうる。定格の最大負荷
電流及び出力段の最小電流利得に対して出力トランジス
タを飽和状態に保つために、この出力段がある過剰の入
力電流で駆動される。この過剰分は、出力段により負荷
に供給ずべき電流がわずかである場合に比較的大きくな
る。前記の米国特許明細書の第３及び４図には駆動１−
ランジスタと出力トランジスタとを有する通常使用され
ている従来の出力段が開示されている。この出力段の入
力電流は出力段の駆動トランジスタのベースに供給され
る。第］の既知の出力段では、駆動トランジスタのエミ
ッタが出力トランジスタのベースに接続され、駆動トラ
ンジスタのコレクタが固定の電源電圧の点に接続されて
いる。第２の既知の出力段、すなわちダーリントン出力
段では、駆動トランジスタのコレクタが出力トランジス
タのコレクタに接続されている。
態に駆動される為、電源電圧のほぼずべてが電動機の両
端に加えられる。電動機に供給すべき電流は電動機の機
械的負荷に依存して可成り変化しうる。定格の最大負荷
電流及び出力段の最小電流利得に対して出力トランジス
タを飽和状態に保つために、この出力段がある過剰の入
力電流で駆動される。この過剰分は、出力段により負荷
に供給ずべき電流がわずかである場合に比較的大きくな
る。前記の米国特許明細書の第３及び４図には駆動１−
ランジスタと出力トランジスタとを有する通常使用され
ている従来の出力段が開示されている。この出力段の入
力電流は出力段の駆動トランジスタのベースに供給され
る。第］の既知の出力段では、駆動トランジスタのエミ
ッタが出力トランジスタのベースに接続され、駆動トラ
ンジスタのコレクタが固定の電源電圧の点に接続されて
いる。第２の既知の出力段、すなわちダーリントン出力
段では、駆動トランジスタのコレクタが出力トランジス
タのコレクタに接続されている。
これら２つの既知の出力段の各々では、負荷が出力トラ
ンシスタのコレクタと電源電圧点との間に接続されてい
る。出力トランジスタのエミッタはＮ Ｐ Ｎ Ｉ−ラ
ンジスタの場合低い方の電源電圧点に接続されている。
ンシスタのコレクタと電源電圧点との間に接続されてい
る。出力トランジスタのエミッタはＮ Ｐ Ｎ Ｉ−ラ
ンジスタの場合低い方の電源電圧点に接続されている。
出力段の負荷電流が常に小さい場合には、ダーリンＩ・
ン型の第２の８１３段がその駆動トランジスタにおける
熱消費率が低い点で好ましい。実際には、駆動ｌ・ラン
ジスタのコレクタが出力段の低出力電圧点に接続される
。過剰の入力電流が増幅後に駆動トランジスタを流れて
も、いかなる熱消費問題をも生ぜしめない。一般には、
第１の出力段の駆動トランジスタのコレクタは著しく高
い電圧の点に接続され、その他では同様な状態の下で駆
動トランジスタが多くの熱を消費する。これが小さな出
力電流に対して第１の出力段の駆動トランジスタで多く
の熱消費を生せしめる出力段の比較的大きな過駆動であ
る。出力段の負荷電流が常に大きい場合には、出力トラ
ンジスタの両端間の電圧降下が可成り小さいという点で
第１の出力段が好ましい。この場合出力段における熱消
費は出力トランジスタに生じる熱によって殆ど完全に占
められる。これらの条件の下では、駆一 動トランジスタにおける熱消費はそれ程重要でない。
ン型の第２の８１３段がその駆動トランジスタにおける
熱消費率が低い点で好ましい。実際には、駆動ｌ・ラン
ジスタのコレクタが出力段の低出力電圧点に接続される
。過剰の入力電流が増幅後に駆動トランジスタを流れて
も、いかなる熱消費問題をも生ぜしめない。一般には、
第１の出力段の駆動トランジスタのコレクタは著しく高
い電圧の点に接続され、その他では同様な状態の下で駆
動トランジスタが多くの熱を消費する。これが小さな出
力電流に対して第１の出力段の駆動トランジスタで多く
の熱消費を生せしめる出力段の比較的大きな過駆動であ
る。出力段の負荷電流が常に大きい場合には、出力トラ
ンジスタの両端間の電圧降下が可成り小さいという点で
第１の出力段が好ましい。この場合出力段における熱消
費は出力トランジスタに生じる熱によって殆ど完全に占
められる。これらの条件の下では、駆一 動トランジスタにおける熱消費はそれ程重要でない。
飽和状態に駆動される上述した既知の出力段は他の手段
を講しることなくして、出力段にお＆ノる熱消費を大負
荷電流及び小負荷電流の双方に対して最小にすることが
できない。
を講しることなくして、出力段にお＆ノる熱消費を大負
荷電流及び小負荷電流の双方に対して最小にすることが
できない。
既知のトランジスタ回路では、第１の型の出力段の駆動
トランジスタにおける熱消費は、出力トランジスタを不
必要に飽和状態に駆動しないようにすることにより小さ
な負荷電流に対しては減少せしめることができる。この
場合、駆動トランジスタは不必要に多量の電流を出力ト
ランジスタのベースに供給する必要がなく、従って駆動
トランジスタにおげろ熱消費量を減少せしめる。この点
は、駆動トランジスタのベースと出力トランジスタのコ
レクタとの間に、ダイオード接続した制限トランジスタ
とショットキ−ダイオードとの直列回路を接続すること
により出力段の全入力電流の一部分を駆動トランジスタ
のベースから取出すことにより達成される。この場合、
出力トランジスタのコレクターエミッタ電圧が特定の値
よりも小さい値に減少すると直ちに、上記の直列回路が
入力電流の過剰分を流す。
トランジスタにおける熱消費は、出力トランジスタを不
必要に飽和状態に駆動しないようにすることにより小さ
な負荷電流に対しては減少せしめることができる。この
場合、駆動トランジスタは不必要に多量の電流を出力ト
ランジスタのベースに供給する必要がなく、従って駆動
トランジスタにおげろ熱消費量を減少せしめる。この点
は、駆動トランジスタのベースと出力トランジスタのコ
レクタとの間に、ダイオード接続した制限トランジスタ
とショットキ−ダイオードとの直列回路を接続すること
により出力段の全入力電流の一部分を駆動トランジスタ
のベースから取出すことにより達成される。この場合、
出力トランジスタのコレクターエミッタ電圧が特定の値
よりも小さい値に減少すると直ちに、上記の直列回路が
入力電流の過剰分を流す。
（発明が解決しようとする課題）
この既知のトランジスタ回路を集積化する場合、ショッ
トキーダイオードを製造するために追加の処理工程を必
要とし、集積化トランジスタ回路を一層複雑なものにす
る。
トキーダイオードを製造するために追加の処理工程を必
要とし、集積化トランジスタ回路を一層複雑なものにす
る。
本発明の目的は、既知のトランジスタ回路を簡単化する
ことにある。
ことにある。
（課題を解決するための手段）
本発明は、エミッタ、ベース及びコレクタを有する出力
トランジスタと、エミッタ、ベース及びコレクタを有し
、そのエミッタを前記の出力トランジスタのベースに結
合した駆動トランジスタと、エミッタ、ベース及びコレ
クタを有し、そのエミッタ及びコレクタを前記の出力ト
ランジスタのコレクタ及び前記の駆動トランジスタのベ
ースにそれぞれ結合し、前記の駆動ｌ・ランジスタのベ
ースに供給される駆動電流を制限する制限トランジス夕
とを具えるトランジスタ回路において、前記の制限トラ
ンジスタのベースを前記の出力トランジスタのベースに
結合したことを特徴とする。
トランジスタと、エミッタ、ベース及びコレクタを有し
、そのエミッタを前記の出力トランジスタのベースに結
合した駆動トランジスタと、エミッタ、ベース及びコレ
クタを有し、そのエミッタ及びコレクタを前記の出力ト
ランジスタのコレクタ及び前記の駆動トランジスタのベ
ースにそれぞれ結合し、前記の駆動ｌ・ランジスタのベ
ースに供給される駆動電流を制限する制限トランジス夕
とを具えるトランジスタ回路において、前記の制限トラ
ンジスタのベースを前記の出力トランジスタのベースに
結合したことを特徴とする。
制限トランジスタを上述したように配置すると、ショッ
トキーダイオードが不要となる。また、ショットキーダ
イオードがなくなることにより、ｌ・ランジスタ回路を
製造する処理工程数を少なくしうるという利点が得られ
る。出力トランジスタのコレクターエミッタ通路が過駆
動の結果として減少すると、制限トランジスタのベース
・エミッタ接合が導通ずる。従って、入力電流の過剰分
が制限トランジスタのコレクターエミッタ通路を経て流
れるようになる。
トキーダイオードが不要となる。また、ショットキーダ
イオードがなくなることにより、ｌ・ランジスタ回路を
製造する処理工程数を少なくしうるという利点が得られ
る。出力トランジスタのコレクターエミッタ通路が過駆
動の結果として減少すると、制限トランジスタのベース
・エミッタ接合が導通ずる。従って、入力電流の過剰分
が制限トランジスタのコレクターエミッタ通路を経て流
れるようになる。
以下図面につき説明する。
第１図は、ダーリントントランジスタ対Ｔ１及びＴ２を
有する既知の出力段を示す。トランジスタＴＩは出力ト
ランジスタであり、トランジスタＴ２ば駆動トランジス
タである。この出力段は正電源端子１から負荷Ｒ１及び
端子２を経て電流ＩＰを流しうる。実際には負荷Ｒｊ２
は電動機であり、この電動機はその機械的な負荷に依存
して大きな或いは小さな電流を生じる。出力トランジス
タＴ１のエミッタは負電源端子３に結合されており、こ
の端子３はこの例では接地されている。正電源端子１と
、駆動トランジスタＴ２のベースに結合されている入力
端子４との間に設けられた電流源１ｉは出力段を飽和状
態に駆動する。しかし、これと同じ結果をもたらしうる
他のいかなる駆動手段を用いることもできる。この電流
源Ｔｉば、トランジスタＴ１およびＴ２の電流利得が最
小で負荷電流■ρが最大である場合に出力トランジスタ
ＴＩを基底（ｂｏｔｔｏｍ）状態にするように設計され
ている。実際には、電動機を始動させたり停止させたり
、或いはその回転方向を反転させたりするために電流源
Ｊｉ はターン・オンせしめられたりターン・オフせし
められたりする。トランジスタＴＩの両端間の飽和電圧
（ＶＣＥＳＡＴ）ば約ＩＶである。この比較的高い値は
ダーリントントランジスタ 大電流を供給する必要がある場合には、はぼずべての駆
動電流Ｉｉ を用いて出力トランジスタＴ１を飽和状態
に保つ。高い飽和電圧ＶＣＥＳＡＴの為に出力トランジ
スタに生じる熱の量は比較的多くなる。駆動トランジス
タＴ２における熱消費は比較的低く、無視することがで
きる。負荷Ｒｎに小電流を供給する必要がある場合には
、出力トランジスタＴ１におりＪる熱消費は少ない。こ
の際不相応に大きな入力電流１ｉが駆動トランジスタＴ
２により増幅され、出力トランジスタＴ１のベースに供
給される。駆動トランジスタＴ２のコレクタは出力トラ
ンジスタＴ１の低電圧コレクタに接続されている為、駆
動トランジスタにおける熱消費は低く保たれる。従って
、ダーリントン出力段の効率は小さな負荷電流に対して
は高いが、大きな負荷電流に対しては小さい。
有する既知の出力段を示す。トランジスタＴＩは出力ト
ランジスタであり、トランジスタＴ２ば駆動トランジス
タである。この出力段は正電源端子１から負荷Ｒ１及び
端子２を経て電流ＩＰを流しうる。実際には負荷Ｒｊ２
は電動機であり、この電動機はその機械的な負荷に依存
して大きな或いは小さな電流を生じる。出力トランジス
タＴ１のエミッタは負電源端子３に結合されており、こ
の端子３はこの例では接地されている。正電源端子１と
、駆動トランジスタＴ２のベースに結合されている入力
端子４との間に設けられた電流源１ｉは出力段を飽和状
態に駆動する。しかし、これと同じ結果をもたらしうる
他のいかなる駆動手段を用いることもできる。この電流
源Ｔｉば、トランジスタＴ１およびＴ２の電流利得が最
小で負荷電流■ρが最大である場合に出力トランジスタ
ＴＩを基底（ｂｏｔｔｏｍ）状態にするように設計され
ている。実際には、電動機を始動させたり停止させたり
、或いはその回転方向を反転させたりするために電流源
Ｊｉ はターン・オンせしめられたりターン・オフせし
められたりする。トランジスタＴＩの両端間の飽和電圧
（ＶＣＥＳＡＴ）ば約ＩＶである。この比較的高い値は
ダーリントントランジスタ 大電流を供給する必要がある場合には、はぼずべての駆
動電流Ｉｉ を用いて出力トランジスタＴ１を飽和状態
に保つ。高い飽和電圧ＶＣＥＳＡＴの為に出力トランジ
スタに生じる熱の量は比較的多くなる。駆動トランジス
タＴ２における熱消費は比較的低く、無視することがで
きる。負荷Ｒｎに小電流を供給する必要がある場合には
、出力トランジスタＴ１におりＪる熱消費は少ない。こ
の際不相応に大きな入力電流１ｉが駆動トランジスタＴ
２により増幅され、出力トランジスタＴ１のベースに供
給される。駆動トランジスタＴ２のコレクタは出力トラ
ンジスタＴ１の低電圧コレクタに接続されている為、駆
動トランジスタにおける熱消費は低く保たれる。従って
、ダーリントン出力段の効率は小さな負荷電流に対して
は高いが、大きな負荷電流に対しては小さい。
第２図は、出力トランジスタＴ１及び駆動トランジスタ
Ｔ２を有する他の既知の出力段を示す。
Ｔ２を有する他の既知の出力段を示す。
この場合、駆動トランジスタＴ２のコレクタが電源端子
５に接続され、この電源端子５はこの例では正電源’ｊ
ｊ：ｊ子１に接続されている。第２図における他のすべ
ての符号は第１図の対応する符合と同じ意味を有する。
５に接続され、この電源端子５はこの例では正電源’ｊ
ｊ：ｊ子１に接続されている。第２図における他のすべ
ての符号は第１図の対応する符合と同じ意味を有する。
この出力段は第１図のダーリントン回路の場合よりも可
成り低い飽和電圧ＶＣＥＳＡＴ、すなわち約０．３Ｖを
有する。従って、負荷電流１１が大きい場合、出力）・
ランシスタＴ１における電力消費はダーリントン出力段
におけるよりも可成り低くなる。駆動トランジスタＴ２
のコレクタは高電圧点に接続されている為、駆動トラン
ジスタＴ２における熱消費はダーリントン出力段の駆動
トランジスタの場合よりも多いが、出力トランジスタに
おける熱消費に比べて少ない。負荷電流Ｉｐ．が小さい
場合、出力トランジスタＴ１における熱消費は少ないが
、この場合不相応に大きな入力電流１ｉが駆動トランジ
スタ中の熱消費を可成り多いものとする。従って、第２
図の出力段の効率は大きな負荷電流に対しては高いが、
小さな負荷電流に対しては低い。従って、既知の回路に
よっては、負荷状態が著しく変化する状態の下では出力
段の熱消費を最少にすることができない。
成り低い飽和電圧ＶＣＥＳＡＴ、すなわち約０．３Ｖを
有する。従って、負荷電流１１が大きい場合、出力）・
ランシスタＴ１における電力消費はダーリントン出力段
におけるよりも可成り低くなる。駆動トランジスタＴ２
のコレクタは高電圧点に接続されている為、駆動トラン
ジスタＴ２における熱消費はダーリントン出力段の駆動
トランジスタの場合よりも多いが、出力トランジスタに
おける熱消費に比べて少ない。負荷電流Ｉｐ．が小さい
場合、出力トランジスタＴ１における熱消費は少ないが
、この場合不相応に大きな入力電流１ｉが駆動トランジ
スタ中の熱消費を可成り多いものとする。従って、第２
図の出力段の効率は大きな負荷電流に対しては高いが、
小さな負荷電流に対しては低い。従って、既知の回路に
よっては、負荷状態が著しく変化する状態の下では出力
段の熱消費を最少にすることができない。
（実施例）
第３図は本発明によるトランジスタ回路の一実施例を示
す。このトランジスタ回路は、制限トランジスタＴ３を
追加し、そのベースを出力トランジスタＴ１のベースに
、エミッタを出力トランジスタＴ１のコレクタに、コレ
クタを駆動トランジスタＴ２のベースにそれぞれ結合し
た点で第２図に示すものと相違する。第３図の他のすべ
ての符号は第２図或いは第１図における対応する符号と
同じ意味を有する。負荷電流１４２が大きい場合、この
トランジスタ回路は第２図に示すのと同様に動作する。
す。このトランジスタ回路は、制限トランジスタＴ３を
追加し、そのベースを出力トランジスタＴ１のベースに
、エミッタを出力トランジスタＴ１のコレクタに、コレ
クタを駆動トランジスタＴ２のベースにそれぞれ結合し
た点で第２図に示すものと相違する。第３図の他のすべ
ての符号は第２図或いは第１図における対応する符号と
同じ意味を有する。負荷電流１４２が大きい場合、この
トランジスタ回路は第２図に示すのと同様に動作する。
出力トランジスタＴ１を飽和させるのに、駆動トランジ
スタＴ２によって増幅される入力電流■１のほぼ全部が
必要であり、効率は高い。
スタＴ２によって増幅される入力電流■１のほぼ全部が
必要であり、効率は高い。
負荷電流Ｉｆｆが小さい場合には、出力トランジスタＴ
Ｉが過剰の入力電流Ｉｉによって不必要に飽和される。
Ｉが過剰の入力電流Ｉｉによって不必要に飽和される。
その結果として出力トランジスタＴ１のコレクタ電圧ば
、制限トランジスタＴ３のベース・エミッタ接合が導通
ずる程度に出力トランジスタのベース電圧以下に減少す
る。これにより駆動トランジスタＴ２のベースから制限
トランジスタＴ３を経て出力ｌ・ランジスタＴ１のコレ
クタに且つこのトランジスタＴ１を経て負電源端子３に
コレクタ電圧Ｉｃを流ず。従って、得られる電流Ｔｉ
のうち一部分１ｉ−Ｔｃのみが駆動トランジスタＴ２に
対するベース電流として残存するようになる。出力トラ
ンジスタＴ１が更に飽和状態に駆動されるにつれて、制
限トランジスタＴ３が更に導通ずるようになり、駆動ト
ランジスタＴ２に対する残存のベース電流が減少する。
、制限トランジスタＴ３のベース・エミッタ接合が導通
ずる程度に出力トランジスタのベース電圧以下に減少す
る。これにより駆動トランジスタＴ２のベースから制限
トランジスタＴ３を経て出力ｌ・ランジスタＴ１のコレ
クタに且つこのトランジスタＴ１を経て負電源端子３に
コレクタ電圧Ｉｃを流ず。従って、得られる電流Ｔｉ
のうち一部分１ｉ−Ｔｃのみが駆動トランジスタＴ２に
対するベース電流として残存するようになる。出力トラ
ンジスタＴ１が更に飽和状態に駆動されるにつれて、制
限トランジスタＴ３が更に導通ずるようになり、駆動ト
ランジスタＴ２に対する残存のベース電流が減少する。
これにより、駆動トランジスタＴ２のベース電流、従っ
てこの駆動トランジスタにおげろ熱消費が制限された平
衡状態が得られる。この場合、電流成分子ｃを駆動ｌ・
ランシスク乙こより最早や増幅状態で消費させる必要が
なく、制限トランジスタ及び出力トランジスタを経て流
される。この際これら２つのトランジスタＴ３及びＴ１
に生じる熱の量はわずかである。駆動トランジスタにお
ける熱消費の減少量は制限ｌ・ランジスタ及び出力トラ
ンジスタにおりる熱消費量の増大に比べるとはるかに大
きい。従って、負荷電流Ｉｊ２が小さい場合の出力段の
効率は制限トランジスタＴ３を加えることにより改善さ
れる。
てこの駆動トランジスタにおげろ熱消費が制限された平
衡状態が得られる。この場合、電流成分子ｃを駆動ｌ・
ランシスク乙こより最早や増幅状態で消費させる必要が
なく、制限トランジスタ及び出力トランジスタを経て流
される。この際これら２つのトランジスタＴ３及びＴ１
に生じる熱の量はわずかである。駆動トランジスタにお
ける熱消費の減少量は制限ｌ・ランジスタ及び出力トラ
ンジスタにおりる熱消費量の増大に比べるとはるかに大
きい。従って、負荷電流Ｉｊ２が小さい場合の出力段の
効率は制限トランジスタＴ３を加えることにより改善さ
れる。
本発明上述した実施例のみに限定されず、幾多の変更を
加えうろこと勿論である。例えば、図示の導電型とは逆
の導電型の１−ランジスタを用いることができる。又は
前記のトランジスタの各々をダーリントントランジスク
と置き換えることができる。更に、」二連したトランジ
スタ回路を以て大きな回路配置、例えばプユシュプル出
力段の一部を構成することかできる。更に、図示のトラ
ンジスタの各々のベース、エミッタ及びコレクタと直列
に抵抗を配置したり、図示のトランジスタのベース−エ
ミッタ接合にまたがって抵抗を配置したり、トランジス
タＴ２のエミッタと負電源端子３との間に電流源を配置
したりすることができ、これによって本発明の原理及び
動作に悪影響を及ぼさない。負荷は必ずしも電動機とす
る必要はなく、また出力段は、通常飽和状態に駆動され
ないシステムの一部を構成することもできる。この場合
ば例えば、シングルエンド又はプッシュプル型の出力端
を有する音声周波増幅器の場合である。このような出力
段の不所望な或いは不注意な過駆動の場合に生じる状態
は実際に、飽和した出力段におけるのと同じである。こ
の場合、本発明によるトランジスタ回路は著しい過駆動
に対して出力段を保護するとともに過駆動中の駆動トラ
ンジスタにおレツる熱消費を制限する。
加えうろこと勿論である。例えば、図示の導電型とは逆
の導電型の１−ランジスタを用いることができる。又は
前記のトランジスタの各々をダーリントントランジスク
と置き換えることができる。更に、」二連したトランジ
スタ回路を以て大きな回路配置、例えばプユシュプル出
力段の一部を構成することかできる。更に、図示のトラ
ンジスタの各々のベース、エミッタ及びコレクタと直列
に抵抗を配置したり、図示のトランジスタのベース−エ
ミッタ接合にまたがって抵抗を配置したり、トランジス
タＴ２のエミッタと負電源端子３との間に電流源を配置
したりすることができ、これによって本発明の原理及び
動作に悪影響を及ぼさない。負荷は必ずしも電動機とす
る必要はなく、また出力段は、通常飽和状態に駆動され
ないシステムの一部を構成することもできる。この場合
ば例えば、シングルエンド又はプッシュプル型の出力端
を有する音声周波増幅器の場合である。このような出力
段の不所望な或いは不注意な過駆動の場合に生じる状態
は実際に、飽和した出力段におけるのと同じである。こ
の場合、本発明によるトランジスタ回路は著しい過駆動
に対して出力段を保護するとともに過駆動中の駆動トラ
ンジスタにおレツる熱消費を制限する。
第１図は、出力段に対する既知のトランジスタ回路の一
例を示す回路図、 第２図は、出力段に対する既知のトランジスク回路の他
の例を示す回路図、 第３図は、本発明による出力段に対するトランジスタ回
路の一実施例を示す回路図である。 ＴＩ・・・出力トランジスタ Ｔ２・・・駆動トランジスタ Ｔ３・・・制■艮１〜ランシスタ。
例を示す回路図、 第２図は、出力段に対する既知のトランジスク回路の他
の例を示す回路図、 第３図は、本発明による出力段に対するトランジスタ回
路の一実施例を示す回路図である。 ＴＩ・・・出力トランジスタ Ｔ２・・・駆動トランジスタ Ｔ３・・・制■艮１〜ランシスタ。
Claims (1)
- 【特許請求の範囲】 １、エミッタ、ベース及びコレクタを有する出力トラン
ジスタと、 エミッタ、ベース及びコレクタを有し、そのエミッタを
前記の出力トランジスタのベースに結合した駆動トラン
ジスタと、 エミッタ、ベース及びコレクタを有し、そのエミッタ及
びコレクタを前記の出力トランジスタのコレクタ及び前
記の駆動トランジスタのベースにそれぞれ結合し、前記
の駆動トランジスタのベースに供給される駆動電流を制
限する制限トランジスタと を具えるトランジスタ回路において、前記の制限トラン
ジスタのベースを前記の出力トランジスタのベースに結
合したことを特徴とするトランジスタ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8801103 | 1988-04-28 | ||
| NL8801103A NL8801103A (nl) | 1988-04-28 | 1988-04-28 | Transistorschakeling met stuurstroombegrenzing. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0216810A true JPH0216810A (ja) | 1990-01-19 |
| JP2685285B2 JP2685285B2 (ja) | 1997-12-03 |
Family
ID=19852221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1104774A Expired - Lifetime JP2685285B2 (ja) | 1988-04-28 | 1989-04-26 | トランジスタ回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4956565A (ja) |
| EP (1) | EP0339736B1 (ja) |
| JP (1) | JP2685285B2 (ja) |
| KR (1) | KR0142085B1 (ja) |
| DE (1) | DE68916688T2 (ja) |
| NL (1) | NL8801103A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1229318B (it) * | 1989-05-02 | 1991-08-08 | Sgs Thomson Microelectronics | Dispositivo di protezione contro il breakdown di transistori bipolari in un circuito integrato di pilotaggio per dispositivo di potenza con carico risonante sul collettore. |
| US5006736A (en) * | 1989-06-13 | 1991-04-09 | Motorola, Inc. | Control circuit for rapid gate discharge |
| DE69330891T2 (de) * | 1992-06-10 | 2002-04-04 | Koninkl Philips Electronics Nv | Schnittstellenanordnung zur Verbindung von Mikroprozessoren |
| SE513677C2 (sv) * | 1996-11-08 | 2000-10-23 | Ericsson Telefon Ab L M | Anordning för att stabilisera slutsteg jämte slutsteg |
| DE69937770T2 (de) * | 1998-04-30 | 2008-12-24 | Nxp B.V. | Verstärkerausgangsstufe mit Begrenzer für parasitäre Ströme |
| US6949977B2 (en) * | 2003-06-26 | 2005-09-27 | Siemens Medical Solutions, Usa | Circuit arrangement having a transimpedance amplifier connected to a current limiter circuit |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3553601A (en) * | 1969-02-10 | 1971-01-05 | Motorola Inc | Transistor driver circuit |
| NL7102199A (ja) * | 1971-02-19 | 1972-08-22 | ||
| US3928773A (en) * | 1971-11-22 | 1975-12-23 | Centre Electron Horloger | Logical circuit with field effect transistors |
| US3889137A (en) * | 1972-12-20 | 1975-06-10 | Philips Corp | Circuit arrangements comprising a switching transistor |
| GB1488958A (en) * | 1975-03-25 | 1977-10-19 | Texas Instruments Ltd | Fast switching darlington circuit |
| DE2610122C3 (de) * | 1976-03-11 | 1978-11-09 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Dreipolige Halbleiteranordnung |
| US4289977A (en) * | 1978-06-12 | 1981-09-15 | E-Systems, Inc. | CMOS Compatible bipolar drive circuit with protective clamp |
| JPS5922414B2 (ja) * | 1980-10-08 | 1984-05-26 | 富士通株式会社 | ラインドライバ回路 |
| JPS5830233A (ja) * | 1981-08-17 | 1983-02-22 | Fujitsu Ltd | トランジスタ回路 |
| US4533839A (en) * | 1983-01-10 | 1985-08-06 | National Semiconductor Corporation | Current limiting circuit for high current peripheral drivers |
| US4553044A (en) * | 1983-05-11 | 1985-11-12 | National Semiconductor Corporation | Integrated circuit output driver stage |
| US4583051A (en) * | 1984-11-06 | 1986-04-15 | Precision Monolithics, Inc. | Extended range amplifier circuit |
| US4649294A (en) * | 1986-01-13 | 1987-03-10 | Motorola, Inc. | BIMOS logic gate |
| US4855625A (en) * | 1987-11-09 | 1989-08-08 | Harris Corp. | Operational amplifier having low DC current input circuit |
| US4885486A (en) * | 1987-12-21 | 1989-12-05 | Sundstrand Corp. | Darlington amplifier with high speed turnoff |
-
1988
- 1988-04-28 NL NL8801103A patent/NL8801103A/nl not_active Application Discontinuation
-
1989
- 1989-04-12 US US07/337,021 patent/US4956565A/en not_active Expired - Lifetime
- 1989-04-24 EP EP89201052A patent/EP0339736B1/en not_active Revoked
- 1989-04-24 DE DE68916688T patent/DE68916688T2/de not_active Expired - Lifetime
- 1989-04-25 KR KR1019890005402A patent/KR0142085B1/ko not_active IP Right Cessation
- 1989-04-26 JP JP1104774A patent/JP2685285B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68916688D1 (de) | 1994-08-18 |
| JP2685285B2 (ja) | 1997-12-03 |
| DE68916688T2 (de) | 1995-02-02 |
| EP0339736A1 (en) | 1989-11-02 |
| KR900017290A (ko) | 1990-11-15 |
| NL8801103A (nl) | 1989-11-16 |
| EP0339736B1 (en) | 1994-07-13 |
| KR0142085B1 (ko) | 1998-07-15 |
| US4956565A (en) | 1990-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254379A (en) | Push-pull amplifier circuit | |
| JP3225514B2 (ja) | 演算増幅器用出力段 | |
| JPH0216810A (ja) | トランジスタ回路 | |
| JPH0580163B2 (ja) | ||
| US4369380A (en) | Circuit for controlling a transistor static switch for d.c. loads with high turn-on current | |
| US5754066A (en) | Output stage for buffering an electrical signal and method for performing the same | |
| US4672235A (en) | Bipolar power transistor | |
| US4345215A (en) | Audio frequency power amplifier circuit | |
| JPH05235658A (ja) | 増幅器 | |
| JPH0480406B2 (ja) | ||
| JP2008219617A (ja) | 差動増幅回路 | |
| US4451802A (en) | Power amplifier | |
| JP2776318B2 (ja) | 演算増幅回路 | |
| US6037839A (en) | BTL amplifying circuit | |
| JPS61114609A (ja) | 広範囲増幅器回路 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPH0722865A (ja) | 集積回路増幅器 | |
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| JP3349334B2 (ja) | 差動増幅器 | |
| JP2834929B2 (ja) | 増幅回路 | |
| JPH0786895A (ja) | 出力回路 | |
| JP3469639B2 (ja) | 増幅回路 | |
| JPH06334451A (ja) | 電流ブースト回路 | |
| JPH0411042B2 (ja) | ||
| JPS6212687B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| S801 | Written request for registration of abandonment of right |
Free format text: JAPANESE INTERMEDIATE CODE: R311801 |
|
| ABAN | Cancellation due to abandonment | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080815 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |